TWI672035B - 時脈資料回復裝置與相位控制方法 - Google Patents

時脈資料回復裝置與相位控制方法 Download PDF

Info

Publication number
TWI672035B
TWI672035B TW107120572A TW107120572A TWI672035B TW I672035 B TWI672035 B TW I672035B TW 107120572 A TW107120572 A TW 107120572A TW 107120572 A TW107120572 A TW 107120572A TW I672035 B TWI672035 B TW I672035B
Authority
TW
Taiwan
Prior art keywords
signal
clock
value
signals
circuit system
Prior art date
Application number
TW107120572A
Other languages
English (en)
Other versions
TW202002561A (zh
Inventor
喻柏莘
Original Assignee
創意電子股份有限公司
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創意電子股份有限公司, 台灣積體電路製造股份有限公司 filed Critical 創意電子股份有限公司
Priority to TW107120572A priority Critical patent/TWI672035B/zh
Priority to JP2018169047A priority patent/JP6643622B2/ja
Priority to US16/137,500 priority patent/US10367634B1/en
Application granted granted Critical
Publication of TWI672035B publication Critical patent/TWI672035B/zh
Publication of TW202002561A publication Critical patent/TW202002561A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

時脈資料回復裝置包含資料分析電路系統、迴路濾波器電路系統、相位旋轉器電路系統、多工器電路系統以及相位內插電路系統。資料分析電路系統根據第一時脈訊號與第二時脈訊號分析輸入資料，以產生誤差訊號。迴路濾波器電路系統根據該誤差訊號更新一調整訊號。相位旋轉器電路系統在調整訊號被更新時根據調整訊號以及複數個限制值調整複數個旋轉訊號。多工器電路系統根據複數個第三時脈訊號輸出該些旋轉訊號中之一者為一相位控制訊號。相位內插電路系統根據該相位控制訊號以及複數個第四時脈訊號調整第一與第二時脈訊號。

Description

時脈資料回復裝置與相位控制方法
本案是有關於一種時脈資料回復裝置，且特別是有關於應用於高速應用的資料回復裝置與其相位控制方法。
由於製程技術快速發展，而使積體電路之操作速度有了大幅的提昇。在高速傳輸的通訊系統中，時脈資料回復(Clock and Data Recovery,CDR)電路常被用來確保可以正確地讀取所傳輸的輸入資料。隨著頻寬越來越大，CDR電路中的內部電路需要操作在較快的速度，且需要提供夠廣的相位調整範圍以符合目前需求。然而，隨著操作速度的要求越來越高，將造成CDR電路中的內部電路實現不易。
為了解決上述問題，本案的一些態樣係於提供一種時脈資料回復裝置，其包含資料分析電路系統、迴路濾波器電路系統、相位旋轉器電路系統、多工器電路系統以及相位內插電路系統。資料分析電路系統用以根據一第一時脈訊號與一第二時脈訊號分析一輸入資料，以產生一誤差訊號。迴路濾波 器電路系統用以根據該誤差訊號更新一調整訊號。相位旋轉器電路系統用以在該調整訊號被更新時根據該調整訊號以及複數個限制值調整複數個旋轉訊號，其中該些旋轉訊號分別對應於多個相位區間。多工器電路系統用以根據複數個第三時脈訊號輸出該些旋轉訊號中之一者為一相位控制訊號。相位內插電路系統用以根據該相位控制訊號以及複數個第四時脈訊號調整該第一時脈訊號與該第二時脈訊號，其中該些第三時脈訊號之相位彼此不同，且該些第四時脈訊號之相位彼此不同。
於一些實施例中，該相位旋轉器電路系統包含複數個計數電路。複數個計數電路用以根據該調整訊號以及該些限制值調整該些旋轉訊號，且該些計數電路包含第一計數電路。第一計數電路用以根據該些限制值中之一第一限制值與該調整訊號的一前次訊號值以及一當前訊號值調整該些旋轉訊號中之一第一旋轉訊號。
於一些實施例中，第一計數電路包含限制器、減法器、加法器與計數器。限制器用以比較該第一限制值與該調整訊號的該當前訊號值以輸出該第一限制值或該調整訊號的該當前訊號值為一第一訊號值。減法器用以在調整訊號的該前次訊號值大於該第一限制值時相減該調整訊號的該前次訊號值與該第一限制值以產生該回授訊號值。加法器用以相加該回授訊號值與該第一訊號值以輸出觸發訊號。計數器用以根據觸發訊號執行一或多次計數操作，以產生第一旋轉訊號。
於一些實施例中，在該調整訊號的該當前訊號值小於或等於該第一限制值時，該限制器輸出該調整訊號的該當 前訊號值為該第一訊號值，且在該調整訊號大於該第一限制值時，該限制器輸出該第一限制值為該第一訊號值。
於一些實施例中，該些第三時脈訊號之頻率低於該些第四時脈訊號之頻率。
於一些實施例中，在該調整訊號被更新時，該多工器電路系統根據該些第三時脈訊號挑選該些旋轉訊號中之該者，以逐步地更新該相位控制訊號。
本案的一些實施態樣用於提供一種相位控制方法，其包含下列操作：根據一第一時脈訊號與一第二時脈訊號分析一輸入資料，以產生一誤差訊號；根據該誤差訊號更新一調整訊號；在該調整訊號被更新時，藉由複數個計數電路根據該調整訊號以及複數個限制值調整複數個旋轉訊號，其中該些旋轉訊號分別對應於多個不同的相位區間；根據複數個第三時脈訊號輸出該些旋轉訊號中之一者為一相位控制訊號；以及根據該相位控制訊號以及複數個第四時脈訊號內插出該第一時脈訊號與該第二時脈訊號，其中該些第三時脈訊號之相位彼此不同，且該些第四時脈訊號之相位彼此不同。
於一些實施例中，調整該些旋轉訊號包含：藉由該些計數電路中之一第一計數電路根據該些限制值中之一第一限制值與與該調整訊號的一前次訊號值以及一當前訊號值調整該些旋轉訊號中之一第一旋轉訊號。
於一些實施例中，調整該第一旋轉訊號包含：藉由該第一計數電路的一限制器比較該第一限制值與該調整訊號的該當前訊號值，以輸出該第一限制值或該調整訊號的該當 前訊號值為一第一訊號值；在調整訊號的該前次訊號值大於該第一限制值時，藉由該第一計數電路的一減法器相減該調整訊號的該前次訊號值與該第一限制值以產生一回授訊號值；藉由該第一計數電路的一加法器相加該回授訊號值與該第一訊號值以輸出該第一旋轉訊號；以及藉由該第一計數電路的一計數器根據該觸發訊號執行一或多次計數操作，以產生該第一旋轉訊號。
於一些實施例中，在該調整訊號的該當前訊號值小於或等於該第一限制值時，該限制器輸出該調整訊號的該當前訊號值為該第一訊號值，且在該調整訊號大於該第一限制值時，該限制器輸出該第一限制值為該第一訊號值。
綜上所述，本案所提供的時脈資料回復裝置與其相位控制方法可使用操作於較低頻率的相位旋轉器來控制相位內插電路系統產生較快的時脈訊號。如此，實作上的電路需求可被降低。同時，相位內插電路系統可逐步地調整至預期的相位區間以避免時脈訊號受到突波的影響。此外，本案提供的相位控制方式可藉由調整相關電路設置來提供更廣的相位控制範圍。
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：
100‧‧‧時脈資料回復裝置
110‧‧‧資料分析電路系統
120‧‧‧迴路濾波器電路系統
130‧‧‧相位旋轉器電路系統
140‧‧‧多工器電路系統
150‧‧‧相位內插電路系統
CLK-I‧‧‧時脈訊號
DIN‧‧‧輸入資料
CLK-Q‧‧‧時脈訊號
111‧‧‧資料取樣電路
VE‧‧‧誤差訊號
113‧‧‧相位偵測電路
112‧‧‧邊緣取樣電路
SE‧‧‧邊緣訊號
SD‧‧‧資料訊號
SR1~SR4‧‧‧旋轉訊號
T1~T4‧‧‧限制值
131~134‧‧‧計數電路
VA‧‧‧調整訊號
SPC‧‧‧相位控制訊號
CLK1~CLK4‧‧‧時脈訊號
CK‧‧‧時脈訊號
F1‧‧‧回授訊號值
201‧‧‧限制器
202‧‧‧減法器
203‧‧‧加法器
SV1‧‧‧訊號值
P1~P4‧‧‧週期
TD‧‧‧預定時間
0、+1、1‧‧‧訊號值
+3、+2‧‧‧訊號值
400‧‧‧相位控制方法
S410、S420‧‧‧操作
S430、S440‧‧‧操作
S450‧‧‧操作
TR1‧‧‧觸發訊號
204‧‧‧計數器
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本案一些實施例所繪示的一種時脈資料回復裝置的示意圖； 第2圖為根據本案一些實施例所繪示第1圖中計數電路的示意圖；第3圖為根據本案一些實施例所繪示的如第1圖中多個訊號的波形示意圖；以及第4圖為根據本案之一些實施例所繪示的一種相位控制方法的流程圖。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示內容之範圍與意涵。同樣地，本揭示內容亦不僅以於此說明書所示出的各種實施例為限。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本案的本意。本文中所使用之『與/或』包含一或多個相關聯的項目中的任一者以及所有組合。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
於本文中，用語『電路系統(circuitry)』泛指包含一或多個電路(circuit)所形成的單一系統。用語『電路』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
參照第1圖，第1圖為根據本案一些實施例所繪示的一種時脈資料回復裝置100的示意圖。在一些實施例中，時脈資料回復裝置可應用於採用快捷外設互聯標準(PCI-E)等協定之收發器，但本案並不以此為限。
於一些實施例中，時脈資料回復裝置100包含資料分析電路系統110、迴路濾波器電路系統120、相位旋轉器電路系統130、多工器電路系統140以及相位內插電路系統150。資料分析電路系統110用以根據時脈訊號CLK-I以及時脈訊號CLK-Q分析輸入資料DIN，以產生誤差訊號VE。
於一些實施例中，資料分析電路系統110包含資料取樣電路111、邊緣取樣電路112以及相位偵測電路113。資料取樣電路111用以根據時脈訊號CLK-I對輸入資料DIN之資料值進行取樣，以產生資料訊號SD。邊緣取樣電路112根據時脈訊號CLK-Q對輸入資料DIN之上升邊緣或下降邊緣進行取樣，以產生邊緣訊號SE。於一些實施例中，上述之時脈訊號CLK-I與時脈訊號CLK-Q兩者之間的相位差約設置為90度。
相位偵測電路113耦接至資料取樣電路111與邊緣取樣電路112，以分別接收資料訊號SD與邊緣訊號SE。於一些實施例中，相位偵測電路113用以比較資料訊號SD與邊緣訊號SE之間的相位差，以產生誤差訊號VE。相位偵測電路113 可為各種架構之相位偵測器。例如，在不同實施例中，相位偵測電路113可為Hogge相位偵測器、Bang-Bang相位偵測器、Alexander相位偵測器等等，但本案並不以此為限。
迴路濾波器電路系統120耦接至資料分析電路系統110，以接收誤差訊號VE。於一些實施例中，迴路濾波器電路系統120用以根據誤差訊號VE更新調整訊號VA，並輸出調整訊號VA至相位旋轉器電路系統130。
於一些實施例中，迴路濾波器電路系統120包含比例通道(未繪示)以及積分通道(未繪示)以及累加器(未繪示)。比例通道用以根據誤差訊號VE決定時脈訊號CLK-I與時脈訊號CLK-Q兩者之間的相位誤差。積分通道用以根據誤差訊號VE決定時脈訊號CLK-I與時脈訊號CLK-Q兩者之間的頻率誤差。累加器耦接至比例通道以及積分通道，以根據前述的相位誤差以及頻率誤差更新調整訊號VA。於一些實施例中，比例通道可由放大器電路與/或乘法器電路等等元件實現。於一些實施例中，積分通道可由乘法器電路與/或至少二階的積分器等等元件實現。上述關於迴路濾波器電路系統120的實施方式用於示例，各種類型的迴路濾波器電路系統120皆為本案所涵蓋的範圍。
相位旋轉器電路系統130耦接至迴路濾波器電路系統120，以接收調整訊號VA。於一些實施例中，相位旋轉器電路系統130用以在調整訊號VA被更新時根據調整訊號VA以及複數個限制值T1~T4調整多個旋轉訊號SR1~SR4。於一些實施例中，多個旋轉訊號SR1~SR4分別對應於多個相位區間 (如後第3圖所示)。
於一些實施例中，調整訊號VA之數值指示時脈訊號CLK-I與CLK-Q的相位應被調整幾個相位區間。於一些實施例中，調整訊號VA之數值設置為-4~+4之間，但本案並不以此為限。例如，當調整訊號VA之數值為+1時，代表時脈訊號CLK-I與CLK-Q的相位應增加1個相位區間；反之，當調整訊號VA之數值為-1時，代表時脈訊號CLK-I與CLK-Q的相位應減少1個相位區間。相位旋轉器電路系統130可基於調整訊號VA以及多個限制值T1~T4調整多個旋轉訊號SR1~SR4，以調整時脈訊號CLK-I與CLK-Q應對應至的相位區間。
於一些實施例中，相位旋轉器電路系統130包含多個計數電路131~134。多個計數電路131~134每一者可根據多個限制值T1~T4中之一對應者與調整訊號VA輸出多個旋轉訊號SR1~SR4中之一對應者。舉例而言，計數電路131根據限制值T1與調整訊號VA輸出旋轉訊號SR1。計數電路132根據限制值T2與調整訊號VA輸出旋轉訊號SR2。依此類推，可了解多個計數電路131~134、多個限制值T1~T4與多個旋轉訊號SR1~SR4之間的對應關係。多個計數電路131~134之運作方式將於後述內容參照第2~3圖說明。
多工器電路系統140耦接至相位旋轉器電路系統130，以接收多個旋轉訊號SR1~SR4。於一些實施例中，多工器電路系統140根據多個時脈訊號CLK1~CLK4(如後第3圖所示)將多個旋轉訊號SR1~SR4中之一者輸出為相位控制訊號SPC。其中，多個時脈訊號CLK1~CLK4的頻率相同， 但其相位彼此不同。例如，如後第3圖所示，多個時脈訊號CLK1~CLK4的相位依序相差約90度。
相位內插電路系統150耦接至多工器電路系統140以接收相位控制訊號SPC。於一些實施例中，相位內插電路系統150根據相位控制訊號SPC以及多個時脈訊號CK一併調整時脈訊號CLK-I與CLK-Q的相位，其中多個時脈訊號CK之相位彼此不同，且多個時脈訊號CLK1~CLK4的頻率低於多個時脈訊號CK的頻率。或者，於一些實施例中，多工器電路系統140可包含兩個多工器電路(未繪示)。其中一多工器電路輸出用以調整時脈訊號CLK-I的相位控制訊號SPC，且相位內插電路系統150可根據此相位控制訊號SPC與多個時脈訊號CK調整時脈訊號CLK-I的相位。另一多工器電路輸出用以調整時脈訊號CLK-Q的另一相位控制訊號SPC，且相位內插電路系統150可根據此另一相位控制訊號SPC與多個時脈訊號CK調整時脈訊號CLK-Q的相位。
於一些實施例中，相位內插電路系統150包含多個輸入對(未繪示)與電流源電路(未繪示)。多個輸入對耦接至電流源電路，並根據多個時脈訊號CK選擇性導通。電流源電流包含多個開關，該些開關根據相位控制訊號SPC選擇性導通以決定關聯於該些輸入對的一電流比例。如此，多個輸入對可根據此電流比例而自多個時脈訊號CK內插出期望的時脈訊號CLK-I與CLK-Q。上述關於相位內插電路系統150的設置方式僅為示例，相位內插電路系統150的各種設置方式皆為本案所涵蓋的範圍。
參照第2圖，第2圖為根據本案一些實施例所繪示第1圖中計數電路131的示意圖。為易於理解，第2圖中與第1圖相類似的元件將指定為相同標號。
如第2圖所示，於一些實施例中，計數電路131用以根據限制值T1與回授訊號值F1調整旋轉訊號SR1。於一些實施例中，回授訊號值F1為調整訊號VA的前次訊號值與限制值T1之間的差。
詳細而言，於一些實施例中，計數電路131包含限制器201、減法器202、加法器203以及計數器204。限制器201用以比較限制值T1以及調整訊號VA，以輸出訊號值SV1。當調整訊號VA的當前訊號值小於或等於限制值T1時，限制器201將調整訊號VA的當前訊號值輸出為訊號值SV1；反之，當調整訊號VA大於限制值T1時，限制器201將限制值T1輸出為訊號值SV1。減法器202用以在調整訊號VA的前次訊號值大於限制值T1時相減調整訊號VA的前次訊號值與限制值T1，以產生回授訊號值F1。加法器203耦接至限制器201與減法器202，以接收回授訊號值F1以及訊號值SV1。加法器203用以相加回授訊號值F1以及訊號值SV1以產生觸發訊號TR1。計數器204耦接至加法器203以接收觸發訊號TR1。計數器204可根據觸發訊號TR1執行一或多次的計數操作，以產生旋轉訊號SR1。舉例而言，於初始時，旋轉訊號SR1之訊號值(例如為0000)對應至『相位區間0』。當觸發訊號TR1為+1時，計數器204可執行1次的計數操作以將旋轉訊號SR1的訊號值增加1(即0000增加至0001)以對應至『相位區間1』。依此類推，若下 一次觸發訊號TR1為+3時，計數器204可執行3次的計數操作以將旋轉訊號SR1的訊號值增加3(即0001增加至0100)以對應至『相位區間4』。於一些實施例中，限制器201可包含比較器。於一些實施例中，減法器202與/或加法器203可包含由一或多個數位電路所實現的運算電路。於一些實施例中，計數器204可由上數/下數計數器電路實現。於一些實施例中，限制器201、減法器202與加法器203可根據時脈訊號CLK1運作。於一些實例中，計數電路131可更包含一暫存器(未繪示)，其用以儲存調整訊號VA的前次訊號值或是儲存減法器202之運算結果。
其他計數電路132~134之設置方式相同於第2圖的計數電路131。例如，以計數電路132為例，可採用上述的電路設置方式並將限制值T1置換為限制值T2以產生旋轉訊號SR2。依此類推，可得知所有計數電路131~134的實施方式，故於此不再重複贅述。上述關於計數電路131的電路設置方式僅為示例，其他各種可實施相同功能的設置方式亦為本案所涵蓋的範圍。
參照第3圖，第3圖為根據本案一些實施例所繪示的如第1圖中多個訊號的波形示意圖。於一些實施例中，多個計數電路131~134根據時脈訊號CLK1運作。換言之，在時脈訊號CLK1的每一週期(如週期P1~P4)內，若調整訊號VA有被更新，多個計數電路131~134將相應調整多個旋轉訊號SR1~SR4至對應的相位區間。
於一些實施例中，多個計數電路133~134設置以 在延遲一預定時間TD後輸出旋轉訊號SR3~SR4。藉由設置預定時間TD，可確保多工器電路系統140皆是將旋轉訊號SR1~SR4中被選取者之資料中間值輸出為相位控制訊號SPC。上述的預定時間TD之時間長度可為0至一任意值，並可依據實際設計需求相應調整。於一些實施例中，多個限制值T1~T4分別設置為1、2、3、4，但本案並不以此為限。
如第3圖所示，在週期P1內，調整訊號VA的訊號值為+0。由於調整訊號VA的當前訊號值+0皆小於多個限制值T1~T4，多個計數電路131~134中的限制器(如為限制器201)皆將調整訊號VA的當前訊號值+0輸出為訊號值(如為訊號值SV1)。由於調整訊號VA並無前次訊號值，多個計數電路131~134中的減法器(即減法器202)不產生回授訊號值F1。如此，多個計數電路131~134之加法器(即加法器203)皆輸出訊號值0的觸發訊號TR1。據此，多個計數電路131~134中的計數器(即計數器204)皆不執行計數操作，以產生具有對應至『相位區間0』的訊號值之多個旋轉訊號SR1~SR4。據此，在週期P1結束時，多工器電路系統140可根據多個時脈訊號CLK1~CLK4輸出具有對應至『相位區間0』的訊號值之相位控制訊號SPC。
在週期P2內，調整訊號VA的當前訊號值被更新為+1。由於調整訊號VA的當前訊號值+1皆小於或等於多個限制值T1~T4，多個計數電路131~134中的限制器(如為限制器201)皆將調整訊號VA的當前訊號值+1輸出為訊號值(即訊號值SV1)。此外，由於調整訊號VA的前次訊號值+0不大於限制 值T1~T4，故多個計數電路131~134中的減法器(即減法器202)不產生回授訊號值F1。如此，多個計數電路131~134之加法器(即加法器203)皆輸出訊號值1的觸發訊號TR1。據此，多個計數電路131~134中的計數器(即計數器204)皆執行一次計數操作，以將多個旋轉訊號SR1~SR4自對應至『相位區間0』的訊號值更新至對應至『相位區間1』的訊號值。
據此，在週期P2內，當多個時脈訊號CLK1~CLK4的資料值依序為"1100"時，多工器電路系統140將旋轉訊號SR1輸出為相位控制訊號SPC。當多個時脈訊號CLK1~CLK4的資料值依序為"0110"時，多工器電路系統140將旋轉訊號SR2輸出為相位控制訊號SPC。當多個時脈訊號CLK1~CLK4的資料值依序為"0011"時，多工器電路系統140將旋轉訊號SR3輸出為相位控制訊號SPC。如此，在週期P2結束時，多工器電路系統140可輸出具有對應至『相位區間1』的訊號值之相位控制訊號SPC。
在週期P3內，調整訊號VA的當前訊號值被更新為+3。由於調整訊號VA的當前訊號值+3皆小於或等於多個限制值T3~T4，多個計數電路133~134中的限制器(如為限制器201)皆將調整訊號VA的當前訊號值+3輸出為訊號值(如為訊號值SV1)。由於調整訊號VA的前次訊號值+1不大於限制值T3~T4，故多個計數電路133~134中的減法器(如為減法器202)不產生回授訊號值F1。如此，多個計數電路133~134之加法器(如為加法器203)皆輸出訊號值+3的觸發訊號TR1。據此，多個計數電路133~134中的計數器(即計數器204)皆執行3次 計數操作，以將多個旋轉訊號SR3~SR4自對應至『相位區間1』的訊號值更新至對應至『相位區間4』的訊號值。
此外，由於調整訊號VA的當前訊號值+3大於限制值T1，計數電路131中的限制器201將限制值T1輸出為訊號值SV1。由於調整訊號VA的前次訊號值+1不大於限制值T1，故計數電路131中的減法器202不產生回授訊號值F1。如此，計數電路131中的加法器203輸出訊號值+1(即限制值T1)的觸發訊號TR1。據此，計數電路131中的計數器204執行1次計數操作，以將旋轉訊號SR1自對應至『相位區間1』的訊號值更新至對應至『相位區間2』的訊號值。
同理，由於調整訊號VA的當前訊號值+3大於限制值T2，計數電路132中的限制器(如為限制器201)將限制值T2輸出為訊號值(例如為訊號值SV1)。由於調整訊號VA的前次訊號值+1不大於限制值T2，故計數電路132中的減法器(即減法器202)不產生回授訊號值F1。如此，計數電路132之加法器(即加法器203)輸出訊號值+2(即限制值T2)的觸發訊號TR1。據此，計數電路132中的計數器(即計數器204)執行2次計數操作，以將旋轉訊號SR2自對應至『相位區間1』的訊號值更新至對應至『相位區間3』的訊號值。
據此，在週期P3內，當多個時脈訊號CLK1~CLK4的資料值依序為"1001"時，多工器電路系統140將旋轉訊號SR4輸出為相位控制訊號SPC。當多個時脈訊號CLK1~CLK4的資料值依序為"1100"時，多工器電路系統140將旋轉訊號SR1輸出為相位控制訊號SPC。依此類推，在週期P3結束 時，多工器電路系統140可輸出具有對應至『相位區間4』的訊號值之相位控制訊號SPC。
在週期P4內，調整訊號VA的當前訊號值被更新為+2。由於調整訊號VA的當前訊號值+2皆小於多個限制值T3~T4，多個計數電路133~134中的限制器(如為限制器201)皆將調整訊號VA的當前訊號值+2輸出為訊號值(如為訊號值SV1)。由於調整訊號VA的前次訊號值+3不大於限制值T3~T4，故多個計數電路133~134中的減法器(即減法器202)不產生回授訊號值F1。如此，多個計數電路133~134之加法器(即加法器203)皆輸出訊號值+2的觸發訊號TR1。據此，多個計數電路133~134中的計數器(即計數器204)皆執行2次計數操作，以將多個旋轉訊號SR3~SR4自對應至『相位區間4』的訊號值更新至對應至『相位區間6』的訊號值。
此外，由於調整訊號VA的前次訊號值+3大於限制值T1，計數電路131中的減法器202產生數值為+2的回授訊號值F1。由於調整訊號VA的當前訊號值+2大於限制值T1，計數電路131中的限制器201將限制值T1輸出為訊號值SV1。據此，計數電路131中的加法器203輸出訊號值+3的觸發訊號TR1。如此，計數電路131中的計數器204執行3次計數操作，以將旋轉訊號SR1自對應至『相位區間2』的訊號值更新至對應至『相位區間5』的訊號值。
同理，由於調整訊號VA的前次訊號值+3大於限制值T2，計數電路132中的減法器產生數值為+1的回授訊號值。由於調整訊號VA的當前訊號值+2小於或等於限制值T2， 計數電路132中的限制器將調整訊號VA的當前訊號值+2輸出為訊號值(如SV1)。據此，計數電路132中的加法器(如為加法器203)輸出訊號值+3的觸發訊號TR1。如此，計數電路132中的計數器(如為計數器204)執行3次計數操作，以將旋轉訊號SR2自對應至『相位區間3』的訊號值更新至對應至『相位區間6』的訊號值。
據此，在週期P4內，多工器電路系統140可將相位控制訊號SPC依序自對應於『相位區間4』的訊號值調整至對應於『相位區間6』的訊號值。
在一些相關技術中，在每次偵測到相位需要被調整時，相位控制訊號的訊號值所對應的相位區間可能會直接切換至所需的相位區間。在此些技術中，相位控制訊號的訊號值所對應的相位區間可能一次切換過多的相位區間。如此，相位內插器在運作時可能會產生突波(spike)，降低整體系統效能。此外，隨著操作速度越來越快，相位旋轉器可能需要操作在較快的頻率，造成相位旋轉器的實現不易。
相較於上述技術，藉由相位旋轉器電路系統130以及多工器電路系統140，如第3圖所示，在每一次調整訊號VA被更新的期間(即週期P1~P4)內，相位控制訊號SPC的訊號值所對應的相位區間可以逐步地被切換至所需的相位區間。如此，可避免時脈訊號CLK-I與CLK-Q上發生突波。於一些實施例中，第1圖中的時脈訊號CLK1~CLK4之頻率為2千兆赫(GHz)，且時脈訊號CK之頻率為8GHz。如先前所述，相位旋轉器電路系統130可根據時脈訊號CLK1運作。換言 之，相位旋轉器電路系統130可採用操作速度較低的數位電路實現，以控制相位內插電路系統150來產生較快速度的時脈訊號。如此，相位旋轉器電路系統130的實施難度可以下降。
應當理解，上述關於時脈訊號CLK1~CLK4的設置方式、頻率以及數量皆用於示例，本案並不以此為限。根據不同應用與設計考量，時脈訊號CLK1~CLK4的設置方式、頻率以及數量可在相應調整。根據上述的實施例，藉由調整相關電路設置，例如為增加計數電路131~134的數量、改變每次相位區間更新的間距與/或增加時脈訊號CLK1~CLK4的數量，時脈資料回復裝置100可提供更廣的相位控制範圍。
第4圖為根據本案之一些實施例所繪示的一種相位控制方法400的流程圖。為易於理解，相位控制方法400將參照前述各圖式進行描述。
於操作S410，資料分析電路系統110根據時脈訊號CLK-I以及時脈訊號CLK-Q分析輸入資料DIN，以產生誤差訊號VE。例如，如前述第1圖所示，藉由資料取樣電路111、邊緣取樣電路112以及相位偵測電路113的協同運作，可根據資料訊號SD與邊緣訊號SE之間的相位差產生誤差訊號VE。
於操作S420，迴路濾波器電路系統120用根據誤差訊號VE更新調整訊號VA，並輸出調整訊號VA至相位旋轉器電路系統130。於操作S430，相位旋轉器電路系統130在調整訊號VA被更新時根據調整訊號VA以及複數個限制值T1~T4調整多個旋轉訊號SR1~SR4。
例如，如先前第2~3圖所示，在多個週期P1~P4 內，響應於更新後的調整訊號VA，多個計數電路131~134產生對應至多個相位區間的多個旋轉訊號SR1~SR4。
於操作S440，多工器電路系統140根據多個時脈訊號CLK1~CLK4將多個旋轉訊號SR1~SR4中之一者輸出為相位控制訊號SPC。例如，如先前第3圖所示，在週期P2內，多工器電路系統140可依據多個時脈訊號CLK1~CLK4依序將旋轉訊號SR1、旋轉訊號SR2以及旋轉訊號SR3輸出為相位控制訊號SPC。
於操作S450中，相位內插電路系統150根據相位控制訊號SPC以及多個時脈訊號CK調整時脈訊號CLK-I與CLK-Q的相位。
上述相位控制方法400的多個步驟僅為示例，並非限定需依照此示例中的順序執行。在不違背本揭示內容的各實施例的操作方式與範圍下，在相位控制方法400下的各種操作當可適當地增加、替換、省略或以不同順序執行。
綜上所述，本案所提供的時脈資料回復裝置與其相位控制方法可使用操作於較低頻率的相位旋轉器來控制相位內插電路系統產生較快的時脈訊號。如此，實作上的電路需求可被降低。同時，相位內插電路系統可逐步地調整至預期的相位區間以避免時脈訊號受到突波的影響。此外，本案提供的相位控制方式可藉由調整相關電路設置來提供更廣的相位控制範圍。
雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當 可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種時脈資料回復裝置，包含：一資料分析電路系統，用以根據一第一時脈訊號與一第二時脈訊號分析一輸入資料，以產生一誤差訊號；一迴路濾波器電路系統，用以根據該誤差訊號更新一調整訊號；一相位旋轉器電路系統，用以在該調整訊號被更新時根據該調整訊號以及複數個限制值調整複數個旋轉訊號，其中該些旋轉訊號分別對應於多個不同的相位區間；一多工器電路系統，用以根據複數個第三時脈訊號輸出該些旋轉訊號中之一者為一相位控制訊號；以及一相位內插電路系統，用以根據該相位控制訊號以及複數個第四時脈訊號調整該第一時脈訊號與該第二時脈訊號，其中該些第三時脈訊號之頻率低於該些第四時脈訊號之頻率，該些第三時脈訊號之相位彼此不同，且該些第四時脈訊號之相位彼此不同。
  2. 如請求項1所述的時脈資料回復裝置，其中該相位旋轉器電路系統包含：複數個計數電路，用以根據該調整訊號以及該些限制值調整該些旋轉訊號，且該些計數電路包含：一第一計數電路，用以根據該些限制值中之一第一限制值與該調整訊號的一前次訊號值以及一當前訊號值調整該些旋轉訊號中之一第一旋轉訊號。
  3. 如請求項2所述的時脈資料回復裝置，其中該第一計數電路包含：一限制器，用以比較該第一限制值與該調整訊號的該當前訊號值以輸出該第一限制值或該調整訊號的該當前訊號值為一第一訊號值；一減法器，用以在調整訊號的該前次訊號值大於該第一限制值時相減該調整訊號的該前次訊號值與該第一限制值以產生一回授訊號值；一加法器，用以相加該回授訊號值與該第一訊號值以輸出一觸發訊號；以及一計數器，用以根據該觸發訊號執行一或多次計數操作，以產生該第一旋轉訊號。
  4. 如請求項3所述的時脈資料回復裝置，其中在該調整訊號的該當前訊號值小於或等於該第一限制值時，該限制器輸出該調整訊號的該當前訊號值為該第一訊號值，且在該調整訊號大於該第一限制值時，該限制器輸出該第一限制值為該第一訊號值。
  5. 一種時脈資料回復裝置，包含：一資料分析電路系統，用以根據一第一時脈訊號與一第二時脈訊號分析一輸入資料，以產生一誤差訊號；一迴路濾波器電路系統，用以根據該誤差訊號更新一調整訊號；一相位旋轉器電路系統，用以在該調整訊號被更新時根據該調整訊號以及複數個限制值調整複數個旋轉訊號，其中該些旋轉訊號分別對應於多個不同的相位區間；一多工器電路系統，用以根據複數個第三時脈訊號輸出該些旋轉訊號中之一者為一相位控制訊號；以及一相位內插電路系統，用以根據該相位控制訊號以及複數個第四時脈訊號調整該第一時脈訊號與該第二時脈訊號，其中該些第三時脈訊號之相位彼此不同，且該些第四時脈訊號之相位彼此不同，其中該相位旋轉器電路系統包含：複數個計數電路，用以根據該調整訊號以及該些限制值調整該些旋轉訊號，且該些計數電路包含：一第一計數電路，用以根據該些限制值中之一第一限制值與該調整訊號的一前次訊號值以及一當前訊號值調整該些旋轉訊號中之一第一旋轉訊號。
  6. 一種時脈資料回復裝置，包含：一資料分析電路系統，用以根據一第一時脈訊號與一第二時脈訊號分析一輸入資料，以產生一誤差訊號；一迴路濾波器電路系統，用以根據該誤差訊號更新一調整訊號；一相位旋轉器電路系統，用以在該調整訊號被更新時根據該調整訊號以及複數個限制值調整複數個旋轉訊號，其中該些旋轉訊號分別對應於多個不同的相位區間；一多工器電路系統，用以根據複數個第三時脈訊號輸出該些旋轉訊號中之一者為一相位控制訊號；以及一相位內插電路系統，用以根據該相位控制訊號以及複數個第四時脈訊號調整該第一時脈訊號與該第二時脈訊號，其中該些第三時脈訊號之相位彼此不同，且該些第四時脈訊號之相位彼此不同，其中在該調整訊號被更新時，該多工器電路系統根據該些第三時脈訊號挑選該些旋轉訊號中之該者，以逐步地更新該相位控制訊號。
  7. 一種相位控制方法，包含：根據一第一時脈訊號與一第二時脈訊號分析一輸入資料，以產生一誤差訊號；根據該誤差訊號更新一調整訊號；在該調整訊號被更新時，藉由複數個計數電路根據該調整訊號以及複數個限制值調整複數個旋轉訊號，其中該些旋轉訊號分別對應於多個不同的相位區間；根據複數個第三時脈訊號輸出該些旋轉訊號中之一者為一相位控制訊號；以及根據該些第三時脈訊號之頻率低於該些第四時脈訊號之頻率，該相位控制訊號以及複數個第四時脈訊號內插出該第一時脈訊號與該第二時脈訊號，其中該些第三時脈訊號之相位彼此不同，且該些第四時脈訊號之相位彼此不同。
  8. 一種相位控制方法，包含：根據一第一時脈訊號與一第二時脈訊號分析一輸入資料，以產生一誤差訊號；根據該誤差訊號更新一調整訊號；在該調整訊號被更新時，藉由複數個計數電路根據該調整訊號以及複數個限制值調整複數個旋轉訊號，其中該些旋轉訊號分別對應於多個不同的相位區間；根據複數個第三時脈訊號輸出該些旋轉訊號中之一者為一相位控制訊號；以及根據該相位控制訊號以及複數個第四時脈訊號內插出該第一時脈訊號與該第二時脈訊號，其中該些第三時脈訊號之相位彼此不同，且該些第四時脈訊號之相位彼此不同，其中調整該些旋轉訊號包含：藉由該些計數電路中之一第一計數電路根據該些限制值中之一第一限制值與該調整訊號的一前次訊號值以及一當前訊號值調整該些旋轉訊號中之一第一旋轉訊號。
  9. 如請求項8所述的相位控制方法，其中調整該第一旋轉訊號包含：藉由該第一計數電路的一限制器比較該第一限制值與該調整訊號的該當前訊號值，以輸出該第一限制值或該調整訊號的該當前訊號值為一第一訊號值；在調整訊號的該前次訊號值大於該第一限制值時，藉由該第一計數電路的一減法器相減該調整訊號的該前次訊號值與該第一限制值以產生一回授訊號值藉由該第一計數電路的一加法器相加該回授訊號值與該第一訊號值以輸出一觸發訊號；以及藉由該第一計數電路的一計數器根據該觸發訊號執行一或多次計數操作，以產生該第一旋轉訊號。
  10. 如請求項9所述的相位控制方法，其中在該調整訊號的該當前訊號值小於或等於該第一限制值時，該限制器輸出該調整訊號的該當前訊號值為該第一訊號值，且在該調整訊號大於該第一限制值時，該限制器輸出該第一限制值為該第一訊號值。
TW107120572A 2018-06-14 2018-06-14 時脈資料回復裝置與相位控制方法 TWI672035B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107120572A TWI672035B (zh) 2018-06-14 2018-06-14 時脈資料回復裝置與相位控制方法
JP2018169047A JP6643622B2 (ja) 2018-06-14 2018-09-10 クロックデータリカバリ装置と位相制御方法
US16/137,500 US10367634B1 (en) 2018-06-14 2018-09-20 Clock and data recovery device and phase control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107120572A TWI672035B (zh) 2018-06-14 2018-06-14 時脈資料回復裝置與相位控制方法

Publications (2)

Publication Number Publication Date
TWI672035B true TWI672035B (zh) 2019-09-11
TW202002561A TW202002561A (zh) 2020-01-01

Family

ID=67394019

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120572A TWI672035B (zh) 2018-06-14 2018-06-14 時脈資料回復裝置與相位控制方法

Country Status (3)

Country Link
US (1) US10367634B1 (zh)
JP (1) JP6643622B2 (zh)
TW (1) TWI672035B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743791B (zh) * 2020-05-18 2021-10-21 瑞昱半導體股份有限公司 多晶片系統、晶片與時脈同步方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10637637B2 (en) * 2018-09-24 2020-04-28 Qualcomm Incorporated Fixing dead-zone in clock data recovery circuits
JP2020141203A (ja) * 2019-02-27 2020-09-03 キオクシア株式会社 クロック再生回路及び受信装置
US11580048B1 (en) * 2019-03-18 2023-02-14 Cadence Designs Systems, Inc. Reference voltage training scheme
TWI739571B (zh) 2020-08-28 2021-09-11 崛智科技有限公司 時脈資料回復電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760116B2 (en) * 2008-10-20 2010-07-20 Chrontel, Inc Balanced rotator conversion of serialized data
US7961830B2 (en) * 2005-08-24 2011-06-14 Samsung Electronics Co., Ltd. Clock and data recovery circuit having wide phase margin
US8995597B2 (en) * 2010-04-16 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Digital second-order CDR circuits
TW201541922A (zh) * 2014-04-17 2015-11-01 Global Unichip Corp 時脈資料回復電路與方法
TW201724798A (zh) * 2015-12-16 2017-07-01 瑞昱半導體股份有限公司 時脈及資料回復裝置及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050522B2 (en) * 2000-05-26 2006-05-23 International Business Machines Corporation Phase rotator and data recovery receiver incorporating said phase rotator
US6927611B2 (en) * 2003-10-29 2005-08-09 International Business Machines Corporation Semidigital delay-locked loop using an analog-based finite state machine
US8331514B2 (en) * 2010-04-16 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Digital second-order CDR circuits
KR102501200B1 (ko) * 2016-02-15 2023-02-21 에스케이하이닉스 주식회사 클럭 데이터 복구 회로, 클럭 데이터 복구 방법 및 그를 포함하는 집적 회로
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961830B2 (en) * 2005-08-24 2011-06-14 Samsung Electronics Co., Ltd. Clock and data recovery circuit having wide phase margin
US7760116B2 (en) * 2008-10-20 2010-07-20 Chrontel, Inc Balanced rotator conversion of serialized data
US8995597B2 (en) * 2010-04-16 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Digital second-order CDR circuits
TW201541922A (zh) * 2014-04-17 2015-11-01 Global Unichip Corp 時脈資料回復電路與方法
TW201724798A (zh) * 2015-12-16 2017-07-01 瑞昱半導體股份有限公司 時脈及資料回復裝置及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743791B (zh) * 2020-05-18 2021-10-21 瑞昱半導體股份有限公司 多晶片系統、晶片與時脈同步方法

Also Published As

Publication number Publication date
US10367634B1 (en) 2019-07-30
JP6643622B2 (ja) 2020-02-12
TW202002561A (zh) 2020-01-01
JP2019220937A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
TWI672035B (zh) 時脈資料回復裝置與相位控制方法
US8686773B1 (en) In-system margin measurement circuit
JP5639667B2 (ja) 判定帰還型等化器
US20170214515A1 (en) Phase Control Block for Managing Multiple Clock Domains in Systems with Frequency Offsets
JP5086014B2 (ja) データリカバリ方法およびデータリカバリ回路
US8184762B2 (en) Digital phase lock loop with multi-phase master clock
TWI542156B (zh) 時脈資料回復電路與方法以及等化訊號分析電路與方法
TW201843977A (zh) 串列器／解串列器內建正弦抖動注入
JP2008066879A (ja) オーバーサンプリング回路及びオーバーサンプリング方法
TW202044806A (zh) 等化電路
US8610476B1 (en) Apparatus and methods for lock detection for semi-digital and fully-digital clock data recovery
US9542354B2 (en) Generating a parallel data signal by converting serial data of a serial data signal to parallel data
TWI601404B (zh) 時脈資料回復裝置與方法
CN110635805A (zh) 用于提供时序恢复的装置和方法
EP1701444A1 (en) Method and apparatus for detecting linear phase error
US7643599B2 (en) Method and apparatus for detecting linear phase error
TW201911753A (zh) 時鐘及資料恢復電路
US9698808B1 (en) Phase measurement and correction circuitry
US8670512B1 (en) Acceleration of phase and frequency tracking for low-latency timing recovery
CN110611496B (zh) 时脉数据回复装置与相位控制方法
US10404445B1 (en) Data receiver circuit and method of receiving data
JP2016072772A (ja) データ再生回路
US20150030106A1 (en) Receiver circuit
US20150016579A1 (en) Clock and data recovery device, sampler and sampling method thereof
US7127021B2 (en) Interleaved pulse-extended phase detector