JP2861778B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2861778B2 JP2861778B2 JP5342876A JP34287693A JP2861778B2 JP 2861778 B2 JP2861778 B2 JP 2861778B2 JP 5342876 A JP5342876 A JP 5342876A JP 34287693 A JP34287693 A JP 34287693A JP 2861778 B2 JP2861778 B2 JP 2861778B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplitude
- signal
- converter
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は復調装置に関し、特にデ
ィジタル無線通信に用いられる復調装置に関する。
ィジタル無線通信に用いられる復調装置に関する。
【０００２】
【従来の技術】ディジタルマイクロ波通信方式では、伝
送路でのフェーディング等による符号間干渉成分によ
り、符号誤り率が劣化する。特に、変調方式が多値にな
ればなるほどこの影響が大きい。このため、多値変調方
式を用いたディジタルマイクロ波通信方式用の復調装置
には、符号間干渉成分を除去する等化器が不可欠であ
る。
送路でのフェーディング等による符号間干渉成分によ
り、符号誤り率が劣化する。特に、変調方式が多値にな
ればなるほどこの影響が大きい。このため、多値変調方
式を用いたディジタルマイクロ波通信方式用の復調装置
には、符号間干渉成分を除去する等化器が不可欠であ
る。
【０００３】従来、この等化器は回路構成が複雑なた
め、ＩＦ帯で動作するアナログ回路により構成されてい
たが、近年ディジタル信号処理回路の進歩により、復調
された信号をＡ／Ｄ変換したディジタル信号から干渉成
分を除去するベースバンドディジタル信号処理型等化器
が主流になりつつある。ディジタル信号処理型のもの
は、アナログ型のものに比べ、特性のばらつきや経時変
化がない、調整が不要である、等の利点がある。
め、ＩＦ帯で動作するアナログ回路により構成されてい
たが、近年ディジタル信号処理回路の進歩により、復調
された信号をＡ／Ｄ変換したディジタル信号から干渉成
分を除去するベースバンドディジタル信号処理型等化器
が主流になりつつある。ディジタル信号処理型のもの
は、アナログ型のものに比べ、特性のばらつきや経時変
化がない、調整が不要である、等の利点がある。
【０００４】しかし、ＩＦアナログ型等化器を用いた復
調装置では直交復調器の入力で既に干渉成分が除去され
ているのに対し、ベースバンドディジタル信号処理型等
化器を用いた復調装置では、Ａ／Ｄ変換器の入力信号に
はまだ干渉成分がそのまま残っており、Ａ／Ｄ変換器の
出力信号から干渉成分を除去するためには、干渉が加わ
った変調信号を情報の欠落を起こさないようにＡ／Ｄ変
換する必要がある。つまり、Ａ／Ｄ変換器の入力信号の
サンプリング点での振幅が常にＡ／Ｄ変換器の識別可能
な範囲内に入るようにしなければならない。
調装置では直交復調器の入力で既に干渉成分が除去され
ているのに対し、ベースバンドディジタル信号処理型等
化器を用いた復調装置では、Ａ／Ｄ変換器の入力信号に
はまだ干渉成分がそのまま残っており、Ａ／Ｄ変換器の
出力信号から干渉成分を除去するためには、干渉が加わ
った変調信号を情報の欠落を起こさないようにＡ／Ｄ変
換する必要がある。つまり、Ａ／Ｄ変換器の入力信号の
サンプリング点での振幅が常にＡ／Ｄ変換器の識別可能
な範囲内に入るようにしなければならない。
【０００５】しかし干渉が加わると、Ａ／Ｄ変換器の入
力信号の振幅は本来の変調信号の振幅よりも大きくなっ
てしまう。そこで従来の復調装置では、干渉成分のない
定常時のＡ／Ｄ変換器の入力信号のサンプリング点での
振幅を絞ってＡ／Ｄ識別可能範囲よりも小さくすること
で、干渉が加わったときも信号の振幅がＡ／Ｄ変換器の
識別範囲を越えないようにしていた。この技術は例え
ば、特開昭６３―１１９３３１号公報に開示されてい
る。
力信号の振幅は本来の変調信号の振幅よりも大きくなっ
てしまう。そこで従来の復調装置では、干渉成分のない
定常時のＡ／Ｄ変換器の入力信号のサンプリング点での
振幅を絞ってＡ／Ｄ識別可能範囲よりも小さくすること
で、干渉が加わったときも信号の振幅がＡ／Ｄ変換器の
識別範囲を越えないようにしていた。この技術は例え
ば、特開昭６３―１１９３３１号公報に開示されてい
る。
【０００６】この従来の復調装置について図面を参照し
て説明する。
て説明する。
【０００７】図６は従来のベースバンドディジタル信号
処理型等化器を用いた復調装置の構成を示すブロック図
である。ただし、ベースバンドは２系統とも同じ処理を
行うため１つにまとめて表記してある。
処理型等化器を用いた復調装置の構成を示すブロック図
である。ただし、ベースバンドは２系統とも同じ処理を
行うため１つにまとめて表記してある。
【０００８】図において従来の復調装置は、制御回路１
０７からの制御信号に応じて入力端子１１から入力され
るＩＦ帯の変調波の利得を制御して振幅を小さく絞る可
変利得増幅器１０１と、この利得が制御された変調波を
復調する直交復調器（ＤＥＭ）１０３と、この復調後の
ベースバンドアナログ信号をディジタル信号に変換する
Ａ／Ｄ変換器１０４と、この変換後のディジタル信号か
ら干渉成分を除去する等化器（ＥＱＬ）１０５と、この
干渉成分除去後のディジタル信号に予め設定された係数
Ｃを掛ける乗算器（ＭＵＬＴＩ）１０６と、この乗算器
１０６の出力と所定基準値とのずれを検出し、そのずれ
が零になるような制御信号を送出する制御回路（ＣＯＮ
Ｔ）１０７とを含んで構成されている。なお、２１は出
力端子である。
０７からの制御信号に応じて入力端子１１から入力され
るＩＦ帯の変調波の利得を制御して振幅を小さく絞る可
変利得増幅器１０１と、この利得が制御された変調波を
復調する直交復調器（ＤＥＭ）１０３と、この復調後の
ベースバンドアナログ信号をディジタル信号に変換する
Ａ／Ｄ変換器１０４と、この変換後のディジタル信号か
ら干渉成分を除去する等化器（ＥＱＬ）１０５と、この
干渉成分除去後のディジタル信号に予め設定された係数
Ｃを掛ける乗算器（ＭＵＬＴＩ）１０６と、この乗算器
１０６の出力と所定基準値とのずれを検出し、そのずれ
が零になるような制御信号を送出する制御回路（ＣＯＮ
Ｔ）１０７とを含んで構成されている。なお、２１は出
力端子である。
【０００９】かかる構成において、入力端子１１から入
力されたＩＦ帯の変調波は、まず制御信号により利得が
制御される可変利得増幅器１０１を通り、次に直交復調
器１０３に入力され直交検波されて、ベースバンドアナ
ログ信号が出力される。このベースバンドアナログ信号
は、Ａ／Ｄ変換器１０４でディジタル信号に変換された
後、等化器１０５に入力され、干渉成分が除去される。
力されたＩＦ帯の変調波は、まず制御信号により利得が
制御される可変利得増幅器１０１を通り、次に直交復調
器１０３に入力され直交検波されて、ベースバンドアナ
ログ信号が出力される。このベースバンドアナログ信号
は、Ａ／Ｄ変換器１０４でディジタル信号に変換された
後、等化器１０５に入力され、干渉成分が除去される。
【００１０】制御回路１０７は、乗算器１０６で等化器
１０５の出力信号に予め設定された係数Ｃを掛けた後の
信号の振幅と所定の基準値とのずれを検出して、そのず
れが零になるように可変利得増幅器１０１の利得を制御
する。なお、基準値Ｒは、信号点の硬判定（本例では、
ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）
のみの判定）に必要なビットの１つ下のビットである誤
差信号の最も外側の２つの変化点間の値である。
１０５の出力信号に予め設定された係数Ｃを掛けた後の
信号の振幅と所定の基準値とのずれを検出して、そのず
れが零になるように可変利得増幅器１０１の利得を制御
する。なお、基準値Ｒは、信号点の硬判定（本例では、
ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）
のみの判定）に必要なビットの１つ下のビットである誤
差信号の最も外側の２つの変化点間の値である。
【００１１】したがって、Ａ／Ｄ変換器１０４の入力信
号のサンプリング点Ｓでの振幅は基準値Ｒに対し、乗算
器１０６の係数Ｃの逆数倍となる。例えば、係数Ｃ＝２
のとき、干渉成分がなければＡ／Ｄ変換器１０４の入力
信号のサンプリング点Ｓでの振幅は、基準値Ｒの１／２
となるように可変利得増幅器１０１が制御される。変調
波に干渉成分が加わったとき等化器１０５でその成分が
除去されるため、等化器１０５の入力の方が出力よりも
振幅が大きくなる。
号のサンプリング点Ｓでの振幅は基準値Ｒに対し、乗算
器１０６の係数Ｃの逆数倍となる。例えば、係数Ｃ＝２
のとき、干渉成分がなければＡ／Ｄ変換器１０４の入力
信号のサンプリング点Ｓでの振幅は、基準値Ｒの１／２
となるように可変利得増幅器１０１が制御される。変調
波に干渉成分が加わったとき等化器１０５でその成分が
除去されるため、等化器１０５の入力の方が出力よりも
振幅が大きくなる。
【００１２】よって、等化器１０５の出力信号で制御を
かけた可変利得増幅器１０１の出力、つまりＡ／Ｄ変換
器１０４の入力信号の振幅も干渉成分がないときよりも
大きくなる。しかし、もともと基準値の１／２しか使っ
ていないため、Ａ／Ｄ変換器１０４の入力信号のサンプ
リング点での振幅が元の２倍を越えない限り正しく変換
される。なお、可変利得増幅器１０１を復調器１０３の
後段に置く構成でも同様の効果がある。
かけた可変利得増幅器１０１の出力、つまりＡ／Ｄ変換
器１０４の入力信号の振幅も干渉成分がないときよりも
大きくなる。しかし、もともと基準値の１／２しか使っ
ていないため、Ａ／Ｄ変換器１０４の入力信号のサンプ
リング点での振幅が元の２倍を越えない限り正しく変換
される。なお、可変利得増幅器１０１を復調器１０３の
後段に置く構成でも同様の効果がある。
【００１３】例として、変調方式が４相ＰＳＫ（Ｐｈａ
ｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）で、Ａ／Ｄ変換器１
０４の入力信号の振幅を基準値の１／２にしたときのＡ
／Ｄ変換器の入力信号（アイパターン）とＡ／Ｄ変換器
の各ビットの各閾値との関係を図７に示す。
ｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）で、Ａ／Ｄ変換器１
０４の入力信号の振幅を基準値の１／２にしたときのＡ
／Ｄ変換器の入力信号（アイパターン）とＡ／Ｄ変換器
の各ビットの各閾値との関係を図７に示す。
【００１４】図においては、Ａ／Ｄ変換器１０４の識別
可能範囲（変換可能最大範囲）Ｈと、Ａ／Ｄ変換器１０
４の各ビット（ＭＳＢ，２ＳＢ，３ＳＢ）の各閾値との
関係が示されている。この図においては、Ａ／Ｄ変換器
の入力信号の定常時の振幅を絞ってサンプリング点Ｓが
識別可能範囲Ｈより十分小さくなるようにしている。こ
れにより、たとえ干渉成分の量が最大になったとしても
サンプリング点Ｓにおける振幅が識別可能範囲Ｈを越え
ることはない。
可能範囲（変換可能最大範囲）Ｈと、Ａ／Ｄ変換器１０
４の各ビット（ＭＳＢ，２ＳＢ，３ＳＢ）の各閾値との
関係が示されている。この図においては、Ａ／Ｄ変換器
の入力信号の定常時の振幅を絞ってサンプリング点Ｓが
識別可能範囲Ｈより十分小さくなるようにしている。こ
れにより、たとえ干渉成分の量が最大になったとしても
サンプリング点Ｓにおける振幅が識別可能範囲Ｈを越え
ることはない。
【００１５】なお、２ＳＢは２ｎｄ Ｓｉｇｎｉｆｉｃ
ａｎｔ Ｂｉｔ、３ＳＢは３ｒｄＳｉｇｎｉｆｉｃａｎ
ｔ Ｂｉｔであり、Ａ／Ｄ変換器１０４はこれら以外の
より下位のビットをも出力しているものとする。
ａｎｔ Ｂｉｔ、３ＳＢは３ｒｄＳｉｇｎｉｆｉｃａｎ
ｔ Ｂｉｔであり、Ａ／Ｄ変換器１０４はこれら以外の
より下位のビットをも出力しているものとする。
【００１６】
【発明が解決しようとする課題】上述した従来の装置で
は、定常時のＡ／Ｄ変換器の入力の振幅が小さいためＡ
／Ｄ変換器１０４の実効精度が低下し、それに伴い誤り
率が劣化する。例えば、Ａ／Ｄ変換器１０４の入力信号
の振幅を識別可能範囲の１／２に絞ったとき、実効精度
は１ビット低下し、Ａ／Ｄ変換での量子化雑音が６ｄＢ
増大するという欠点がある。また、Ａ／Ｄ変換器１０４
の入力の振幅の最小値は、誤り率の劣化の許容値で制限
されるため、非常に大きな干渉成分がある場合、やはり
Ａ／Ｄ変換器の識別可能範囲を越えてしまい、等化器の
能力を十分に発揮することができないという欠点があ
る。
は、定常時のＡ／Ｄ変換器の入力の振幅が小さいためＡ
／Ｄ変換器１０４の実効精度が低下し、それに伴い誤り
率が劣化する。例えば、Ａ／Ｄ変換器１０４の入力信号
の振幅を識別可能範囲の１／２に絞ったとき、実効精度
は１ビット低下し、Ａ／Ｄ変換での量子化雑音が６ｄＢ
増大するという欠点がある。また、Ａ／Ｄ変換器１０４
の入力の振幅の最小値は、誤り率の劣化の許容値で制限
されるため、非常に大きな干渉成分がある場合、やはり
Ａ／Ｄ変換器の識別可能範囲を越えてしまい、等化器の
能力を十分に発揮することができないという欠点があ
る。
【００１７】本発明の目的は、定常時に誤り率の劣化を
起こすことなく、かつ常に等化器の最大の能力が発揮で
きる復調装置を提供することである。
起こすことなく、かつ常に等化器の最大の能力が発揮で
きる復調装置を提供することである。
【００１８】
【課題を解決するための手段】本発明による復調装置
は、２ M 値直交振幅変調方式（Ｍは３を除く２以上の整
数）の復調装置であって、入力ＩＦ信号の振幅を制御信
号にしたがって変化させる可変利得増幅器と、前記可変
利得増幅器の出力信号の最大振幅を検出しその大きさを
一定に保つように前記可変利得増幅器の制御信号を出力
する最大振幅検出器と、前記可変利得増幅器の出力を直
交検波しベースバンドアナログ信号を出力する直交復調
器と、前記直交復調器の出力であるベースバンドアナロ
グ信号をディジタル信号に変換するＡ／Ｄ変換器と、前
記Ａ／Ｄ変換器の出力に含まれる符号間干渉成分をディ
ジタル信号処理により除去する等化器と、前記等化器の
出力と外部から制御された係数との乗算を行う乗算器
と、前記乗算器の出力の振幅と予め定められた基準とな
る振幅との差を検出し、その差が零となるような前記乗
算器に与える係数を出力する制御回路とを含むことを特
徴とする。本発明による他の復調装置は、８値位相変調
方式の復調装置であって、入力ＩＦ信号の振幅を制御信
号にしたがって変化させる可変利得増幅器と、前記可変
利得増幅器の出力信号の最大振幅を検出しその大きさを
一定に保つように前記可変利得増幅器の制御信号を出力
する最大振幅検出器と、前記可変利得増幅器の出力を検
波しベースバンドアナログ信号を出力する直交復調器
と、前記直交復調器の出力であるベースバンドアナログ
信号をディジタル信号に変換するＡ／Ｄ変換器と、前記
Ａ／Ｄ変換器の出力に含まれる符号間干渉成分をディジ
タル信号処理により除去する等化器と、前記等化器の出
力と外部から制御された係数との乗算を行う乗算器と、
前記乗算器の出力の振幅と予め定められた基準となる振
幅との差を検出し、その差が零となるような前記乗算器
に与える係数を出力する制御回路とを含むことを特徴と
する。
は、２ M 値直交振幅変調方式（Ｍは３を除く２以上の整
数）の復調装置であって、入力ＩＦ信号の振幅を制御信
号にしたがって変化させる可変利得増幅器と、前記可変
利得増幅器の出力信号の最大振幅を検出しその大きさを
一定に保つように前記可変利得増幅器の制御信号を出力
する最大振幅検出器と、前記可変利得増幅器の出力を直
交検波しベースバンドアナログ信号を出力する直交復調
器と、前記直交復調器の出力であるベースバンドアナロ
グ信号をディジタル信号に変換するＡ／Ｄ変換器と、前
記Ａ／Ｄ変換器の出力に含まれる符号間干渉成分をディ
ジタル信号処理により除去する等化器と、前記等化器の
出力と外部から制御された係数との乗算を行う乗算器
と、前記乗算器の出力の振幅と予め定められた基準とな
る振幅との差を検出し、その差が零となるような前記乗
算器に与える係数を出力する制御回路とを含むことを特
徴とする。本発明による他の復調装置は、８値位相変調
方式の復調装置であって、入力ＩＦ信号の振幅を制御信
号にしたがって変化させる可変利得増幅器と、前記可変
利得増幅器の出力信号の最大振幅を検出しその大きさを
一定に保つように前記可変利得増幅器の制御信号を出力
する最大振幅検出器と、前記可変利得増幅器の出力を検
波しベースバンドアナログ信号を出力する直交復調器
と、前記直交復調器の出力であるベースバンドアナログ
信号をディジタル信号に変換するＡ／Ｄ変換器と、前記
Ａ／Ｄ変換器の出力に含まれる符号間干渉成分をディジ
タル信号処理により除去する等化器と、前記等化器の出
力と外部から制御された係数との乗算を行う乗算器と、
前記乗算器の出力の振幅と予め定められた基準となる振
幅との差を検出し、その差が零となるような前記乗算器
に与える係数を出力する制御回路とを含むことを特徴と
する。
【００１９】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００２０】図１は本発明による復調装置の一実施例の
構成を示すブロック図であり、図６と同等部分は同一符
号により示されている。
構成を示すブロック図であり、図６と同等部分は同一符
号により示されている。
【００２１】図において、本実施例の復調装置が従来の
ものと異なる点は、可変利得増幅器１０１の出力の最大
振幅値を検出する最大振幅検出器（ＰＷＲ ＤＥＴ）１
０２が追加され増幅器１０１の最大振幅が一定になるよ
うに制御する点と、乗算器１０６の出力信号の振幅が基
準信号Ｒと一致するように、制御回路１０７により制御
された係数と等化器１０５の出力信号との乗算を行う点
である。
ものと異なる点は、可変利得増幅器１０１の出力の最大
振幅値を検出する最大振幅検出器（ＰＷＲ ＤＥＴ）１
０２が追加され増幅器１０１の最大振幅が一定になるよ
うに制御する点と、乗算器１０６の出力信号の振幅が基
準信号Ｒと一致するように、制御回路１０７により制御
された係数と等化器１０５の出力信号との乗算を行う点
である。
【００２２】すなわち、端子１０から入力されたＩＦ帯
の変調波は、まず可変利得増幅器１０１に入力され、そ
の出力の最大振幅値を検出する最大振幅検出器１０２か
ら出力される制御信号により、その出力の最大振幅が一
定となるように制御される。次に、可変利得増幅器１０
１の出力は直交復調器１０３に入力され直交検波され
て、ベースバンドアナログ信号が出力される。このベー
スバンドアナログ信号は、Ａ／Ｄ変換器１０４でディジ
タル信号に変換された後、等化器１０５に入力され、干
渉成分が除去される。等化器１０５の出力信号は、乗算
器１０６において、乗算器１０６の出力信号の振幅が基
準信号と一致するように制御回路１０７により制御され
た係数との乗算が行われる。
の変調波は、まず可変利得増幅器１０１に入力され、そ
の出力の最大振幅値を検出する最大振幅検出器１０２か
ら出力される制御信号により、その出力の最大振幅が一
定となるように制御される。次に、可変利得増幅器１０
１の出力は直交復調器１０３に入力され直交検波され
て、ベースバンドアナログ信号が出力される。このベー
スバンドアナログ信号は、Ａ／Ｄ変換器１０４でディジ
タル信号に変換された後、等化器１０５に入力され、干
渉成分が除去される。等化器１０５の出力信号は、乗算
器１０６において、乗算器１０６の出力信号の振幅が基
準信号と一致するように制御回路１０７により制御され
た係数との乗算が行われる。
【００２３】ここで、最大振幅検出器１０２は、干渉成
分の有無にかかわらず、変調波の最大振幅が一定となる
ように可変利得増幅器１０１を制御する。図３は最大振
幅検出器１０２の内部構成例のブロック図である。
分の有無にかかわらず、変調波の最大振幅が一定となる
ように可変利得増幅器１０１を制御する。図３は最大振
幅検出器１０２の内部構成例のブロック図である。
【００２４】変調信号は帯域制限によって１タイムスロ
ット（変調速度の逆数）内で振幅に変化があるため、最
大振幅検出回路（ＰＥＡＫ ＤＥＴ）３０１でこの１タ
イムスロット内の最大振幅を検出する。さらに多値直交
変調方式では伝送している信号点によって振幅が変化す
るため、最大値検出回路（ＭＡＸ ＤＥＴ）３０２で数
十から数百タイムスロットの最大振幅検出回路３０１出
力の中から最大値を検出する。最後に平均化回路３０３
で最大値検出回路３０２の出力を平均して、変調波の最
大振幅として出力する。
ット（変調速度の逆数）内で振幅に変化があるため、最
大振幅検出回路（ＰＥＡＫ ＤＥＴ）３０１でこの１タ
イムスロット内の最大振幅を検出する。さらに多値直交
変調方式では伝送している信号点によって振幅が変化す
るため、最大値検出回路（ＭＡＸ ＤＥＴ）３０２で数
十から数百タイムスロットの最大振幅検出回路３０１出
力の中から最大値を検出する。最後に平均化回路３０３
で最大値検出回路３０２の出力を平均して、変調波の最
大振幅として出力する。
【００２５】次に、図１の各部の動作について説明す
る。説明の簡略化のために変調方式は４相ＰＳＫとす
る。なお、４相ＰＳＫは振幅に変化はないが直交振幅変
調方式の１つである。
る。説明の簡略化のために変調方式は４相ＰＳＫとす
る。なお、４相ＰＳＫは振幅に変化はないが直交振幅変
調方式の１つである。
【００２６】直交復調器１０３の利得が一定であるとす
ると、最大振幅検出器１０２で可変利得増幅器１０１を
制御することにより、Ａ／Ｄ変換器１０４の入力信号の
最大振幅は常に一定となる。この最大振幅がＡ／Ｄ変換
器１０４の識別可能範囲Ｈにほぼ等しくなるように可変
利得増幅器１０１の出力レベルを設定しておけば、Ａ／
Ｄ変換器１０４を常にその最高精度で動作させることが
できる。
ると、最大振幅検出器１０２で可変利得増幅器１０１を
制御することにより、Ａ／Ｄ変換器１０４の入力信号の
最大振幅は常に一定となる。この最大振幅がＡ／Ｄ変換
器１０４の識別可能範囲Ｈにほぼ等しくなるように可変
利得増幅器１０１の出力レベルを設定しておけば、Ａ／
Ｄ変換器１０４を常にその最高精度で動作させることが
できる。
【００２７】図２は、Ａ／Ｄ変換器１０４の入力信号の
サンプリング点Ｓでの振幅が、基準値Ｒと等しい場合の
Ａ／Ｄ変換器１０４の入力信号（アイパターン）とＡ／
Ｄ変換器の各ビットの閾値との関係を示す波形図であ
る。
サンプリング点Ｓでの振幅が、基準値Ｒと等しい場合の
Ａ／Ｄ変換器１０４の入力信号（アイパターン）とＡ／
Ｄ変換器の各ビットの閾値との関係を示す波形図であ
る。
【００２８】
【００２９】なお、Ａ／Ｄ変換器１０４は、ＭＳＢから
ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉ
ｔ）までが例えば８ビットである等、図示されているビ
ット以外の下位のビットをも出力しているものとする。
ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉ
ｔ）までが例えば８ビットである等、図示されているビ
ット以外の下位のビットをも出力しているものとする。
【００３０】この図２のような状態のとき、等化器１０
５の出力信号の振幅は干渉成分の量により変化すること
になる。つまり、干渉成分が全くないときは等化器１０
５で除去される成分がないため出力信号の振幅はＡ／Ｄ
変換器１０４の出力信号の振幅、すなわちＡ／Ｄ変換器
１０４の入力信号のサンプリング点Ｓにおける振幅と同
じになり、最も大きくなる。反対に、干渉成分が大きい
ときは等化器１０５で除去される成分が大きいため等化
器１０５の出力信号の振幅はＡ／Ｄ変換器１０４の出力
信号の振幅よりも小さくなる。このように、干渉成分の
量により振幅の異なる信号が、乗算器１０６に入力され
ることになる。
５の出力信号の振幅は干渉成分の量により変化すること
になる。つまり、干渉成分が全くないときは等化器１０
５で除去される成分がないため出力信号の振幅はＡ／Ｄ
変換器１０４の出力信号の振幅、すなわちＡ／Ｄ変換器
１０４の入力信号のサンプリング点Ｓにおける振幅と同
じになり、最も大きくなる。反対に、干渉成分が大きい
ときは等化器１０５で除去される成分が大きいため等化
器１０５の出力信号の振幅はＡ／Ｄ変換器１０４の出力
信号の振幅よりも小さくなる。このように、干渉成分の
量により振幅の異なる信号が、乗算器１０６に入力され
ることになる。
【００３１】乗算器１０６の出力の２ＳＢの最も外側の
２つの変化点の間を振幅の基準値Ｒとして設定する。干
渉成分が全くなく等化器１０５の出力信号の振幅が最大
のとき、この出力信号はＡ／Ｄ変換器１０４の出力その
ものである。Ａ／Ｄ変換器１０４の入力信号が図２に示
されている状態のとき、Ａ／Ｄ変換器１０４の出力は、
基準値Ｒと等しい振幅を持つ。制御回路１０７はその差
分を検出し、それが零になるような係数を乗算器１０６
に供給するので、このときの乗算器１０６に供給される
係数は１になる。
２つの変化点の間を振幅の基準値Ｒとして設定する。干
渉成分が全くなく等化器１０５の出力信号の振幅が最大
のとき、この出力信号はＡ／Ｄ変換器１０４の出力その
ものである。Ａ／Ｄ変換器１０４の入力信号が図２に示
されている状態のとき、Ａ／Ｄ変換器１０４の出力は、
基準値Ｒと等しい振幅を持つ。制御回路１０７はその差
分を検出し、それが零になるような係数を乗算器１０６
に供給するので、このときの乗算器１０６に供給される
係数は１になる。
【００３２】逆に、干渉成分が大きく等化器１０５の出
力信号の振幅が入力信号の振幅よりも小さいとき、等化
器１０５の出力信号はＡ／Ｄ変換器１０４の出力信号よ
り振幅が小さいため、基準信号より振幅が小さくなる。
従って、乗算器１０６に供給される係数は１より大とな
る。
力信号の振幅が入力信号の振幅よりも小さいとき、等化
器１０５の出力信号はＡ／Ｄ変換器１０４の出力信号よ
り振幅が小さいため、基準信号より振幅が小さくなる。
従って、乗算器１０６に供給される係数は１より大とな
る。
【００３３】このように乗算器１０６の係数が制御回路
１０７によって制御されることにより、乗算器１０６の
出力信号の振幅は干渉成分の量によらず常に一定に保た
れる。つまり、アイパターンの集束点の位置が２ＳＢの
変化点に一致するため、乗算器１０６の出力信号のＭＳ
Ｂが信号の識別結果となり、２ＳＢがそのまま誤差信号
となる。
１０７によって制御されることにより、乗算器１０６の
出力信号の振幅は干渉成分の量によらず常に一定に保た
れる。つまり、アイパターンの集束点の位置が２ＳＢの
変化点に一致するため、乗算器１０６の出力信号のＭＳ
Ｂが信号の識別結果となり、２ＳＢがそのまま誤差信号
となる。
【００３４】要するに、乗算器１０６の出力、すなわち
干渉成分除去後の信号について、アナログ受信信号のア
イパターンの集束点Ｐ１―Ｐ２間の値が基準値Ｒに一致
するように制御回路１０７から係数が送出されるのであ
る。この場合、アイパターンの集束点Ｐ１及びＰ２は、
干渉成分により両点間の中点を中心に両点間の距離が増
減するように変化するが、乗算器１０６及び制御回路１
０７によってその変化を補正して集束点Ｐ１―Ｐ２間の
値と基準値Ｒとを一致させる動作を行うのである。
干渉成分除去後の信号について、アナログ受信信号のア
イパターンの集束点Ｐ１―Ｐ２間の値が基準値Ｒに一致
するように制御回路１０７から係数が送出されるのであ
る。この場合、アイパターンの集束点Ｐ１及びＰ２は、
干渉成分により両点間の中点を中心に両点間の距離が増
減するように変化するが、乗算器１０６及び制御回路１
０７によってその変化を補正して集束点Ｐ１―Ｐ２間の
値と基準値Ｒとを一致させる動作を行うのである。
【００３５】つまり、制御回路１０７は基準値Ｒと集束
点Ｐ１，Ｐ２とが一致するようにフィードバック制御を
行うのである。そして、フィードバック量となる係数
は、基準値Ｒと集束点Ｐ１，Ｐ２との不一致の量により
算出する。
点Ｐ１，Ｐ２とが一致するようにフィードバック制御を
行うのである。そして、フィードバック量となる係数
は、基準値Ｒと集束点Ｐ１，Ｐ２との不一致の量により
算出する。
【００３６】不一致か否かについては、基準値Ｒより集
束点Ｐ１―Ｐ２間の値が大きくなると、ＭＳＢ〜３ＳＢ
が集束点Ｐ１についてオール“Ｈ”、Ｐ２についてオー
ル“Ｌ”となるので、ＭＳＢ〜３ＳＢの排他的論理和を
とることによって検出することができる。不一致の量は
４ＳＢ〜ＬＳＢ（図示せず）により算出でき、この量に
応じて補正をするのである。
束点Ｐ１―Ｐ２間の値が大きくなると、ＭＳＢ〜３ＳＢ
が集束点Ｐ１についてオール“Ｈ”、Ｐ２についてオー
ル“Ｌ”となるので、ＭＳＢ〜３ＳＢの排他的論理和を
とることによって検出することができる。不一致の量は
４ＳＢ〜ＬＳＢ（図示せず）により算出でき、この量に
応じて補正をするのである。
【００３７】以上のように、本実施例の復調装置では、
入力ＩＦ信号の振幅を制御信号に従って変化させる可変
利得増幅器１０１と、その出力信号の最大振幅を検出
し、その大きさを一定に保つように可変利得増幅器の制
御信号を出力する最大振幅検出器１０２と、可変利得増
幅器１０１の出力を直交検波し、ベースバンドアナログ
信号を出力する直交復調器１０３と、その出力であるベ
ースバンドアナログ信号をディジタル信号に変換するＡ
／Ｄ変換器１０４と、その出力に含まれる符号間干渉を
ディジタル信号処理により除去する等化器１０５と、そ
の出力と外部から制御された係数の乗算を行う乗算器１
０６と、その出力の振幅と基準となる振幅との差を検出
し、その差が零になるような乗算器１０６に与える係数
を出力する制御回路１０７とを備えているため、干渉成
分のない定常時のＡ／Ｄ変換器１０４の入力信号の振幅
を小さく絞る必要がなく誤り率を劣化させることがな
い。さらに、Ａ／Ｄ変換器１０４の入力信号のサンプリ
ング点での振幅がＡ／Ｄ変換器１０４の識別可能範囲Ｈ
を越えることがないため、常に等化器の能力を最大限に
発揮させることができる。
入力ＩＦ信号の振幅を制御信号に従って変化させる可変
利得増幅器１０１と、その出力信号の最大振幅を検出
し、その大きさを一定に保つように可変利得増幅器の制
御信号を出力する最大振幅検出器１０２と、可変利得増
幅器１０１の出力を直交検波し、ベースバンドアナログ
信号を出力する直交復調器１０３と、その出力であるベ
ースバンドアナログ信号をディジタル信号に変換するＡ
／Ｄ変換器１０４と、その出力に含まれる符号間干渉を
ディジタル信号処理により除去する等化器１０５と、そ
の出力と外部から制御された係数の乗算を行う乗算器１
０６と、その出力の振幅と基準となる振幅との差を検出
し、その差が零になるような乗算器１０６に与える係数
を出力する制御回路１０７とを備えているため、干渉成
分のない定常時のＡ／Ｄ変換器１０４の入力信号の振幅
を小さく絞る必要がなく誤り率を劣化させることがな
い。さらに、Ａ／Ｄ変換器１０４の入力信号のサンプリ
ング点での振幅がＡ／Ｄ変換器１０４の識別可能範囲Ｈ
を越えることがないため、常に等化器の能力を最大限に
発揮させることができる。
【００３８】以上変調方式として４相ＰＳＫの場合を例
にとって説明したが、本発明は２M（Ｍは３を除く２以
上の整数）値直交振幅変調（ＱＡＭ）や８相ＰＳＫに対
しても同様に適用できることは明らかである。
にとって説明したが、本発明は２M（Ｍは３を除く２以
上の整数）値直交振幅変調（ＱＡＭ）や８相ＰＳＫに対
しても同様に適用できることは明らかである。
【００３９】図４に干渉成分がなく、かつ、乗算器１０
６の係数が１の場合のＡ／Ｄ変換器１０４の入力アイパ
ターンとＡ／Ｄ変換器１０４の出力ビットの閾値との関
係を示す。１６ＱＡＭでは、図４の下側が低電位側とし
て低電位側からみて３ＳＢのＬからＨへの変化点がアイ
パターンの収束点（Ｐ１〜Ｐ４）の位置になる。図４に
示すＲが制御回路１０７の基準となる振幅である。な
お、図４では、アイパターンの最大振幅ＫはＡ／Ｄ変換
器１０４の変換可能最大範囲Ｈを越えないように設定し
ているものとする。干渉成分が加わったときも、アイパ
ターンの最大振幅が図４に示す最大振幅Ｋから変化しな
いように可変利得増幅器１０１と最大振幅検出器１０２
により制御がかかる。このとき、等化器１０５の出力の
振幅は干渉成分が除去された分小さくなっている。この
振幅の減少は制御回路１０７で検出され、乗算器１０６
における制御回路１０７から出力された１より大きな係
数との乗算により補償される。
６の係数が１の場合のＡ／Ｄ変換器１０４の入力アイパ
ターンとＡ／Ｄ変換器１０４の出力ビットの閾値との関
係を示す。１６ＱＡＭでは、図４の下側が低電位側とし
て低電位側からみて３ＳＢのＬからＨへの変化点がアイ
パターンの収束点（Ｐ１〜Ｐ４）の位置になる。図４に
示すＲが制御回路１０７の基準となる振幅である。な
お、図４では、アイパターンの最大振幅ＫはＡ／Ｄ変換
器１０４の変換可能最大範囲Ｈを越えないように設定し
ているものとする。干渉成分が加わったときも、アイパ
ターンの最大振幅が図４に示す最大振幅Ｋから変化しな
いように可変利得増幅器１０１と最大振幅検出器１０２
により制御がかかる。このとき、等化器１０５の出力の
振幅は干渉成分が除去された分小さくなっている。この
振幅の減少は制御回路１０７で検出され、乗算器１０６
における制御回路１０７から出力された１より大きな係
数との乗算により補償される。
【００４０】
【００４１】そして、この１６ＱＡＭの場合も、乗算器
及び制御回路により、各集束点Ｐ１〜Ｐ４が３ＳＢの各
閾値と一致するように乗算器の出力が補正されるのであ
る。
及び制御回路により、各集束点Ｐ１〜Ｐ４が３ＳＢの各
閾値と一致するように乗算器の出力が補正されるのであ
る。
【００４２】なお、図１では、可変利得増幅器１０１が
直交復調器１０３の前段に置かれＩＦ帯で動作するよう
に説明したが、図５のように直交復調器１０３の後段に
置かれるベースバンドタイプの可変利得増幅器１０１を
用いても本発明はそのまま適用できる。
直交復調器１０３の前段に置かれＩＦ帯で動作するよう
に説明したが、図５のように直交復調器１０３の後段に
置かれるベースバンドタイプの可変利得増幅器１０１を
用いても本発明はそのまま適用できる。
【００４３】
【発明の効果】以上説明したように本発明は、可変利得
増幅器と最大振幅検出回路を用いてＡ／Ｄ変換器入力信
号の最大振幅を一定とし、さらにその振幅をできるだけ
大きく設定するようにするとともに、等化器出力信号の
振幅が予め定められた基準値に一致するように乗算器で
その振幅を制御しているため、干渉成分のない定常時の
誤り率を劣化させることなく、常に等化器の能力を最大
限に発揮させることができるという効果がある。
増幅器と最大振幅検出回路を用いてＡ／Ｄ変換器入力信
号の最大振幅を一定とし、さらにその振幅をできるだけ
大きく設定するようにするとともに、等化器出力信号の
振幅が予め定められた基準値に一致するように乗算器で
その振幅を制御しているため、干渉成分のない定常時の
誤り率を劣化させることなく、常に等化器の能力を最大
限に発揮させることができるという効果がある。
【図１】本発明の実施例による復調装置の構成を示すブ
ロック図である。
ロック図である。
【図２】図１の復調装置におけるＡ／Ｄ変換器の入力信
号のアイパターンと各ビットの各閾値との関係を示す波
形図である。
号のアイパターンと各ビットの各閾値との関係を示す波
形図である。
【図３】図１中の最大振幅検出器の内部構成例を示すブ
ロック図である。
ロック図である。
【図４】１６ＱＡＭ方式の復調装置に本発明を適用した
場合におけるＡ／Ｄ変換器の入力信号のアイパターンと
各ビットの各閾値との関係を示す波形図である。
場合におけるＡ／Ｄ変換器の入力信号のアイパターンと
各ビットの各閾値との関係を示す波形図である。
【図５】本発明の他の実施例による復調装置の構成を示
すブロック図である。
すブロック図である。
【図６】従来の復調装置の構成を示すブロック図であ
る。
る。
【図７】図６の復調装置におけるＡ／Ｄ変換器の入力信
号のアイパターンと各ビットの各閾値との関係を示す波
形図である。
号のアイパターンと各ビットの各閾値との関係を示す波
形図である。
１０１ 可変利得増幅器 １０２ 最大振幅検出器 １０３ 直交復調部 １０４ Ａ／Ｄ変換器 １０５ 等化器 １０６ 乗算器 １０７ 制御回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/00 - 27/38 H04B 3/04
Claims (2)
- 【請求項１】 ２ M 値直交振幅変調方式（Ｍは３を除く
２以上の整数）の復調装置であって、入力ＩＦ信号の振
幅を制御信号にしたがって変化させる可変利得増幅器
と、前記可変利得増幅器の出力信号の最大振幅を検出し
その大きさを一定に保つように前記可変利得増幅器の制
御信号を出力する最大振幅検出器と、前記可変利得増幅
器の出力を直交検波しベースバンドアナログ信号を出力
する直交復調器と、前記直交復調器の出力であるベース
バンドアナログ信号をディジタル信号に変換するＡ／Ｄ
変換器と、前記Ａ／Ｄ変換器の出力に含まれる符号間干
渉成分をディジタル信号処理により除去する等化器と、
前記等化器の出力と外部から制御された係数との乗算を
行う乗算器と、前記乗算器の出力の振幅と予め定められ
た基準となる振幅との差を検出し、その差が零となるよ
うな前記乗算器に与える係数を出力する制御回路とを含
むことを特徴とする復調装置。 - 【請求項２】 ８値位相変調方式の復調装置であって、
入力ＩＦ信号の振幅を制御信号にしたがって変化させる
可変利得増幅器と、前記可変利得増幅器の出力信号の最
大振幅を検出しその大きさを一定に保つように前記可変
利得増幅器の制御信号を出力する最大振幅検出器と、前
記可変利得増幅器の出力を検波しベースバンドアナログ
信号を出力する直交復調器と、前記直交復調器の出力で
あるベースバンドアナログ信号をディジタル信号に変換
するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力に含まれ
る符号間干渉成分をディジタル信号処理により除去する
等化器と、前記等化器の出力と外部から制御された係数
との乗算を行う乗算器と、前記乗算器の出力の振幅と予
め定められた基準となる振幅との差を検出し、その差が
零となるような前記乗算器に与える係数を出力する制御
回路とを含むことを特徴とする復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342876A JP2861778B2 (ja) | 1993-12-15 | 1993-12-15 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342876A JP2861778B2 (ja) | 1993-12-15 | 1993-12-15 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07170306A JPH07170306A (ja) | 1995-07-04 |
| JP2861778B2 true JP2861778B2 (ja) | 1999-02-24 |
Family
ID=18357193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5342876A Expired - Lifetime JP2861778B2 (ja) | 1993-12-15 | 1993-12-15 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861778B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11331300A (ja) * | 1998-05-19 | 1999-11-30 | Nec Corp | 復調装置 |
| JP3594297B2 (ja) | 2000-11-08 | 2004-11-24 | 株式会社日立国際電気 | データ再生方式およびデータ再生器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474881A (en) * | 1987-09-17 | 1989-03-20 | Pioneer Electronic Corp | Recording and reproducing method |
| JPH075579Y2 (ja) * | 1987-10-20 | 1995-02-08 | ソニー株式会社 | 固体メモリ内蔵再生装置 |
| JP2725711B2 (ja) * | 1989-09-26 | 1998-03-11 | 日本電気株式会社 | 自動等化器 |
-
1993
- 1993-12-15 JP JP5342876A patent/JP2861778B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07170306A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311545A (en) | Modem for fading digital channels affected by multipath | |
| US5796786A (en) | Phase error detecting method and phase tracking loop circuit | |
| US5353306A (en) | Tap-weight controller for adaptive matched filter receiver | |
| US5093847A (en) | Adaptive phase lock loop | |
| KR100661028B1 (ko) | 디지털 통신 시스템에서 위상 회전 기법을 사용하는시그날링 | |
| US6487261B2 (en) | Distortion compensating device | |
| WO2003015366A1 (en) | All digital automatic gain control circuit | |
| US6205170B1 (en) | Transmission/reception unit with bidirectional equalization | |
| WO1994018772A1 (en) | Error tracking loop | |
| US6121828A (en) | Demodulator | |
| US6160855A (en) | Digital modulation method and digital communication system | |
| US6625231B1 (en) | Adaptive phase demodulation | |
| JP2008530951A (ja) | 予め符号化された部分応答信号用の復調器および受信器 | |
| JP5046114B2 (ja) | 多値ｑａｍ復調装置とその復調方法及び無線通信システム | |
| US6477215B1 (en) | Sampling control loop for a receiver for digitally transmitted signals | |
| US5153527A (en) | Demodulation apparatus having reception state evaluation | |
| EP0544875B1 (en) | Apparatus for adjusting signal points, equalizer gains and the like | |
| GB2316558A (en) | Gain control in a QPSK demodulator | |
| EP1143611B1 (en) | Digital automatic gain control | |
| EP1180884B1 (en) | QAM receiver with gain control, dc-offset correction, and passband equalisation | |
| JP2861778B2 (ja) | 復調装置 | |
| US7116733B2 (en) | Automatic gain control circuit and automatic gain control method | |
| US6463106B1 (en) | Receiver with adaptive processing | |
| JP3742257B2 (ja) | 復調装置 | |
| US7450655B2 (en) | Timing error detection for a digital receiver |