JP3163771B2 - 周波数掃引回路 - Google Patents

周波数掃引回路

Info

Publication number
JP3163771B2
JP3163771B2 JP22175392A JP22175392A JP3163771B2 JP 3163771 B2 JP3163771 B2 JP 3163771B2 JP 22175392 A JP22175392 A JP 22175392A JP 22175392 A JP22175392 A JP 22175392A JP 3163771 B2 JP3163771 B2 JP 3163771B2
Authority
JP
Japan
Prior art keywords
sweep
frequency
signal
output
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22175392A
Other languages
English (en)
Other versions
JPH0669972A (ja
Inventor
誠良 米田
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP22175392A priority Critical patent/JP3163771B2/ja
Publication of JPH0669972A publication Critical patent/JPH0669972A/ja
Application granted granted Critical
Publication of JP3163771B2 publication Critical patent/JP3163771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、搬送波再生後の周波数
掃引に利用する。特に、位相同期回路のキャプチャレン
ジの拡大のための周波数掃引に利用する。本発明は、搬
送波の同期時間を短縮することができる周波数掃引回路
に関する。

【0002】

【従来の技術】従来の周波数掃引方式は、位相同期回路
において同期状態を検出し、非同期状態のときのみ局発
信号の周波数を常に一定方向へ掃引し始める方法がとら
れていた。

【0003】ここで、従来技術の詳細についてBPSK
(バイナリー相偏移変調)変調信号の搬送波同期回路を
例に説明する。

【0004】まず、位相同期回路が同期状態にあると
き、復調信号の複素平面(以下P−Q平面という)にお
ける信号ダイヤグラム(位相軌跡)は図5に示すよう
に、A点およびB点付近に集中する。また、位相同期回
路が非同期状態に移行した場合には位相軌跡は図6に示
すように円周上に分散する。

【0005】従って同期状態の検出にはこのような性質
を利用し、復調信号の位相軌跡のA点およびB点近傍に
おける存在確率をある閾値と比較することにより行われ
る(図7斜線領域)。この検出の結果、非同期状態にあ
る場合には、入力変調信号の搬送波周波数と内部の局発
信号の周波数との差を位相同期回路の捕捉周波数範囲内
に入れるために、局発信号の周波数を掃引(スイープ)
し、誤差周波数が捕捉周波数範囲に入ったことを検出し
た時点で掃引を終了し同期状態を確立していた。

【0006】

【発明が解決しようとする課題】このような従来の周波
数掃引方式では、非同期状態に移行したとき、局発信号
の周波数を常に一定方向から掃引を開始するため、局発
信号の中心周波数に対し入力信号の搬送波周波数が掃引
開始方向と逆方向に存在するような場合に掃引時間の半
分以上が無効となってしまう欠点があった。

【0007】本発明はこのような問題を解決するもの
で、入力信号の搬送波周波数が掃引開始方向と逆方向に
存在する場合に生じる掃引時間の無効な部分を低減する
ことができる回路を提供することを目的とする。

【0008】

【課題を解決するための手段】本発明は、搬送波再生部
に、掃引波を発生する掃引波発生部と、乗算器の出力を
入力し同期を検出する同期検出部と、入力信号搬送波と
局部発振信号との周波数または位相差を検出する誤差検
出器と、前記同期検出部の検出信号にしたがって前記掃
引波発生部からの出力と前記誤差検出器の検出結果がル
ープフィルタを通過した出力とを切換え局部発振信号を
発生する数値制御発振器に出力する切換器と、前記乗算
器の出力にしたがって周波数掃引を開始する方向を判定
し前記掃引波発生部の掃引方向を設定する掃引方向制御
部とを含むことを特徴とする。

【0009】

【作用】同期状態から非同期状態に移行したとき、ある
いは電源が投入されたときなどに、掃引を開始する際、
入力信号の搬送波周波数と局発信号の周波数との差を検
知して高低比較を行い、この比較情報により周波数掃引
を開始する方向を判定し設定する。

【0010】これにより、搬送波の同期時間を短縮し、
掃引時間の無効な部分を低減することができる。

【0011】

【実施例】次に、本発明実施例を図面に基づいて説明す
る。図1は本発明実施例の構成を示すブロック図、図2
は本発明実施例における状態遷移を示す図である。

【0012】本発明実施例は、複素乗算を行う複素乗算
部1と、この複素乗算部1の出力を取り込みクロック信
号を再生して出力するクロック再生部2と、搬送波を再
生する搬送波再生部3とを備え、複素乗算部1に、複素
乗算器9および数値制御発振器10を含み、搬送波再生
部3に、掃引波を発生する掃引波発生部14と、複素乗
算器9の出力を入力し同期を検出する同期検出部17
と、この同期検出部17の検出信号にしたがって掃引波
発生部14からの出力と入力信号搬送波と局部発振信号
との周波数差または位相差を検出する周波数(位相)誤
差検出部16の出力がループフィルタ15を通過した出
力とを切換え局部発振信号を発生する数値制御発振器1
0に出力する切換器11と、複素乗算器9の演算結果
したがって周波数掃引を開始する方向を判定し設定する
掃引方向制御部13とを含む。

【0013】本実施例はDSP(動的サポートプログラ
ム)による場合の構成例を示したものである。

【0014】BPSKディジタル変調信号が複素乗算部
1に入力すると、搬送波再生部3からフィードバックさ
れた情報によりレベル調整を行った後、同様にフィード
バックされた情報により周波数掃引を行う(なお同期状
態にあるときは、以下の演算により求められる周波数
(位相)誤差情報により周波数(位相)補正を行う)。

【0015】この周波数掃引を行うためのフィードバッ
ク情報は搬送波再生部3で次のようにして生成される。

【0016】まず、再生データの実数部をP、虚数部を
Qで表わすとき、このP、Qは以下のように表わすこと
ができる。

【0017】 P=A*cos(aπ+α) Q=A*sin(aπ+α) αは入力信号の搬送波周波数と局発信号の周波数(位
相)の誤差、a=0あるいは1、P2 +Q2 =1となる
ようにレベル調整をかけている場合はA=1となる。P
*Qなるコスタスループを形成することにより、 P*Q=cos(aπ+α)*sin(aπ+α) =(1/2)sin(2aπ+2α) =(1/2)sin(2α) が得られる。この式の値によって位相同期情報が得られ
る(位相同期状態にあるときは、この信号はループフィ
ルタを通過後周波数(位相)誤差信号として複素乗算部
1に供給され、位相回転量を制御することにより周波数
(位相)補正を行う。

【0018】ここで、同期状態から非同期状態に移行し
た後の時刻t=tn における再生データのP、Q信号を (P、Q)=(Pn 、Qn )=(cos(an π+αn )、sin(an π+ αn )) … と表わす。また、時刻t=tn+1 における再生データの
P、Q信号は同様に、 (P、Q)=(Pn+1 、Qn+1 )=(cos(an+1 π+αn+1 )、sin( an+1 π+αn+1 )) … と表わし、Δt=tn+1 −tn は再生データのサンプリ
ング周期を表わすものとすると、信号強度は、 S=sin(αn+1 −αn )=Qn+1 *Pn −Pn+1 *Qn に比例する値となる。Sと(αn+1 −αn )との関係は
図3に示すように、−π<αn+1 −αn <πと仮定する
と、ある時刻tn において検出された周波数(位相)誤
差αn に対し、次のサンプルデータにおいて検出された
位相誤差αn+1 が大きい場合はS>0となり、逆に小さ
い場合はS<0となる。

【0019】同期状態から非同期状態に移行する場合、
入力信号の搬送波周波数と局発信号の周波数との誤差周
波数は、通常の場合は時間に対し単調増加あるいは単調
減少の特性を持つと考えられるので、このSの値が正の
場合には負方向から、Sの値が負の場合には正方向から
周波数掃引を開始する。このような周波数掃引方向の状
態を図4(a)および(b)に示す。

【0020】

【発明の効果】以上説明したように本発明によれば、同
期状態から非同期状態に移行する際に、周波数掃引を行
うにあたり変調信号の周波数が局発信号の周波数に対し
正、負どちらにずれたかを検出し、その情報にしたがっ
て周波数掃引を負または正のいずれかの方向から行うこ
とができるため、周波数掃引時間の有効化をはかること
ができる効果がある。

【0021】特に、ディジタル回路構成の場合には簡易
なソフトウェアによって実現することが可能であり、通
常の場合にはハードウェアを増加(消費電力、回路規模
の増加など)することなく実現できる利点がある。

【図面の簡単な説明】

【図1】本発明実施例の構成を示すブロック図。

【図2】本発明実施例における状態遷移を示す図。

【図3】本発明実施例に係わる周波数(位相)誤差を示
す図。

【図4】(a)および(b)は本発明実施例における周
波数掃引方向を説明する図。

【図5】従来例における同期状態の(P、Q)信号の座
標表示位置を示す図。

【図6】従来例における非同期状態の(P、Q)信号の
座標表示位置を示す図。

【図7】従来例における捕捉範囲を示す図。

【符号の説明】

1 複素乗算部 2 クロック再生部 3 搬送波再生部 4 変調信号入力端子(実部) 5 変調信号入力端子(虚部) 6 再生データ出力端子(Pch) 7 再生データ出力端子(Qch) 8 再生クロック出力端子 9 複素乗算器 10 数値制御発振器 11 切換器 13 掃引方向制御部 14 掃引波発生部 15 ループフィルタ 16 周波数(位相)誤差検出部 17 同期検出部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 搬送波再生部に、 掃引波を発生する掃引波発生部と、 乗算器の出力を入力し同期を検出する同期検出部と、入力信号搬送波と局部発振信号との周波数または位相差
    を検出する誤差検出器と、 前記 同期検出部の検出信号にしたがって前記掃引波発生
    部からの出力と前記誤差検出器の検出結果がループフィ
    ルタを通過した出力とを切換え局部発振信号を発生する
    数値制御発振器に出力する切換器と 前記乗算器の出力にしたがって周波数掃引を開始する方
    向を判定し前記掃引波発生部の掃引方向を 設定する掃引
    方向制御部とを含むことを特徴とする周波数掃引回路。
JP22175392A 1992-08-20 1992-08-20 周波数掃引回路 Expired - Fee Related JP3163771B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22175392A JP3163771B2 (ja) 1992-08-20 1992-08-20 周波数掃引回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22175392A JP3163771B2 (ja) 1992-08-20 1992-08-20 周波数掃引回路

Publications (2)

Publication Number Publication Date
JPH0669972A JPH0669972A (ja) 1994-03-11
JP3163771B2 true JP3163771B2 (ja) 2001-05-08

Family

ID=16771672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22175392A Expired - Fee Related JP3163771B2 (ja) 1992-08-20 1992-08-20 周波数掃引回路

Country Status (1)

Country Link
JP (1) JP3163771B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084362B2 (ja) * 1997-12-04 2000-09-04 日本放送協会 ディジタル放送受信機
JP4542286B2 (ja) * 2001-06-06 2010-09-08 富士通株式会社 並列信号自動位相調整回路
JP2003218968A (ja) 2002-01-22 2003-07-31 Sharp Corp 高周波受信装置

Also Published As

Publication number Publication date
JPH0669972A (ja) 1994-03-11

Similar Documents

Publication Publication Date Title
US5276710A (en) Carrier frequency error detector capable of accurately detecting a carrier frequency error
US5400366A (en) Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same
US5440268A (en) AFC circuit for QPSK demodulator
EP0353779B1 (en) Preamble detection circuit for digital communications system
EP0940957B1 (en) AFC circuit, carrier reproducing circuit, and receiver
CA1278835C (en) Demodulator including sweep controller for controlling synchronization capture range
US5729571A (en) Non-coherent digital receiver of a spread spectrum communication system
US5438591A (en) Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system
EP0369406B1 (en) Coherent PSK demodulator using bit error rate and S/N ratio to establish synchronization
JP3390272B2 (ja) 同期検波回路
US4380815A (en) Simplified NRZ data phase detector with expanded measuring interval
CA2061524C (en) Phase/frequency comparator for timing recovering circuit
US5406427A (en) Clock generator for magnetic disk drive that switches between preamble and data portions
JPH0787149A (ja) 復調装置
JP3978548B2 (ja) ディジタル信号処理システムにおけるサイン/コサイン関数発生方法及び装置
KR900000464B1 (ko) 복조 회로
AU643296B2 (en) Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop
USRE38932E1 (en) Digital demodulator
EP0530107B1 (fr) Démodulation PSK avec correction en bande de base d'erreurs de phase ou de fréquence
US5455840A (en) Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator
JP3146673B2 (ja) Fsk受信機
US5121070A (en) Phase demodulator for psk-modulated signals
JPH07319578A (ja) 位相制御クロック信号生成方法および装置
JP2797916B2 (ja) 搬送波再生回路
JPH10308784A (ja) 復調装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees