JPS6118221A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、入力信号の周波数および位相に追随する位相
同期回路に関する。

（従来の技術） 従来から、ＰＬＬ（’；ｙｚ−ズＤツクループ；Ｐｈａ
ｓｅＬａｃｋｅｄ　Ｌｏｏｐ　）方式による位相同期回
路は、位相変調波を復調する際に必要な基準信号を作成
する搬送波再生回路や、また、ある電波を追跡する際の
周波数トラッキング回路などとして広く使われてきてい
る。

このＰＬＬ方式による位相同期回路の周波数および位相
引込み特性は、ループ利得、ループフィルタの特性およ
び位相比較器の特性によって定まる等価雑音帯域幅に依
存する。この等価雑音帯域幅を広くとると引込みは速（
なり、狭くすると遅くなる。また等価雑音帯域幅が広い
と定常時の出力位相ジッタが大きく、狭いと小さい。

一般に位相同期回路としては、速い引込特性を有するこ
とを定常時の位相ジッタが小さいことが要求されるが、
この２つの要求は上述のように背反する問題である。

この問題を解決する従来技術の例が、Ｔ　Ｄ’ＭＡ通信
方式の搬送波再生回路の一部にみられる。ＴＤＭＡ信号
は複数の互いに非同期なバースト信号からなるため、こ
の信号を復調するには、各バーストに対して基準信号を
作成しながら復調動作を行わなければならず、このため
の搬送波再生回路としては極めて短時間のうちに同期を
確立しなければならない。また、ＴＤＭＡ信号は、伝送
速度が一般に高いので、定常状態での位相ジッタは極め
て小さいものが要求される。この要求を満たすため、搬
送波再生回路は、引込み時にはループ利得を上げ等価雑
音帯域幅を広くして引込みを速くし、定常時にはループ
利得を下げ等価雑音帯域幅を狭くして位相ジッタを減少
するように制御されている。

第６図は、上述の従来技術の構成例を示すものであり、
第６図（ａ）において、１は信号入力端子、２は位相比
較器、３はＶＣＯ（電圧制御発信器）、４は増幅器、５
はループフィルタ、６はタイミング信号入力端子、７は
出力端子である。また、第６図（ｂｌは位相比較器２０
位相比較特性を示すものであり、横軸に入力信号とＶＣ
Ｏ３の出力信号との位相差θ（ラジアン）をとり、縦軸
に出力信号をとっている。

第６図の従来例は大要次のように動作する。位相比較器
２は入力信号とＶＣＯ３の出力信号との位相の差分を電
圧として出力する。この電圧は、幅巾器４、ループフィ
ルタ５を通り、ＶＣＯ３に加わり、ＶＣＯ３の発振信号
の周波数と位相とを入力信号の周波数と位相とに近づけ
るように制御する。ここで、増巾器４は、前述のように
、引込み時か定常時かによって等価雑音帯域幅を変更す
るためにループ利得を調整するものであり、別途検出さ
れ端子６に供給されるタイミング信号によってその増幅
度が制御される。

（発明が解決しようとする問題点） 以上のように、従来技術においては、ループの等価雑音
帯域を変更するため、いつ引込みを開始するか、また、
いつ定常状態になったかのタイミング情報を必要とする
という欠点があり、このことは、タイミングを検出し、
またタイミング情報を作成するための回路を必要とし、
装置の複雑化を招いていた。

本発明は、上述の従来技術の欠点を解決するためになさ
れたものであり、同期引込み特性と出力位相ジッタとが
改善された位相同期回路を提供することを目的とし、そ
の特徴は、位相同期回路の位相比較器において、入力信
号の瞬時位相が同期安定点よりある閾値以上前れている
ときに位相比較器の出力を通常よりも太き（することに
ある。

（問題点を解決するための手段） 本発明の特徴は、少なくとも位相比較器と、その出力に
よりループフィルタを介して制御される制御発振器とを
有し、位相比較器への入力信号の周波数及び位相に従っ
て該発振器の出力を制御する位相同期回路において、前
記位相比較器が該位相比較器に入力する入力信号と前記
電圧制御発振器の出力信号との瞬時位相差を求め該瞬時
位相差に対応する信号を出力する位相誤差検出手段と、
該位相誤差検出手段の出力信号から前記瞬時位相差が同
期安定点より予め設定される位相角閾値以上前れている
ことを検出する手段と、該検出がなされた場合に、前記
位相誤差検出手段の出力信号として同符号で絶対値が大
なる値の信号を出力する手段とを有する位相同期回路に
ある。

（作用） 本発明によると、位相誤差が大なるときの位相比較器の
出力がより犬となるので、等何重にループ利得が上昇し
て同期引込みが早められる。

（実施例） 第１図は本発明の一実施例であって、図（ａ）は構成を
、図（ｂ）は位相比較特性を示している。

第１図（ａ）において、１は入力端子、２′は位相比較
器、３はＶＣＯ１５はループフィルタ、７は一出力端子
である。この実施例の動作は次の通りである。

位相比較器２′は入力端子１からの入力信号とＶＣＯ３
の出力信号との瞬時位相を比較し、第６図（ｂ）にラジ
アンの範囲であるときは５ｉｎｏな出力し、＋１〜−二
巻越え±πラジアンの範囲であるときは＋Ａもしくは−
Ａの一定値を出力する。これは、±Ｌラジアン以内を定
常時とみなし、それ以外で±πラジアンの範囲を同期引
込み範囲とみなしているためである。この位相比較Ｂ２
′の出力はループフィルタ５を介してＶＣＯ３に加わり
、ＶＣＯ３の発振信号を入力信号の周波数と位相とに一
致する方向に制御することになる。したがって、位相差
θが大きく同期引込み範囲であれげ、大きな位相比較出
力が得られ、等価的にループ利得を上げループの等価雑
音帯域幅を広げ同期引込みを速める。

一方、同期引込み動作が進行して位相差θが小さくなり
定常時とみなせる範囲では、位相比較出力は小さくなり
等価的にループ利得を下げループの等価雑音帯域幅を狭
め位相ジッタを小さくする。

なお、第１図（ｂＪにおける位相比較出力値±Ａは、所
要の同期引込み時間、ループの安定性等を勘案して決め
られるものである。また、第１図（ｂ）の特性は、２π
毎に周期的に変化するものであり、図には±πの区間の
みを示している。

次に位相比較器２′の具体的構成例を第２図に示し、こ
れについて説明する。なお、説明には第４図の波形およ
び特性図を参照する。

第２図において、工は入力端子、８，９は位相検波器、
ＩＯはＶＣＯ３からの信号入力端子、１１はｉラジアン
移相器、１２．１３はレベル判定器、１４．１５はアン
ドゲート、１６は−Ａの電位をもつ電源、１７は＋Ａの
電位をもつ電源、１８．１９．２０はゲート、２１は位
相比較出力端子、２２．２３．２４．．２５は信号ケ示
す。

なお、アンドゲート１４．１５の前に付された小さな丸
は否定（インバータ）を意味する。

入力端子１からの入力信号は位相検波器８，９により、
端子１０から入力されるＶＣＯ３の出力信号を位相検波
される。位相検波器８と９との間には一位相器■１によ
りｌラジアンの位相差があるから、位相検波器８の出力
信号ηをｃｏｓθと表わせば位相検波器９の出力信号は
ｓｉｎθで表わされる。これらの信号２２．２３の波形
を第３図（２２）、　（２３）に示す。これらの信号２
２．２３はレベル判定器１２．１３によりレベル判定さ
れ、正レベルであれば“ｌ′”、負レベルであれば０′
′の論理レベルに変換される。レベル判定器１２の出力
信号詞を第３図（２４）に、レベル判定器１３の出力信
号を第３図（２５）に示している。

第３図から明らかなように、定常時とみなすべき〜７〜
＋ｉの範囲は、レベル判定器１２の出力信号列が１′′
であることで特定できる。したかつで、第２図において
は、信号列によりゲート２０を制御し、信号ＵがＩＴ　
Ｉｌｌであるときに位相検波器９の出力信号器のｓｉｎ
θを出力端子２１に出力するようにしている。

同様に、−一〜−πの範囲は、信号ｕ、２５が共に゛０
パであることで特定できるので、これをアンドゲート１
４で検出し、アンドゲート１４の出力でゲート１８を制
御して、アンドゲート１４の出力がｎ　Ｉｌｌとなった
とき−Ａ電位を出力端子２１へ出力する。

また、＋−〜＋πの範囲は、信号列が０″で信号５が゛
】″であることにより特定できるので、これをアンドゲ
ート１５で検出し、アンドゲート１５の出力でゲート１
９を制御し、アンドゲート１５の出力信号が１″である
とき十Ａ電位を出力端子２１に出力する。

以上の動作により、第１図（ｂ）に示した位相比較特性
が得られる。

次に、本発明の他の実施例を第、４図に示し、これにつ
いて説明する。本実施例は、第１図（ａｌと同様の構成
である位相同期回路であるが、このうち位相比較器２′
の位相比較特性が第４図（ｂ）に示す特性であり、定常
状態とみなす位相差θの範囲を任意に設定できるところ
に特徴がある。以下では、第４図（ｂ）に示す位相比較
特性を有する位相比較器２′の構成例とその動作につい
て説明する。

第４図河は構成例を示す図であり、２６は位相判定器、
２７は國値設定回路、路は比較器、２９はノア（ＮＯＲ
）ゲート、３０．３１．３２は信号であり他の符号は第
２図と同じである。

位相判定器２６は位相検波器８の出力信号２２であるｃ
ｏｓθと位相検波器９の出力信号ｎであるｓｉｎθを用
い位相差θを求め、この位相差０に比例した信号間を出
力する。これは、θ＝ｔａｎ　−’　（ｓｉｎθ／ｃｏ
ｓθ）に従った演算を行ってもよいし、予め信号２２と
乙の値とθの値との変換表を蓄積したＲ、ＯＭを用意し
てもよい。なお、ここでθは＋πラジアンと−πラジア
ンの間の値をとるものとする。位相判定器２６の出力信
号間は比較器路に導かれ、ここで閾値設定回路２７に設
定されている位相角Ｈと比較される。比較器側は、１θ
１が閾値より大きくＪが負であるときに信号３１を論理
レベル゛°１″にし、１θ１が閾値より太き（θが正で
あるときは信号３２を論理レベル“１″にする。信号３
１はゲート１８を制御するので、１θ１が閾値より大き
く負であるときに、電位−Ａを出力端子２１へ出力する
。一方、信号３２はゲート１９を制御するので、１θ１
が閾値より大きく正であるときに電位十人を出力端子２
１へ出力する。また、１θ１が閾値より小さいときは、
信号３１と３２が共に０°′であるので、これをＮＯＲ
，ゲート２９で検出し、グー）２０を開き、位相判定器
２６の出力信号Ｉをそのまま出力端子２１へ出力する。

以上のように動作することにより、第４図（ｂ）の特性
が得られる。なお、第４図（ｂ）の特性は２πの周期を
持つので図では一πと＋πの区間のみを示した。

本実施例では閾値Ｈは０とπの間の任意の値に設定でき
るが、ＨがＯに近づくと同期しているにもかかわらず雑
音のため位相差がＨを越えてしまい、等価雑音帯域が大
きくなる確率が増す。逆にＨをπに近づけると入力位相
が同期安定点から遠くとも閾値を越えないため引込が速
くならない。

Ｈの値は以上の状況を考慮して、目的の回路に適した値
に設定する。

次に、第５図に示した本発明の第三の実施例について説
明する。本発明は、位相差θが位相角閾値±Ｈを越え士
πの範囲にある場合、第４図の実施例では＋Ａもしくは
−Ａなる一定値を出力していたが、本実施例においては
、位相比較器２′が有する本来の特性に十Ｂもしくは−
Ｂなる一定値を加算して出力することを特徴とする。

第５図（ａ）は構成例を示し、図において、３３は−Ｂ
の電位を有する電源、讃は十Ｂの電位を有する電源、語
は加算器であり、他は第４図（ａｌと同じである。第５
図（ｂ）は位相比較特性を示すもので、これを参照し本
実施例の動作を説明する。

位相判定器２６の出力信号は常時加算器あに導かれてい
て、この出力信号値に、位相差θが＋Ｈを、越え＋πの
範囲にあるときは十Ｂの値が加算され、−Ｈを越え−π
の範囲にあるときは−Ｂの値が加算される。比較器側の
閾値検定の動作およびゲート１８．１９の制御動作は第
４図（ａ）と同じであるので、詳細は省略する。

ここで、位相判定器２６の出力特性は種々のものが考゛
えられるが、第５図（ｂ）にその代表として、−次比例
特性■と正弦特性゛■とを第５図（ｂ）に示している。

なお、特性■と■ではＢの絶対値が違っているが、これ
は、単に例であって、設計事項に含まれるものである。

（効果の説明） 以上説明したように本発明では同期引込時と定常時のル
ープの等価雑音帯域が自動的に変化するため、何らのタ
イミング情報を必要とせずに同期引込特性が速く、定常
時位相ジッタの小さい位相同期回路が実現できる。

さらに本発明では同期引込されてない時の等価雑音帯域
が大きいため周波数引込範囲が広くなり、従来の方式で
は引込めないような大きい周波数差のある信号にも同期
できる。

【図面の簡単な説明】

第１図は本発明による位相同期回路の実施例を示す図、
第２図は第１図における位相比較器２′のブロック図、
第３図は第２図の装置の動作膨面、第４図は本発明の別
の実施例を示す図、第５図は本発明の更に別つ実施例を
示す図、第６図は従来の位相同期回路を示す図である。 ２′；位相比較器、 ３；電圧制御５発振器、 ５；ループフィルタ。 特−許出願人 国際電信電話株式会社 特許出願代理人

Claims (1)

【特許請求の範囲】
1. 少なくとも、位相比較器と、その出力によりループフィ
   ルタを介して制御される制御発振器とを有し、位相比較
   器への入力信号の周波数及び位相に従つて該発振器の出
   力を制御する位相同期回路において、前記位相比較器が
   該位相比較器に入力する入力信号と前記電圧制御発振器
   の出力信号との瞬時位相差を求め該瞬時位相差に対応す
   る信号を出力する位相誤差検出手段と、該位相誤差検出
   手段の出力信号から前記瞬時位相差が同期安定点より予
   め設定される位相角閾値以上離れていることを検出する
   手段と、該検出がなされた場合に前記位相誤差検出手段
   の出力信号として同符号で絶対値が大なる値の信号を出
   力する手段とを有することを特徴とする位相同期回路。