JPS6184933A - Ａｍステレオ復調装置 - Google Patents
Ａｍステレオ復調装置Info
- Publication number
- JPS6184933A JPS6184933A JP59207808A JP20780884A JPS6184933A JP S6184933 A JPS6184933 A JP S6184933A JP 59207808 A JP59207808 A JP 59207808A JP 20780884 A JP20780884 A JP 20780884A JP S6184933 A JPS6184933 A JP S6184933A
- Authority
- JP
- Japan
- Prior art keywords
- stereo
- signal
- pair
- reference signals
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はＡＭステレオ復調装置に関し、特に直交位相変
調方式のＡＭステレオ信号の復調装置に関する。
調方式のＡＭステレオ信号の復調装置に関する。
背景技術
従来、この種の装置としては第１図に”示すものがある
。図において、１は除算器であり、２及び３は同期検波
をなす乗算器であって両乗算器２及び３から左右チャン
ネル信号が復調されて得られる。４は受信ＡＭステレオ
信号のＡＭ変動成分を除去するリミッタであり、５はこ
のリミッタ出力からいわゆる（２）φ成分を抽出する（
２）φ検出器であシ、６及び７は乗算器２及び３の各乗
算入力の１つである同期検波用基準信号の選択をなす切
換器である。８はＡＭステレオ信号中から同期検波用基
準信号を得るためのＰＬＬ（フェイズロックドループ）
であり、９及び１０はＰＬＬ８の出力を夫々＋π／４及
び−π／４だけ移相する移相器である。また、１１はＰ
ＬＬ８のロック検出器であり、１２は電界強度検出用の
ＩＦレベル検出器であり、そして、１３はロック検出器
１１の出力とレベル検出器１２の出力とを２人力とする
オア回路であシ、このオア出力によシ切換器６及び７の
切換状態が制御される。
。図において、１は除算器であり、２及び３は同期検波
をなす乗算器であって両乗算器２及び３から左右チャン
ネル信号が復調されて得られる。４は受信ＡＭステレオ
信号のＡＭ変動成分を除去するリミッタであり、５はこ
のリミッタ出力からいわゆる（２）φ成分を抽出する（
２）φ検出器であシ、６及び７は乗算器２及び３の各乗
算入力の１つである同期検波用基準信号の選択をなす切
換器である。８はＡＭステレオ信号中から同期検波用基
準信号を得るためのＰＬＬ（フェイズロックドループ）
であり、９及び１０はＰＬＬ８の出力を夫々＋π／４及
び−π／４だけ移相する移相器である。また、１１はＰ
ＬＬ８のロック検出器であり、１２は電界強度検出用の
ＩＦレベル検出器であり、そして、１３はロック検出器
１１の出力とレベル検出器１２の出力とを２人力とする
オア回路であシ、このオア出力によシ切換器６及び７の
切換状態が制御される。
いま、ＡＭステレオ信号をモトローラ方式とすると、こ
のモトローラ方式による信号ｖ（ｔ）は。
のモトローラ方式による信号ｖ（ｔ）は。
と表わされる。こ＼に、Ａ、＆は定数、Ｌ、Ｒは左右チ
ャンネル信号、ωＣはキャリヤ角周波数である。（１）
式のυ（ｔ）を変形すると次式を得る。
ャンネル信号、ωＣはキャリヤ角周波数である。（１）
式のυ（ｔ）を変形すると次式を得る。
υ（１＝ （Ａ／Ｊ丁）（（１＋２ｋＬ）ｃｍ（ω、ｔ
＋π／４）＋ （１＋２ｋＲ）ａｏｓ（ωｃ４−π／４
））ａｏｓｄ ・・・（２）この（２）式で示される
ＡＭステレオ信号Ｖ （＃） を入力とするリミッタ４
の出力とＰＬＬ８の出力とから、ｃｏａｌ検出器５にて
（２）グ成分が検出される。よって、除算器１にて（２
）式で示すＡＭステレオ信号ｖ（ｔ）がａｏｓｙにて除
算され５１成分が消去される。
＋π／４）＋ （１＋２ｋＲ）ａｏｓ（ωｃ４−π／４
））ａｏｓｄ ・・・（２）この（２）式で示される
ＡＭステレオ信号Ｖ （＃） を入力とするリミッタ４
の出力とＰＬＬ８の出力とから、ｃｏａｌ検出器５にて
（２）グ成分が検出される。よって、除算器１にて（２
）式で示すＡＭステレオ信号ｖ（ｔ）がａｏｓｙにて除
算され５１成分が消去される。
一方、ＰＬＬ回路８によシ得られた基準信号を夫々移相
器９及び１０にて＋π／４及び−π／４移相して互いに
直交した基準信号ａｏａ（ωｃ１＋π／４）。
器９及び１０にて＋π／４及び−π／４移相して互いに
直交した基準信号ａｏａ（ωｃ１＋π／４）。
ａｏｌｌ（ωＣ６−π／４）が得られるＱこの１対の基
準信号と除算器１の出力とが乗算器２及び３にて夫々乗
算されることになる。この場合、除算器１の除算出力は
、 ？’ （＃）／ａｏｓ ｌ ＝ （Ａ／Ｊシ（（１＋
２ ｋ Ｌ）ａｘ （ωｃｔ ＋π／４）＋ （１＋２
ｋＲ）ｏｏｓ（ωｃｔ−π／４汀・・・・・・（３）と
なっているから、先の１対の基準信号（２）（ωｃｔ＋
π／４ン及びｇＡ（ωｃｔ−π／４）と（３）式との乗
算によシ、Ｌ及びＲ成分が夫々同期検波されることにな
る。
準信号と除算器１の出力とが乗算器２及び３にて夫々乗
算されることになる。この場合、除算器１の除算出力は
、 ？’ （＃）／ａｏｓ ｌ ＝ （Ａ／Ｊシ（（１＋
２ ｋ Ｌ）ａｘ （ωｃｔ ＋π／４）＋ （１＋２
ｋＲ）ｏｏｓ（ωｃｔ−π／４汀・・・・・・（３）と
なっているから、先の１対の基準信号（２）（ωｃｔ＋
π／４ン及びｇＡ（ωｃｔ−π／４）と（３）式との乗
算によシ、Ｌ及びＲ成分が夫々同期検波されることにな
る。
こソで、受信電界強度が低下してＳ／Ｎが劣化したり、
またＰＬＬ８がアンロック状態にある場合、８／Ｎを良
好に維持する必要がある。そこで。
またＰＬＬ８がアンロック状態にある場合、８／Ｎを良
好に維持する必要がある。そこで。
ロック検出器１１及びレベル検出器１２の各出力によっ
て切換器６及び７を制御して、各乗算器２及び３の乗算
入力・とじての各基準信号を移相器９及び１０の出力か
らリミッタ４の出力に切換えるようにし、検波出力をエ
ンベロープ検波出力としている。これによってステレオ
モードからモノラルモードとな！Ｊ、Ｓ／Ｎが改善され
るのである。
て切換器６及び７を制御して、各乗算器２及び３の乗算
入力・とじての各基準信号を移相器９及び１０の出力か
らリミッタ４の出力に切換えるようにし、検波出力をエ
ンベロープ検波出力としている。これによってステレオ
モードからモノラルモードとな！Ｊ、Ｓ／Ｎが改善され
るのである。
従来の装置は以上の如く構成されているので、ステレオ
モードからモノラルモードへの切換が急峻になされるこ
とになシ、この切換え時に違和感を招来している。
モードからモノラルモードへの切換が急峻になされるこ
とになシ、この切換え時に違和感を招来している。
発明の概要
本発明は上記の如き従来の欠点を除去するためになされ
たものであって、その目的とするところは、電界強度に
応じてステレオセパレーションを変化させるようにして
、ＰＬＬのロックはずれ時におけるステレオ・モノラル
切換えの違和感をなくすようにしたＡＭステレオ復調装
置を提供することにある。
たものであって、その目的とするところは、電界強度に
応じてステレオセパレーションを変化させるようにして
、ＰＬＬのロックはずれ時におけるステレオ・モノラル
切換えの違和感をなくすようにしたＡＭステレオ復調装
置を提供することにある。
本発明によ名ＡＭステレオ復調装置は、ＡＭステレオ信
号中の互いに位相が直交する１対のキャリヤ成分に夫々
位相同期した１対の基準信号を発生する基準信号発生手
段と、ＡＭステレオ信号の振幅変動成分を除去した信号
を発生するリミッタ手段と、ＡＭステレオ信号と前記１
対の基準信号とを夫々乗算してステレオ復調信号を得る
同期検波手段と、当該１対の基準信号の非発生時に同期
検波手段の乗算入力の１つを１対の基準信号の代シにリ
ミッタ手段の出力に切換える手段とを含む装置を対象と
しておシ、その特徴とするところは、受信電界強度が低
下して１対の基準信号が非発生となる以前に電界強度に
応じて１対の基準信号の各位相を制御するように構成し
、結果としてモノラルモードへの切換わシ前にステレオ
セパレーションを低下させるようにして、スムーズなモ
ノラルモードへの移行を図ったことにある。
号中の互いに位相が直交する１対のキャリヤ成分に夫々
位相同期した１対の基準信号を発生する基準信号発生手
段と、ＡＭステレオ信号の振幅変動成分を除去した信号
を発生するリミッタ手段と、ＡＭステレオ信号と前記１
対の基準信号とを夫々乗算してステレオ復調信号を得る
同期検波手段と、当該１対の基準信号の非発生時に同期
検波手段の乗算入力の１つを１対の基準信号の代シにリ
ミッタ手段の出力に切換える手段とを含む装置を対象と
しておシ、その特徴とするところは、受信電界強度が低
下して１対の基準信号が非発生となる以前に電界強度に
応じて１対の基準信号の各位相を制御するように構成し
、結果としてモノラルモードへの切換わシ前にステレオ
セパレーションを低下させるようにして、スムーズなモ
ノラルモードへの移行を図ったことにある。
実施例
以下、図面を用いて本発明の詳細な説明する。
第２図は本発明の実施例のブロック図でアシ、第１図と
同等部分は同一符号により示している。
同等部分は同一符号により示している。
第１図と異なる部分につき説明すれは、第１図の±π／
４移相器９及び１０を本例では可変移相器１３及び１４
とし、この可変移相器１３及び１４の移相制御をレベル
検出器１２の検出々力により行うようになっている。そ
して、ＰＬＬロック検出器１１の検出々力は直接（オア
回路を介さず）に切換器６及び７０制御信号となってお
り、他の構成は第１図のそれと同等であり説明は省略す
る。
４移相器９及び１０を本例では可変移相器１３及び１４
とし、この可変移相器１３及び１４の移相制御をレベル
検出器１２の検出々力により行うようになっている。そ
して、ＰＬＬロック検出器１１の検出々力は直接（オア
回路を介さず）に切換器６及び７０制御信号となってお
り、他の構成は第１図のそれと同等であり説明は省略す
る。
こ＼で、弱電界となってＰＬＬ８のロックがはずれやす
くなる以前に、ステレオセパレーションを劣化させてお
けば、ＰＬＬのロックが完全にはずれてモノラルモード
に切換わる際によりスムーズな切換わりが可能となる。
くなる以前に、ステレオセパレーションを劣化させてお
けば、ＰＬＬのロックが完全にはずれてモノラルモード
に切換わる際によりスムーズな切換わりが可能となる。
そこで、同期検波用の基準信号（２）（ω。ｔ±π／４
）の位相を夫々制御して槙ωｃｔに近づけるようにする
のである。すなわち、噌（ωｃｔ±α・π／４）として
αを１から０へ減少させるように可変移相器１３及び１
４で制御するのである。この場合の各基準信号は次式で
表わせる。
）の位相を夫々制御して槙ωｃｔに近づけるようにする
のである。すなわち、噌（ωｃｔ±α・π／４）として
αを１から０へ減少させるように可変移相器１３及び１
４で制御するのである。この場合の各基準信号は次式で
表わせる。
（２）（ωｃｔ＋απ／４）＝（２）（ωｃｔ＋π／４
−（１−α）π／４）＝（ロ）（ωｃｔ＋π／４）（２
）（１−α）π／４＋ａｉｎ （ωｃｔ＋ｔｒ／４）ｔ
ｍ （１−ａ） ｙｒ／４＝（２）（ωｃｔ＋π／４）
（２）（１−α）π／４−）−ａｍ （ωｃ’ ｔ−π
／４ ） ａｉｎ （１−α） π／４ ・・・・
・・（４ン同様にして、 ＣｘＭｌ（ω。ｔ−απ／４）＝ａｏｓ（ωｃｔ−π／
４）０（１−α）π／４＋ａｏｓ （ωｃｔ ＋π／４
）ａｘ （１−α）π／４・・・・・・（５） となる。
−（１−α）π／４）＝（ロ）（ωｃｔ＋π／４）（２
）（１−α）π／４＋ａｉｎ （ωｃｔ＋ｔｒ／４）ｔ
ｍ （１−ａ） ｙｒ／４＝（２）（ωｃｔ＋π／４）
（２）（１−α）π／４−）−ａｍ （ωｃ’ ｔ−π
／４ ） ａｉｎ （１−α） π／４ ・・・・
・・（４ン同様にして、 ＣｘＭｌ（ω。ｔ−απ／４）＝ａｏｓ（ωｃｔ−π／
４）０（１−α）π／４＋ａｏｓ （ωｃｔ ＋π／４
）ａｘ （１−α）π／４・・・・・・（５） となる。
この（４）、（５）式を検波用基準信号として（３）式
を同期検波するものであるから、乗算器２及び３の各出
力にはＬ及びＲチャンネル成分の他に夫々αに応じてＲ
及びＬチャンネル成分も検波されて混入することになる
。よって、ステレオセパレーションがαに応じて変化す
ることになるのである。
を同期検波するものであるから、乗算器２及び３の各出
力にはＬ及びＲチャンネル成分の他に夫々αに応じてＲ
及びＬチャンネル成分も検波されて混入することになる
。よって、ステレオセパレーションがαに応じて変化す
ることになるのである。
第３図は可変移相器１３．１４の１例を示す具体例の回
路図であシ、検波用基準信号（２）（ωｃｔ±π／［）
の位相を±π／４から±π／８に段階的に変化させるよ
うにしたものである。図において、１５〜２０はＤ−Ｆ
Ｆ（ディレイドフリップフロップ）であ、！ｌ）、２１
はレベルコンパレータである。また２２〜２５はアンド
ゲートであり、２６．２７はオアゲートであり、２８．
２９はインバータである０そして、ＰＬＬ８よシの入力
がＦＦ１５のクロック入力となると共に、インバータ２
８を介してＦＦＩ ９のクロック入力となっている。レ
ベル検出器１２からの検出信号がレベルコンパレータ２
１にて基準レベルＶ。と比較され、この比較出力がア／
ドケー）２２．２４のゲート信号となると共に、インバ
ータ２９を介してアンドゲート２３．２５のゲート信号
となる。
路図であシ、検波用基準信号（２）（ωｃｔ±π／［）
の位相を±π／４から±π／８に段階的に変化させるよ
うにしたものである。図において、１５〜２０はＤ−Ｆ
Ｆ（ディレイドフリップフロップ）であ、！ｌ）、２１
はレベルコンパレータである。また２２〜２５はアンド
ゲートであり、２６．２７はオアゲートであり、２８．
２９はインバータである０そして、ＰＬＬ８よシの入力
がＦＦ１５のクロック入力となると共に、インバータ２
８を介してＦＦＩ ９のクロック入力となっている。レ
ベル検出器１２からの検出信号がレベルコンパレータ２
１にて基準レベルＶ。と比較され、この比較出力がア／
ドケー）２２．２４のゲート信号となると共に、インバ
ータ２９を介してアンドゲート２３．２５のゲート信号
となる。
アンドゲート２２〜２５の各他人力には、夫々ＦＦ１６
．１９．１７．２０の各Ｑ出力が印加されている。ア／
ドゲート２２．２３の両ゲート出力がオアゲート２６の
２人力とな９、アンドゲート２４．２５の両ゲート出力
がオアゲート２７の２人力となっている。そして、両グ
ー） ２６．２７の出力が夫々切換器６，７の各１人力
となる。
．１９．１７．２０の各Ｑ出力が印加されている。ア／
ドゲート２２．２３の両ゲート出力がオアゲート２６の
２人力とな９、アンドゲート２４．２５の両ゲート出力
がオアゲート２７の２人力となっている。そして、両グ
ー） ２６．２７の出力が夫々切換器６，７の各１人力
となる。
こ＼で、最初にＰＬＬ８のＶＣＯ（図示せずンが入力信
号の８倍の周波数にロックしているとし、このロック信
号（（Ｌ）がＦＦＩ ５に入力されて２分周され（Ｃ）
、次段０ＦＦ１６．１７．１８において夫々−π／・ｌ
、＋π／４及びＯの位相を有して人力信号（α）と位相
ロックした信号（ｄ） 、 Ｃｅ）及びＶ）が得られる
。
号の８倍の周波数にロックしているとし、このロック信
号（（Ｌ）がＦＦＩ ５に入力されて２分周され（Ｃ）
、次段０ＦＦ１６．１７．１８において夫々−π／・ｌ
、＋π／４及びＯの位相を有して人力信号（α）と位相
ロックした信号（ｄ） 、 Ｃｅ）及びＶ）が得られる
。
これ等の信号からＦＦ１９，２０によシーπ／８及び＋
π／８の位相を有する信号ケン、（勾を作シ出している
。この両信号を、コンパレータ２１によシミ界強度に応
じて例えばコンパレータ出力が低レベルのときにアンド
ゲート２３．２５を開として、±π／８の位相を有する
基準信号を導出しオアゲ−）２６．２７’ｉ介して切換
器６．７へ供給するのである。
π／８の位相を有する信号ケン、（勾を作シ出している
。この両信号を、コンパレータ２１によシミ界強度に応
じて例えばコンパレータ出力が低レベルのときにアンド
ゲート２３．２５を開として、±π／８の位相を有する
基準信号を導出しオアゲ−）２６．２７’ｉ介して切換
器６．７へ供給するのである。
尚、コンパレータ２１の出力が高しベルノトキには、ア
ントゲ−）２２．２４を開として、±π凶の位相を有す
る基準信号を導出するようにしていることは従来と同様
である。第４図に第３図の各部信号（α）〜（ｈ）の波
形を（α）〜（Ａ）に夫々対応して示している。
ントゲ−）２２．２４を開として、±π凶の位相を有す
る基準信号を導出するようにしていることは従来と同様
である。第４図に第３図の各部信号（α）〜（ｈ）の波
形を（α）〜（Ａ）に夫々対応して示している。
第５図は可変移相器の他の例を示す回路図であシ、基準
信号の位相を連続的に変化させる例である。図において
、１対の基準信号Ｃｎ１（ωｃｔ±π／・ｔ）（この信
号はＰＬＬ８の出力から得られたものとするンがトラン
ジスタＱ、、Ｑ、のベースへ夫々印加されており、両ト
ランジスタＱ６．Ｑ６のコレクタ出力が夫々トランジス
タＱ１．Ｑ２及びＱ、、Ｑ、による１対の差動回路の電
流源となっている。
信号の位相を連続的に変化させる例である。図において
、１対の基準信号Ｃｎ１（ωｃｔ±π／・ｔ）（この信
号はＰＬＬ８の出力から得られたものとするンがトラン
ジスタＱ、、Ｑ、のベースへ夫々印加されており、両ト
ランジスタＱ６．Ｑ６のコレクタ出力が夫々トランジス
タＱ１．Ｑ２及びＱ、、Ｑ、による１対の差動回路の電
流源となっている。
この１対の差動回路の入力には、レベル検出器１２によ
るレベル検出出力が供給されておシ、トランシスタＱ１
．Ｑ、の共通コレクタ及びトランジスタＱ２．Ｑ、の共
通コレクタから夫々移相された新らしい１対の基準信号
が得られる。尚、 Ｒ１−Ｒ２は抵抗を示しており、■
ｏはバイアスである。
るレベル検出出力が供給されておシ、トランシスタＱ１
．Ｑ、の共通コレクタ及びトランジスタＱ２．Ｑ、の共
通コレクタから夫々移相された新らしい１対の基準信号
が得られる。尚、 Ｒ１−Ｒ２は抵抗を示しており、■
ｏはバイアスである。
第６図に第５図の回路の入出力信号のベクトル関係を示
しており、入力信号は夫々±π／４の位相全有する信号
Ｐ１．Ｐ２である。いまトランジスタＱ０〜Ｑ４のベー
ス電圧が電界強度に応じて変化してｒ’ｌ −ｒ’ １
′＋ Ｐ２− Ｐ２’ ＋ Ｐ １− ＰＩ″＋ ［’
２−Ｐ２”とｆｘッｆｃとすると、新しい信号の位相は
夫々Ｐ８．Ｐゆとなる。こうすることにより連続的に位
相を変化させることが可能となる。
しており、入力信号は夫々±π／４の位相全有する信号
Ｐ１．Ｐ２である。いまトランジスタＱ０〜Ｑ４のベー
ス電圧が電界強度に応じて変化してｒ’ｌ −ｒ’ １
′＋ Ｐ２− Ｐ２’ ＋ Ｐ １− ＰＩ″＋ ［’
２−Ｐ２”とｆｘッｆｃとすると、新しい信号の位相は
夫々Ｐ８．Ｐゆとなる。こうすることにより連続的に位
相を変化させることが可能となる。
尚、上記実施例では、モ）ｏ−ラ方式のＡＭステレ第１
５号を用いて説明したが、メイン信号（Ｌ＋凡）とサブ
信号（Ｌ−Ｒ）とを夫々位相がπ／２だけずれたキャリ
ヤによって送信する方式のものにも同様に適用可能であ
る。
５号を用いて説明したが、メイン信号（Ｌ＋凡）とサブ
信号（Ｌ−Ｒ）とを夫々位相がπ／２だけずれたキャリ
ヤによって送信する方式のものにも同様に適用可能であ
る。
発明の効果
叙上の如く、本発明によれば、弱入力時にＰＬＬのロッ
クはずれに起因するステレオモードからモノラルモード
への移行？急激になすことなく、ステレオセパレーショ
ンを次第に劣化させて後モノラルモードとするようにし
ているので、違和感をなくすことができる。
クはずれに起因するステレオモードからモノラルモード
への移行？急激になすことなく、ステレオセパレーショ
ンを次第に劣化させて後モノラルモードとするようにし
ているので、違和感をなくすことができる。
また、同期検波用の基準信号の位相を変化させているの
で、セパレー／：Ｉン変化による回路上の悪影響が復調
信号に現われないという効果もある。
で、セパレー／：Ｉン変化による回路上の悪影響が復調
信号に現われないという効果もある。
第１図は従来のＡＭステレオ復調回路のブロック図、第
２図は本発明の実施例のブロック図、第３図は第２図の
ブロックの可変移相器の具体例を示す回路図、第４図は
第３図の回路の各部動作波形図、第５図は同じく可変移
相器の他の具体例を示す回路図、第６図は第５図の回路
の動作金量す信号ベクトル図である。 主要部分の符号の説明 ２．３・・・乗算器 ４・・・リミッタ５
・・１１検出器 ６，７・・・切換器８・・・Ｐ
Ｌ Ｌ １１・・・ロック検出器１２・
・・レベル検出器 １３．１４・・・可変移相器第３回 ＃５図 ＃４図 第６凹
２図は本発明の実施例のブロック図、第３図は第２図の
ブロックの可変移相器の具体例を示す回路図、第４図は
第３図の回路の各部動作波形図、第５図は同じく可変移
相器の他の具体例を示す回路図、第６図は第５図の回路
の動作金量す信号ベクトル図である。 主要部分の符号の説明 ２．３・・・乗算器 ４・・・リミッタ５
・・１１検出器 ６，７・・・切換器８・・・Ｐ
Ｌ Ｌ １１・・・ロック検出器１２・
・・レベル検出器 １３．１４・・・可変移相器第３回 ＃５図 ＃４図 第６凹
Claims (1)
- ＡＭステレオ信号中の互いに位相が直交する１対のキャ
リヤ成分に夫々位相同期した１対の基準信号を発生する
基準信号発生手段と、前記ＡＭステレオ信号の振幅変動
成分を除去した信号を発生するリミッタ手段と、前記Ａ
Ｍステレオ信号と前記１対の基準信号とを夫々乗算して
ステレオ復調信号を得る同期検波手段と、前記１対の基
準信号の非発生時に、前記同期検波手段の乗算入力の１
つを前記１対の基準信号の代りに前記リミッタ手段の出
力に切換える手段とを含むＡＭステレオ復調装置であっ
て、受信電界強度が低下して前記１対の基準信号が非発
生となる以前に、電界強度に応じて前記１対の基準信号
の位相を制御する位相制御手段を有することを特徴とす
るＡＭステレオ復調装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207808A JPS6184933A (ja) | 1984-10-03 | 1984-10-03 | Ａｍステレオ復調装置 |
| AU48256/85A AU580633B2 (en) | 1984-10-03 | 1985-10-03 | Am stereo demodulator |
| US06/783,506 US4648114A (en) | 1984-10-03 | 1985-10-03 | AM stereo demodulator |
| CA000492161A CA1244101A (en) | 1984-10-03 | 1985-10-03 | Am stereo demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207808A JPS6184933A (ja) | 1984-10-03 | 1984-10-03 | Ａｍステレオ復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184933A true JPS6184933A (ja) | 1986-04-30 |
| JPH0370944B2 JPH0370944B2 (ja) | 1991-11-11 |
Family
ID=16545839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207808A Granted JPS6184933A (ja) | 1984-10-03 | 1984-10-03 | Ａｍステレオ復調装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4648114A (ja) |
| JP (1) | JPS6184933A (ja) |
| AU (1) | AU580633B2 (ja) |
| CA (1) | CA1244101A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184933A (ja) * | 1984-10-03 | 1986-04-30 | Pioneer Electronic Corp | Ａｍステレオ復調装置 |
| US4887297A (en) * | 1986-12-01 | 1989-12-12 | Hazeltine Corporation | Apparatus for processing stereo signals and universal AM stereo receivers incorporating such apparatus |
| US7127008B2 (en) | 2003-02-24 | 2006-10-24 | Ibiquity Digital Corporation | Coherent AM demodulator using a weighted LSB/USB sum for interference mitigation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4232189A (en) * | 1977-08-31 | 1980-11-04 | Harris Corporation | AM Stereo receivers |
| JPS5575359A (en) * | 1978-12-01 | 1980-06-06 | Pioneer Electronic Corp | Phase control unit |
| US4349696A (en) * | 1979-02-05 | 1982-09-14 | Hitachi, Ltd. | AM Stereophonic demodulator circuit for amplitude/angle modulation system |
| JPS6029251Y2 (ja) * | 1979-11-29 | 1985-09-04 | ソニー株式会社 | Ａｍステレオ受信機 |
| AU535856B2 (en) * | 1980-03-24 | 1984-04-05 | Motorola, Inc. | Am stereophonic decoder |
| US4375580A (en) * | 1980-10-27 | 1983-03-01 | National Semiconductor Corporation | AM Stereo receiver separation control |
| US4536885A (en) * | 1983-03-03 | 1985-08-20 | Hazeltine Corporation | Distortion correcting AM stereo receiver with non-flat AGC |
| JPS6184933A (ja) * | 1984-10-03 | 1986-04-30 | Pioneer Electronic Corp | Ａｍステレオ復調装置 |
-
1984
- 1984-10-03 JP JP59207808A patent/JPS6184933A/ja active Granted
-
1985
- 1985-10-03 CA CA000492161A patent/CA1244101A/en not_active Expired
- 1985-10-03 US US06/783,506 patent/US4648114A/en not_active Expired - Lifetime
- 1985-10-03 AU AU48256/85A patent/AU580633B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| AU580633B2 (en) | 1989-01-19 |
| CA1244101A (en) | 1988-11-01 |
| US4648114A (en) | 1987-03-03 |
| AU4825685A (en) | 1986-04-10 |
| JPH0370944B2 (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0472412B2 (ja) | ||
| WO1992011704A1 (en) | Apparatus and method for generating quadrature signals | |
| JPS5825746A (ja) | 搬送波再生回路 | |
| JPS6184933A (ja) | Ａｍステレオ復調装置 | |
| JP2003143006A (ja) | 周波数差検知装置および周波数差検知方法 | |
| JPS6347313B2 (ja) | ||
| US5063577A (en) | High-speed bit synchronizer | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| JP2003008354A (ja) | Ａｍ復調器 | |
| JP4024069B2 (ja) | Ａｍ復調回路 | |
| JPS644386B2 (ja) | ||
| KR100316736B1 (ko) | 동기및비동기복합수신장치 | |
| JPS6330805B2 (ja) | ||
| JPH06291645A (ja) | 周波数シンセサイザ | |
| JPS5936428A (ja) | 位相同期装置 | |
| JPH05110428A (ja) | 位相同期回路 | |
| JPS61257021A (ja) | 位相同期回路 | |
| JPH0346413A (ja) | 位相同期回路 | |
| JPS5853806B2 (ja) | Ｆｍステレオ信号の復調方法及び装置 | |
| JPS6351706A (ja) | 同期検波回路 | |
| JPH11274858A (ja) | Ｆｍ復調回路 | |
| JPH03198554A (ja) | 搬送波再生用位相同期検出回路 | |
| JPH0983597A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPS581347A (ja) | Ｆｍステレオ復調装置 | |
| JPH06338917A (ja) | 自動利得制御回路 |