JPH0472412B2 - - Google Patents
Info
- Publication number
- JPH0472412B2 JPH0472412B2 JP57500750A JP50075082A JPH0472412B2 JP H0472412 B2 JPH0472412 B2 JP H0472412B2 JP 57500750 A JP57500750 A JP 57500750A JP 50075082 A JP50075082 A JP 50075082A JP H0472412 B2 JPH0472412 B2 JP H0472412B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- detector
- detector means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000004044 response Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
- H04H20/49—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems for AM stereophonic broadcast systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
請求の範囲
１ 入力手段と、
入力手段に結合される同相の第１検波器手段
と、 入力手段に結合される直角位相の第２検波器手
段と、 直角位相の第２検波器手段の出力に結合された
フイルタ手段と、 フイルタ手段の出力によつて制御されるように
結合され、１つの出力信号Ｂは直角位相の第２検
波器手段１２に供給され、もう１つの出力信号は
90°移相器を介して同相の第１検波器手段に供給
され、互いに直角位相である２つの出力信号Ｃ，
Ｄを供給する発振器手段と、 直角位相の第２検波器手段及び同相の第１検波
器手段の出力に結合され、前記第１及び第２の検
波器手段の出力信号Ｄ，Ｃの相対的位相を決定
し、同相の第１検波器手段の出力信号Ｄが直角位
相の第２検波器手段の出力信号Ｃと同相か、逆位
相であるかの相対的位相の決定に応答して制御信
号Ｆ，Ｇを与える論理手段と、 前記論理手段からの制御信号Ｆ，Ｇに応答し
て、直角位相の第２検波器手段とフイルタ手段と
の間に介在し、両者の接続を制御するように結合
されることによつて、直角位相の第２検波器手段
が同相の第１検波器手段よりも進み位相の状態に
なるように半サイクル分の位相をゲートで制御す
るゲーテイング手段とを具え、 前記論理手段は、直角位相の第２検波器手段の
出力信号Ｃ，−Ｃの零交差に一致するパルスＥを
検波及び発生させる第３検波器手段と、これらの
零交差パルスＥを双安定フリツプフロツプのセツ
ト入力及びリセツト入力に供給し同相の第１検波
器手段の出力信号Ｄ，−Ｄの位相によつて制御さ
れるステアリング手段とを具えることを特徴とす
る位相同期ループ装置。
と、 入力手段に結合される直角位相の第２検波器手
段と、 直角位相の第２検波器手段の出力に結合された
フイルタ手段と、 フイルタ手段の出力によつて制御されるように
結合され、１つの出力信号Ｂは直角位相の第２検
波器手段１２に供給され、もう１つの出力信号は
90°移相器を介して同相の第１検波器手段に供給
され、互いに直角位相である２つの出力信号Ｃ，
Ｄを供給する発振器手段と、 直角位相の第２検波器手段及び同相の第１検波
器手段の出力に結合され、前記第１及び第２の検
波器手段の出力信号Ｄ，Ｃの相対的位相を決定
し、同相の第１検波器手段の出力信号Ｄが直角位
相の第２検波器手段の出力信号Ｃと同相か、逆位
相であるかの相対的位相の決定に応答して制御信
号Ｆ，Ｇを与える論理手段と、 前記論理手段からの制御信号Ｆ，Ｇに応答し
て、直角位相の第２検波器手段とフイルタ手段と
の間に介在し、両者の接続を制御するように結合
されることによつて、直角位相の第２検波器手段
が同相の第１検波器手段よりも進み位相の状態に
なるように半サイクル分の位相をゲートで制御す
るゲーテイング手段とを具え、 前記論理手段は、直角位相の第２検波器手段の
出力信号Ｃ，−Ｃの零交差に一致するパルスＥを
検波及び発生させる第３検波器手段と、これらの
零交差パルスＥを双安定フリツプフロツプのセツ
ト入力及びリセツト入力に供給し同相の第１検波
器手段の出力信号Ｄ，−Ｄの位相によつて制御さ
れるステアリング手段とを具えることを特徴とす
る位相同期ループ装置。
２ 前記フイルタ手段は、低域通過フイルタであ
る請求の範囲第１項記載の位相同期ループ装置。
る請求の範囲第１項記載の位相同期ループ装置。
発明の背景
本発明は位相同期ループ（PLL）の分野に関
するものであり、更に具体的に言うと、ロツキン
グ信号と電圧制御発振器（VCO）の基準周波数
とが制御フイルタの帯域幅より実質的に高い周波
数だけ異なつている場合でも高速“周波数引込み
（pull−in）”を与える位相同期ループ装置に関す
る。
するものであり、更に具体的に言うと、ロツキン
グ信号と電圧制御発振器（VCO）の基準周波数
とが制御フイルタの帯域幅より実質的に高い周波
数だけ異なつている場合でも高速“周波数引込み
（pull−in）”を与える位相同期ループ装置に関す
る。
従来の位相同期ループは、主としてフイルタの
帯域幅によつて決定される比較的狭い“位相同期
（lock−in）”範囲を有することがある。安定性及
び周波数引込み時間に対する配慮もまたPLLの
範囲を限定する。PLL回路が最初に開発されて
以来、多年の間に、PLL回路には数多くの変更
が行われてきている。それらの変形の１つは、自
動カラー同期（automatic color
synchronization）を与えるためにNTSCカラー
テレビジヨン信号とともに用いるために開発され
た“四重相関器（quadri correlator）”であつ
た。この四重相関器は、うなり（beat）検波器、
及び発振器が入り信号（incoming signal）の周
波数にロツクされていない場合に、フイルタの帯
域幅を変更するための手段を含んでいた。別の改
良回路においては、２つの入力信号の立下り区間
（trailing edge）を検波して、DC信号を電圧制
御発振器（VCO）に与えるために複数のナンド
ゲートが用いられていた。この回路は或る程度は
成功したが、クローズ・イン（close−in）範囲
に小さい“デツドスポツト（dead spot）”を与
えるので、電圧制御発振器（VCO）とロツキン
グ信号（locking signal）との間の位相関係が正
確に維持されなければならない場合に、必要な位
相精度を与えていない。
帯域幅によつて決定される比較的狭い“位相同期
（lock−in）”範囲を有することがある。安定性及
び周波数引込み時間に対する配慮もまたPLLの
範囲を限定する。PLL回路が最初に開発されて
以来、多年の間に、PLL回路には数多くの変更
が行われてきている。それらの変形の１つは、自
動カラー同期（automatic color
synchronization）を与えるためにNTSCカラー
テレビジヨン信号とともに用いるために開発され
た“四重相関器（quadri correlator）”であつ
た。この四重相関器は、うなり（beat）検波器、
及び発振器が入り信号（incoming signal）の周
波数にロツクされていない場合に、フイルタの帯
域幅を変更するための手段を含んでいた。別の改
良回路においては、２つの入力信号の立下り区間
（trailing edge）を検波して、DC信号を電圧制
御発振器（VCO）に与えるために複数のナンド
ゲートが用いられていた。この回路は或る程度は
成功したが、クローズ・イン（close−in）範囲
に小さい“デツドスポツト（dead spot）”を与
えるので、電圧制御発振器（VCO）とロツキン
グ信号（locking signal）との間の位相関係が正
確に維持されなければならない場合に、必要な位
相精度を与えていない。
発明の要約
従つて本発明の目的は広い周波数引き込み
（pull−in）範囲を具えるとともにPLLの高速位
相同期（fast lock−in）を与える位相同期ルー
プ装置を提供することである。
（pull−in）範囲を具えるとともにPLLの高速位
相同期（fast lock−in）を与える位相同期ルー
プ装置を提供することである。
AMステレオ信号受信機においてこのような位
相同期ループ装置を提供することも本発明の特定
の目的の１つである。
相同期ループ装置を提供することも本発明の特定
の目的の１つである。
これらの目的及びその他の目的は、本発明によ
る回路において達成され、そこではPLLが同相
の第１検波器手段、直角位相の第２検波器手段、
直角位相の第２検波器手段の出力にゲーテイング
手段を介して結合されたフイルタ、及びフイルタ
出力によつて制御される発振器（VCO）とを含
んでいる。１つの発振器出力は直角位相の第２検
波器手段に結合され、他の90°移相器を介する位
相シフト出力は、同相の第１の検波器手段に結合
されている。論理回路は第１及び第２の検波器手
段の出力に結合され、それら２つの間のうなり
（beat）を検波する。論理回路はまた電圧制御発
振器（VCO）が高すぎるか低すぎるかを決定し、
直角位相の第２検波器手段とフイルタとの間に結
合されているゲーテイング回路に制御信号を与え
る。受信した周波数が電圧制御発振器（VCO）
の位相同期範囲外にあると、直角位相の第２検波
器手段の出力信号はゲーテイング回路を介して整
流され、適当な極性のDC信号を与えて電圧制御
発振器（VCO）周波数を適当な周波数に引き込
む。
る回路において達成され、そこではPLLが同相
の第１検波器手段、直角位相の第２検波器手段、
直角位相の第２検波器手段の出力にゲーテイング
手段を介して結合されたフイルタ、及びフイルタ
出力によつて制御される発振器（VCO）とを含
んでいる。１つの発振器出力は直角位相の第２検
波器手段に結合され、他の90°移相器を介する位
相シフト出力は、同相の第１の検波器手段に結合
されている。論理回路は第１及び第２の検波器手
段の出力に結合され、それら２つの間のうなり
（beat）を検波する。論理回路はまた電圧制御発
振器（VCO）が高すぎるか低すぎるかを決定し、
直角位相の第２検波器手段とフイルタとの間に結
合されているゲーテイング回路に制御信号を与え
る。受信した周波数が電圧制御発振器（VCO）
の位相同期範囲外にあると、直角位相の第２検波
器手段の出力信号はゲーテイング回路を介して整
流され、適当な極性のDC信号を与えて電圧制御
発振器（VCO）周波数を適当な周波数に引き込
む。
発明の構成
本発明の構成は以下に示す通りである。則ち、
本発明は 入力手段１０と、 入力手段１０に結合される同相の第１検波器手
段２４と、 入力手段１０に結合される直角位相の第２検波
器手段１２と、 直角位相の第２検波器手段１２の出力に結合さ
れたフイルタ手段１４と、 フイルタ手段１４の出力によつて制御されるよ
うに結合され、１つの出力信号Ｂは直角位相の第
２検波器手段１２に供給され、もう１つの出力信
号は90°移相器２６を介して同相の第１検波器手
段２４に供給され、互いに直角位相である２つの
出力信号Ｃ，Ｄを供給する発振器手段（VCO）
１６と、 直角位相の第２検波器手段１２及び同相の第１
検波器手段２４の出力に結合され、前記第１及び
第２の検波器手段２４，１２の出力信号Ｄ，Ｃの
相対的位相を決定し、同相の第１検波器手段２４
の出力信号Ｄが直角位相の第２検波器手段１２の
出力信号Ｃと同相か、逆位相であるかの相対的位
相の決定に応答して制御信号Ｆ，Ｇを与える論理
手段２２と、 前記論理手段２２からの制御信号Ｆ，Ｇに応答
して、直角位相の第２検波器手段１２とフイルタ
手段１４との間に介在し、両者の接続を制御する
ように結合されることによつて、直角位相の第２
検波器手段１２が同相の第１検波器手段２４より
も進み位相の状態になるように半サイクル分の位
相をゲートで制御するゲーテイング手段１８とを
具え、 前記論理手段２２は、直角位相の第２検波器手
段１２の出力信号Ｃ，−Ｃの零交差に一致するパ
ルスＥを検波及び発生させる第３検波器手段３２
と、これらの零交差パルスＥを双安定フリツプフ
ロツプ２０のセツト入力及びリセツト入力に供給
し同相の第１検波器手段２４の出力信号Ｄ，−Ｄ
の位相によつて制御されるステアリング手段３６
とを具えることを特徴とする位相同期ループ装置
としての構成を有する。
本発明は 入力手段１０と、 入力手段１０に結合される同相の第１検波器手
段２４と、 入力手段１０に結合される直角位相の第２検波
器手段１２と、 直角位相の第２検波器手段１２の出力に結合さ
れたフイルタ手段１４と、 フイルタ手段１４の出力によつて制御されるよ
うに結合され、１つの出力信号Ｂは直角位相の第
２検波器手段１２に供給され、もう１つの出力信
号は90°移相器２６を介して同相の第１検波器手
段２４に供給され、互いに直角位相である２つの
出力信号Ｃ，Ｄを供給する発振器手段（VCO）
１６と、 直角位相の第２検波器手段１２及び同相の第１
検波器手段２４の出力に結合され、前記第１及び
第２の検波器手段２４，１２の出力信号Ｄ，Ｃの
相対的位相を決定し、同相の第１検波器手段２４
の出力信号Ｄが直角位相の第２検波器手段１２の
出力信号Ｃと同相か、逆位相であるかの相対的位
相の決定に応答して制御信号Ｆ，Ｇを与える論理
手段２２と、 前記論理手段２２からの制御信号Ｆ，Ｇに応答
して、直角位相の第２検波器手段１２とフイルタ
手段１４との間に介在し、両者の接続を制御する
ように結合されることによつて、直角位相の第２
検波器手段１２が同相の第１検波器手段２４より
も進み位相の状態になるように半サイクル分の位
相をゲートで制御するゲーテイング手段１８とを
具え、 前記論理手段２２は、直角位相の第２検波器手
段１２の出力信号Ｃ，−Ｃの零交差に一致するパ
ルスＥを検波及び発生させる第３検波器手段３２
と、これらの零交差パルスＥを双安定フリツプフ
ロツプ２０のセツト入力及びリセツト入力に供給
し同相の第１検波器手段２４の出力信号Ｄ，−Ｄ
の位相によつて制御されるステアリング手段３６
とを具えることを特徴とする位相同期ループ装置
としての構成を有する。
或いはまた、前記フイルタ手段１４は、低減通
過フイルタである位相同期ループ装置としての構
成を有する。
過フイルタである位相同期ループ装置としての構
成を有する。
発明の概要
本発明の回路は、入力する周波数が、位相同期
ループの電圧制御発振器（VCO）の正規の位相
同期範囲内にあるかどうか、及び、それが、電圧
制御発振器（VCO）の周波数より高いか又は低
いかどうかを決定する。若し正規の範囲内にない
場合には、うなり（beat）が整流され、入力する
周波数による発振器をロツクするための適当な値
及び極性のDC制御電圧を与えるようにゲートさ
れる。整流手段は、必要とする如き半波又は全波
整流を行う手段であり、その回路もまた、フイル
タ帯域制御を含むであろう。この回路は、任意波
形の信号、直角位相信号及びAMステレオ信号に
適している。
ループの電圧制御発振器（VCO）の正規の位相
同期範囲内にあるかどうか、及び、それが、電圧
制御発振器（VCO）の周波数より高いか又は低
いかどうかを決定する。若し正規の範囲内にない
場合には、うなり（beat）が整流され、入力する
周波数による発振器をロツクするための適当な値
及び極性のDC制御電圧を与えるようにゲートさ
れる。整流手段は、必要とする如き半波又は全波
整流を行う手段であり、その回路もまた、フイル
タ帯域制御を含むであろう。この回路は、任意波
形の信号、直角位相信号及びAMステレオ信号に
適している。
第１図は、本発明を含む位相同期ループ装置
（PLL）のブロツク図である。第２図は、第１図
のブロツク図に対する信号のタイミングチヤート
である。第３図は、第１図の論理回路の一実施例
の回路図である。第４図は、第１図のブロツク図
の変形である。第５図は、付加した特徴を含む第
１図に類似の図である。第６図は、本発明を含む
AMステレオ受信機のブロツク図である。
（PLL）のブロツク図である。第２図は、第１図
のブロツク図に対する信号のタイミングチヤート
である。第３図は、第１図の論理回路の一実施例
の回路図である。第４図は、第１図のブロツク図
の変形である。第５図は、付加した特徴を含む第
１図に類似の図である。第６図は、本発明を含む
AMステレオ受信機のブロツク図である。
好ましい実施例の詳細説明
第１図のブロツク図は、本発明を含む位相同期
ループ装置を示す。入力端子１０において信号が
無線受信機（第６図参照）のIF段から受信され、
位相検波器（直角位相の第２検波器手段）１２、
低域通過フイルタ１４及び電圧制御発振器
（VCO）１６からなるPLLに結合される。PLLの
これらの素子は通常のPLLにおけると同様に動
作するが、位相検波器（直角位相の第２検波器手
段）１２と低域通過フイルタ１４の間にはゲーテ
イング回路１８が挿入されている。ゲーテイング
回路１８はフリツプフロツプ（FF）２０、論理
回路２２及び位相検波器（同相の第１検波器手
段）２４に結合されている。電圧制御発振器
（VCO）１６の出力は再び位相検波器（直角位相
の第２検波器手段）１２に結合され、90°移相器
２６を介して位相検波器（同相の第１検波器手
段）２４に接合される。位相検波器（直角位相の
第２検波器手段）１２は“Ｑ”検波器（直角位
相）と称せられ、位相検波器（同相の第１検波器
手段）２４は“Ｉ”検波器（同相）と称せられる
が、それらの理由は後述の説明から明らかにな
る。
ループ装置を示す。入力端子１０において信号が
無線受信機（第６図参照）のIF段から受信され、
位相検波器（直角位相の第２検波器手段）１２、
低域通過フイルタ１４及び電圧制御発振器
（VCO）１６からなるPLLに結合される。PLLの
これらの素子は通常のPLLにおけると同様に動
作するが、位相検波器（直角位相の第２検波器手
段）１２と低域通過フイルタ１４の間にはゲーテ
イング回路１８が挿入されている。ゲーテイング
回路１８はフリツプフロツプ（FF）２０、論理
回路２２及び位相検波器（同相の第１検波器手
段）２４に結合されている。電圧制御発振器
（VCO）１６の出力は再び位相検波器（直角位相
の第２検波器手段）１２に結合され、90°移相器
２６を介して位相検波器（同相の第１検波器手
段）２４に接合される。位相検波器（直角位相の
第２検波器手段）１２は“Ｑ”検波器（直角位
相）と称せられ、位相検波器（同相の第１検波器
手段）２４は“Ｉ”検波器（同相）と称せられる
が、それらの理由は後述の説明から明らかにな
る。
この回路はPLLが入り信号の周波数にロツク
されている場合には位相検波器として機能し、そ
れらの周波数の間に著しい差がある場合には周波
数検波器として機能する。ゲーテイング回路１８
は、“ロツク（lock）”期間中に電圧制御発振器
（VCO）１６を制御するため位相検波器（直角位
相の第２検波器手段）１２の出力が直接的にフイ
ルタ１４に結合できるようにする。高速位相同期
（fast lock−in）が発生するほど充分に無線受信
機が電圧制御発振器（VCO）の周波数に接近し
て同調されていない場合には、回路は電圧制御発
振器（VCO）の周波数が高すぎるのか低すぎる
のかを決定し、かつ変更された制御信号
（modified control signal）をフイルタに結合し
高速位相同期を与える。
されている場合には位相検波器として機能し、そ
れらの周波数の間に著しい差がある場合には周波
数検波器として機能する。ゲーテイング回路１８
は、“ロツク（lock）”期間中に電圧制御発振器
（VCO）１６を制御するため位相検波器（直角位
相の第２検波器手段）１２の出力が直接的にフイ
ルタ１４に結合できるようにする。高速位相同期
（fast lock−in）が発生するほど充分に無線受信
機が電圧制御発振器（VCO）の周波数に接近し
て同調されていない場合には、回路は電圧制御発
振器（VCO）の周波数が高すぎるのか低すぎる
のかを決定し、かつ変更された制御信号
（modified control signal）をフイルタに結合し
高速位相同期を与える。
第２図は、第１図のブロツク図に関連したアウ
ト・オブ・ロツク（out−of−lock）状態を表わ
す信号のタイミングチヤートである。信号Ａは端
子１０における入り搬送波（fA）を表わす。この
搬送波信号は波形成形された状態になつているこ
ともそうでないこともあるが、図面を簡単にする
ためここでは正弦波として示してある。信号Ｂは
入り周波数の2/3の周波数（2fA／３）における電
圧制御発振器（VCO）１６の出力を表わす。信
号Ｃは入り信号Ａと信号Ｂとを乗算することによ
つて生じるうなり（beat）（fA／３）である。信
号Ｄは信号Ａと位相シフトされた信号Ｂとを乗算
することによつて生じるうなりを表わす。ここで
注目すべき点は、電圧制御発振器（VCO）１６
の周波数が実線及び破線によつてそれぞれ示され
ているように、入り信号より高いかまたは低いか
に依存して信号Ｄは信号Ｃを進めるかまたは遅ら
せるということである。信号Ｅのパルスは信号Ｃ
の波形のゼロクロス点を表わす（第３図参照）。
信号Ｆ及びＧは論理回路２２の２つの別個の出力
信号であり、これらの信号はフリツプフロツプ
（FF）２０のセツト及びリセツト入力に結合され
ている。信号Ｈはフリツプフロツプ（FF）２０
の出力であり、ゲーテイング回路１８のための制
御信号である。
ト・オブ・ロツク（out−of−lock）状態を表わ
す信号のタイミングチヤートである。信号Ａは端
子１０における入り搬送波（fA）を表わす。この
搬送波信号は波形成形された状態になつているこ
ともそうでないこともあるが、図面を簡単にする
ためここでは正弦波として示してある。信号Ｂは
入り周波数の2/3の周波数（2fA／３）における電
圧制御発振器（VCO）１６の出力を表わす。信
号Ｃは入り信号Ａと信号Ｂとを乗算することによ
つて生じるうなり（beat）（fA／３）である。信
号Ｄは信号Ａと位相シフトされた信号Ｂとを乗算
することによつて生じるうなりを表わす。ここで
注目すべき点は、電圧制御発振器（VCO）１６
の周波数が実線及び破線によつてそれぞれ示され
ているように、入り信号より高いかまたは低いか
に依存して信号Ｄは信号Ｃを進めるかまたは遅ら
せるということである。信号Ｅのパルスは信号Ｃ
の波形のゼロクロス点を表わす（第３図参照）。
信号Ｆ及びＧは論理回路２２の２つの別個の出力
信号であり、これらの信号はフリツプフロツプ
（FF）２０のセツト及びリセツト入力に結合され
ている。信号Ｈはフリツプフロツプ（FF）２０
の出力であり、ゲーテイング回路１８のための制
御信号である。
第３図は、論理回路２２の好ましい実施例の回
路図である。位相検波器（直角位相の第２検波器
手段）１２（第１図）の出力信号Ｃ及び−Ｃはゼ
ロクロス検波器（zero crossing detector）３２
の入力２８，３０にそれぞれ結合されている。ト
ランジスタＱ１，Ｑ２及びＱ３は電流源３４に結
合されている。２個の抵抗Ｒ１，Ｒ２は端子２
８，３０の両端でデバイダ（分圧器、divider）
を形成し、これらのトランジスタのベースは抵抗
分圧器（divider）の両端及び中心点に結合され
ている。
路図である。位相検波器（直角位相の第２検波器
手段）１２（第１図）の出力信号Ｃ及び−Ｃはゼ
ロクロス検波器（zero crossing detector）３２
の入力２８，３０にそれぞれ結合されている。ト
ランジスタＱ１，Ｑ２及びＱ３は電流源３４に結
合されている。２個の抵抗Ｒ１，Ｒ２は端子２
８，３０の両端でデバイダ（分圧器、divider）
を形成し、これらのトランジスタのベースは抵抗
分圧器（divider）の両端及び中心点に結合され
ている。
位相検波器（直角位相の第２検波器手段）１２
からの信号Ｃが正である場合には、電流源３４か
らの電流はトランジスタＱ１を通電してＢ＋に進
み、−Ｃである場合には電流はトランジスタＱ３
を通電して進む。Ｃが（ゼロクロスにおいて）ほ
ぼ０であると、電流は３個のトランジスタ全部を
通電し、Ｑ２を流れる電流はステアリングゲート
（steering gate）３６に結合される。トランジス
タＱ２の出力は第２図の信号Ｅである。トランジ
スタＱ４，Ｑ５からなるステアリングゲート３６
は位相検波器（同相の第１検波器手段）２４の出
力（信号Ｄ及び−Ｄ）によつて制御される。ゼロ
クロスが発生した時にＤが正であれば、信号Ｅは
（信号Ｆと同様に）トランジスタＱ４を通つてフ
リツプフロツプ２０の“セツト（set）”入力に進
む。ゼロクロスが発生した時に−Ｄであれば、信
号Ｅは信号Ｇと同様にＱ５を通つてフリツプフロ
ツプ２０の“リセツト（Reset）”入力に進む。
信号Ｆ，Ｇにおいて、実線パルスは“周波数の上
側の”状態（“above frequency”condition）を
表わし、一方破線パルスは“周波数の下側の”状
態（“below−frequency”）を表わす。フリツプ
フロツプ（FF）２０の出力（信号Ｈ）は、入り
信号が高である場合には実線によつて表わされ、
入り信号が低であれば破線によつて表わされる。
信号Ｈがゲーテイング回路１８を制御すると、位
相検波器（直角位相の第２検波器手段）１２から
の信号は低域通過フイルタ１４に結合される前に
整流される。ゲート出力信号の極性は、入り信号
が電圧制御発振器（VCO）１６の周波数を進め
るか遅らせるかによつて決定される。位相検波器
（直角位相の第２検波器手段）１２からの出力信
号は（入り信号が位相同期範囲外にある場合に
は）周波数が高すぎて低域通過フイルタ１４を通
過できないが、整流された信号は適当なフイルタ
出力を与えて電圧制御発振器（VCO）１６を適
当な周波数でロツクする。電圧制御発振器
（VCO）１６が位相同期状態に達すると、うなり
（信号Ｃ）は零となり、ゲーテイング回路１８は
閉じた状態にとどまつている。“ロツクした
（locked）”状態に対しては信号は示されていな
い。という訳は、PLLはロツクされている
（locked）場合には、正常の場合に機能するよう
に機能するからである。
からの信号Ｃが正である場合には、電流源３４か
らの電流はトランジスタＱ１を通電してＢ＋に進
み、−Ｃである場合には電流はトランジスタＱ３
を通電して進む。Ｃが（ゼロクロスにおいて）ほ
ぼ０であると、電流は３個のトランジスタ全部を
通電し、Ｑ２を流れる電流はステアリングゲート
（steering gate）３６に結合される。トランジス
タＱ２の出力は第２図の信号Ｅである。トランジ
スタＱ４，Ｑ５からなるステアリングゲート３６
は位相検波器（同相の第１検波器手段）２４の出
力（信号Ｄ及び−Ｄ）によつて制御される。ゼロ
クロスが発生した時にＤが正であれば、信号Ｅは
（信号Ｆと同様に）トランジスタＱ４を通つてフ
リツプフロツプ２０の“セツト（set）”入力に進
む。ゼロクロスが発生した時に−Ｄであれば、信
号Ｅは信号Ｇと同様にＱ５を通つてフリツプフロ
ツプ２０の“リセツト（Reset）”入力に進む。
信号Ｆ，Ｇにおいて、実線パルスは“周波数の上
側の”状態（“above frequency”condition）を
表わし、一方破線パルスは“周波数の下側の”状
態（“below−frequency”）を表わす。フリツプ
フロツプ（FF）２０の出力（信号Ｈ）は、入り
信号が高である場合には実線によつて表わされ、
入り信号が低であれば破線によつて表わされる。
信号Ｈがゲーテイング回路１８を制御すると、位
相検波器（直角位相の第２検波器手段）１２から
の信号は低域通過フイルタ１４に結合される前に
整流される。ゲート出力信号の極性は、入り信号
が電圧制御発振器（VCO）１６の周波数を進め
るか遅らせるかによつて決定される。位相検波器
（直角位相の第２検波器手段）１２からの出力信
号は（入り信号が位相同期範囲外にある場合に
は）周波数が高すぎて低域通過フイルタ１４を通
過できないが、整流された信号は適当なフイルタ
出力を与えて電圧制御発振器（VCO）１６を適
当な周波数でロツクする。電圧制御発振器
（VCO）１６が位相同期状態に達すると、うなり
（信号Ｃ）は零となり、ゲーテイング回路１８は
閉じた状態にとどまつている。“ロツクした
（locked）”状態に対しては信号は示されていな
い。という訳は、PLLはロツクされている
（locked）場合には、正常の場合に機能するよう
に機能するからである。
第４図は、第１図の場合と同様なブロツク図で
あり、ここでは位相検波器（直角位相の第２検波
器手段）１２、位相検波器（同相の第１検波器手
段）２４の出力は半波整流される代わりに全波整
流されている。という訳は、簡単なゲーテイング
回路１８がここではこれも信号Ｈによつて制御さ
れる位相反転ゲート３８によつて置換されている
からである。或る場合には、この実施例は電圧制
御発振器（VCO）１６に対してより高い制御電
圧を与え、より高速な位相同期さえも与えるので
この実施例の方が好ましいことがある。
あり、ここでは位相検波器（直角位相の第２検波
器手段）１２、位相検波器（同相の第１検波器手
段）２４の出力は半波整流される代わりに全波整
流されている。という訳は、簡単なゲーテイング
回路１８がここではこれも信号Ｈによつて制御さ
れる位相反転ゲート３８によつて置換されている
からである。或る場合には、この実施例は電圧制
御発振器（VCO）１６に対してより高い制御電
圧を与え、より高速な位相同期さえも与えるので
この実施例の方が好ましいことがある。
第５図は、第１図のブロツク図に類似したブロ
ツク図であるが、フイルタ帯域幅のためのフイル
タ制御回路４６が追加されている。フイルタ制御
回路４６は位相検波器（同相の第１検波器手段）
２４の出力に結合され、フイルタの帯域幅を制御
するのに用いられる。位相検波器（直角位相の第
２検波器手段）１２の出力はPLLのロツクされ
た、又はロツクされていない状態に応答して帯域
幅の変更を起させるのに用いることができるが、
位相検波器（同期の第１検波器手段）２４の出力
信号の方が好ましい。このような帯域幅制御は周
知であり、上述した本発明の背景のところで説明
してある。本回路では、帯域幅は“比較的広い
（wider）”帯域幅から“通常の（normal）”帯域
幅に変わるのではなく、“通常の（normal）”帯
域幅から“比較的狭い（narrower）”帯域幅に変
る可能性があり、従つて比較的広い（wider）周
波数引込み範囲（pull−in range）ではなくて比
較的早い（faster）位相同期を与える。
ツク図であるが、フイルタ帯域幅のためのフイル
タ制御回路４６が追加されている。フイルタ制御
回路４６は位相検波器（同相の第１検波器手段）
２４の出力に結合され、フイルタの帯域幅を制御
するのに用いられる。位相検波器（直角位相の第
２検波器手段）１２の出力はPLLのロツクされ
た、又はロツクされていない状態に応答して帯域
幅の変更を起させるのに用いることができるが、
位相検波器（同期の第１検波器手段）２４の出力
信号の方が好ましい。このような帯域幅制御は周
知であり、上述した本発明の背景のところで説明
してある。本回路では、帯域幅は“比較的広い
（wider）”帯域幅から“通常の（normal）”帯域
幅に変わるのではなく、“通常の（normal）”帯
域幅から“比較的狭い（narrower）”帯域幅に変
る可能性があり、従つて比較的広い（wider）周
波数引込み範囲（pull−in range）ではなくて比
較的早い（faster）位相同期を与える。
第６図は、本発明と統合して本発明の譲受人に
譲渡された同時係属中の米国出願第133189号明細
書に示されているようなAMステレオ受信機のブ
ロツク図である。
譲渡された同時係属中の米国出願第133189号明細
書に示されているようなAMステレオ受信機のブ
ロツク図である。
図示されている受信機は、（１＋Ｌ＋Ｒ）cos
（ωct＋φ）の形式のコンパチブルAMステレオ信
号（compatible AM stereo signal）を受信す
るように設計されている。但し、φはarc tan
〔（Ｌ−Ｒ）／（１＋Ｌ＋Ｒ）〕である。この受信
機では、アンテナ５０は上述したようなコンパル
チブルAMステレオ信号を受信し、この信号は
RF段５２及びIF段５４において通常の方法で処
理される。モノホニツク（monophonic）又は和
信号Ｌ＋Ｒは、IF段５４の出力をエンベロープ
検波器５６に結合することによつてえられる。つ
いで和信号Ｌ＋Ｒはマトリツクス５８に結合され
る。IF段５４の出力はまた可変利得増幅器６０
を通つて位相検波器（同相の第１検波器手段）２
４及び位相検波器（直角位相の第２検波器手段）
１２に結合される。電圧制御発振器（VCO）１
６の出力（cos ωct）は位相検波器（同相の第１
検波器手段）２４及び90°位相器２６に結合され
る。90°位相器２６の出力（sin ωct）は位相検波
器（直角位相の第２検波器手段）１２に結合され
る。
（ωct＋φ）の形式のコンパチブルAMステレオ信
号（compatible AM stereo signal）を受信す
るように設計されている。但し、φはarc tan
〔（Ｌ−Ｒ）／（１＋Ｌ＋Ｒ）〕である。この受信
機では、アンテナ５０は上述したようなコンパル
チブルAMステレオ信号を受信し、この信号は
RF段５２及びIF段５４において通常の方法で処
理される。モノホニツク（monophonic）又は和
信号Ｌ＋Ｒは、IF段５４の出力をエンベロープ
検波器５６に結合することによつてえられる。つ
いで和信号Ｌ＋Ｒはマトリツクス５８に結合され
る。IF段５４の出力はまた可変利得増幅器６０
を通つて位相検波器（同相の第１検波器手段）２
４及び位相検波器（直角位相の第２検波器手段）
１２に結合される。電圧制御発振器（VCO）１
６の出力（cos ωct）は位相検波器（同相の第１
検波器手段）２４及び90°位相器２６に結合され
る。90°位相器２６の出力（sin ωct）は位相検波
器（直角位相の第２検波器手段）１２に結合され
る。
エンベロープ検波器５６の出力は高利得演算増
幅器６２に結合される。高利得演算増幅器６２の
反転入力は位相検波器（同相の第１検波器手段）
２４の出力から結合され、この出力もまた論理回
路２２に結合される。高利得演算増幅器６２の出
力は可変利得増幅器６０に結合され、この帰還ル
ープは高利得演算増幅器６２の出力信号が１＋Ｌ
＋Ｒになるようにさせる。これは可変利得増幅器
６０の出力に補正係数１／cos φを乗算したもの
になる。位相検波器（直角位相の第２検波器手
段）１２の出力信号は補正しないと（Ｌ−Ｒ）
cos φであるので、補正した出力信号はＬ−Ｒと
なる。このＬ−Ｒ信号はマトリツクス５８に結合
され、ついでこのマトリツクス５８は分離した出
力信号Ｌ及びＲを与える。
幅器６２に結合される。高利得演算増幅器６２の
反転入力は位相検波器（同相の第１検波器手段）
２４の出力から結合され、この出力もまた論理回
路２２に結合される。高利得演算増幅器６２の出
力は可変利得増幅器６０に結合され、この帰還ル
ープは高利得演算増幅器６２の出力信号が１＋Ｌ
＋Ｒになるようにさせる。これは可変利得増幅器
６０の出力に補正係数１／cos φを乗算したもの
になる。位相検波器（直角位相の第２検波器手
段）１２の出力信号は補正しないと（Ｌ−Ｒ）
cos φであるので、補正した出力信号はＬ−Ｒと
なる。このＬ−Ｒ信号はマトリツクス５８に結合
され、ついでこのマトリツクス５８は分離した出
力信号Ｌ及びＲを与える。
第１図に関連して上述したように、位相検波器
（同相の第１検波器手段）２４及び位相検波器
（直角位相の第２検波器手段）１２の出力は論理
回路２２に結合される。論理回路２２の出力（信
号Ｆ，Ｇ）はフリツプフロツプ（FF）２０のセ
ツト及びリセツトに結合され、フリツプフロツプ
（FF）２０の出力（信号Ｈ）はゲーテイング回路
１８を制御する。ゲーテイング回路１８の出力も
また低域通過フイルタ１４を介して結合され電圧
制御発振器（VCO）１６を制御する信号である。
（同相の第１検波器手段）２４及び位相検波器
（直角位相の第２検波器手段）１２の出力は論理
回路２２に結合される。論理回路２２の出力（信
号Ｆ，Ｇ）はフリツプフロツプ（FF）２０のセ
ツト及びリセツトに結合され、フリツプフロツプ
（FF）２０の出力（信号Ｈ）はゲーテイング回路
１８を制御する。ゲーテイング回路１８の出力も
また低域通過フイルタ１４を介して結合され電圧
制御発振器（VCO）１６を制御する信号である。
第４図の回路の“全波整流”は第６図のAMス
テレオ受信機にも使用できることが明らかであろ
う。いずれの場合にも、AMステレオ受信機の和
信号Ｌ＋Ｒ及び差信号Ｌ−Ｒを決定するのに用い
られる２つの検波器、即ち位相検波器（同相の第
１検波器手段）２４及び位相検波器（直角位相の
第２検波器手段）１２は、PLLの広い周波数引
込み範囲と高速位相同期（lock up）を与えるの
に必要な信号を供給することもできる。この改良
されたPLLは他のAMステレオ受信機にも同様に
適用できる。
テレオ受信機にも使用できることが明らかであろ
う。いずれの場合にも、AMステレオ受信機の和
信号Ｌ＋Ｒ及び差信号Ｌ−Ｒを決定するのに用い
られる２つの検波器、即ち位相検波器（同相の第
１検波器手段）２４及び位相検波器（直角位相の
第２検波器手段）１２は、PLLの広い周波数引
込み範囲と高速位相同期（lock up）を与えるの
に必要な信号を供給することもできる。この改良
されたPLLは他のAMステレオ受信機にも同様に
適用できる。
AMステレオ受信機については、受信機があま
りよく同調していない場合でも入り周波数に速や
かに位相同期（lock up）するPLLを備えること
が特に望ましい。押しボタン式ラジオでは、2K
Hzの同調誤差も珍しくない。広い周波数引込み範
囲と高速位相同期を有するPLLは、FMステレ
オ、テレビジヨン及び周波数合成器などの分野に
おいて他のいろいろなものに広く応用できる。
りよく同調していない場合でも入り周波数に速や
かに位相同期（lock up）するPLLを備えること
が特に望ましい。押しボタン式ラジオでは、2K
Hzの同調誤差も珍しくない。広い周波数引込み範
囲と高速位相同期を有するPLLは、FMステレ
オ、テレビジヨン及び周波数合成器などの分野に
おいて他のいろいろなものに広く応用できる。
以上殆どあらゆる環境においても位相同期ルー
プ装置の動作を改良するための回路、及び同相及
び直角位相の位相検波器が上述した二重の目的に
役立つAMステレオ受信機を図示し説明した。そ
の他の変形及び変更も特に論理素子において可能
であり、添付した請求の範囲の精神と範囲を逸脱
しないすべてのそのような変形、変更を含むこと
が意図されている。
プ装置の動作を改良するための回路、及び同相及
び直角位相の位相検波器が上述した二重の目的に
役立つAMステレオ受信機を図示し説明した。そ
の他の変形及び変更も特に論理素子において可能
であり、添付した請求の範囲の精神と範囲を逸脱
しないすべてのそのような変形、変更を含むこと
が意図されている。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/240,445 US4377728A (en) | 1981-03-04 | 1981-03-04 | Phase locked loop with improved lock-in |
| US000000240445 | 1981-03-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58500189A JPS58500189A (ja) | 1983-02-03 |
| JPH0472412B2 true JPH0472412B2 (ja) | 1992-11-18 |
Family
ID=22906555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57500750A Granted JPS58500189A (ja) | 1981-03-04 | 1982-01-18 | 改良された位相同期を具えた位相同期ル−プ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4377728A (ja) |
| EP (1) | EP0073220B1 (ja) |
| JP (1) | JPS58500189A (ja) |
| KR (1) | KR860001437B1 (ja) |
| DE (1) | DE3271409D1 (ja) |
| WO (1) | WO1982003143A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542347A (en) * | 1982-03-30 | 1985-09-17 | International Standard Electric Corporation | Demodulator circuit with integrated automatic gain control |
| US4663188A (en) * | 1982-09-27 | 1987-05-05 | Rca Corporation | Method for making a photodetector with enhanced light absorption |
| US4606075A (en) * | 1983-09-21 | 1986-08-12 | Motorola, Inc. | Automatic gain control responsive to coherent and incoherent signals |
| US4747141A (en) * | 1983-10-24 | 1988-05-24 | Kahn Leonard R | AM stereo signal decoder |
| US4583244A (en) * | 1984-06-21 | 1986-04-15 | Motorola, Inc. | Automatic frequency control for local oscillator used with an AM stereo decoder |
| US4618981A (en) * | 1985-02-28 | 1986-10-21 | Motorola, Inc. | Tone detector with pseudo phase locked loop |
| US4679237A (en) * | 1985-08-02 | 1987-07-07 | Motorola, Inc. | Correction control circuit for AM stereophonic receivers |
| US4680794A (en) * | 1986-07-29 | 1987-07-14 | Motorola, Inc. | AM stereo system with modified spectrum |
| US4806934A (en) * | 1987-04-20 | 1989-02-21 | Raytheon Company | Tracking circuit for following objects through antenna nulls |
| US4811424A (en) * | 1987-04-24 | 1989-03-07 | Bell Communications Research, Inc. | Rapid phase correcting carrier recovery circuit |
| AU618289B2 (en) * | 1987-11-10 | 1991-12-19 | Nec Corporation | Channel switching system |
| US4890072A (en) * | 1988-02-03 | 1989-12-26 | Motorola, Inc. | Phase locked loop having a fast lock current reduction and clamping circuit |
| US5253298A (en) * | 1991-04-18 | 1993-10-12 | Bose Corporation | Reducing audible noise in stereo receiving |
| US5222144A (en) * | 1991-10-28 | 1993-06-22 | Ford Motor Company | Digital quadrature radio receiver with two-step processing |
| US5341431A (en) * | 1992-10-01 | 1994-08-23 | Delco Electronics Corporation | AM stereo detection and audio processing apparatus |
| US5359661A (en) * | 1992-10-01 | 1994-10-25 | Delco Electronics Corporation | Out-of-lock detector for synchronous AM detection |
| US5384551A (en) * | 1993-02-25 | 1995-01-24 | Delco Electronics Corporation | Fast locking phase locked loop frequency synthesizer |
| GB9415185D0 (en) * | 1994-07-28 | 1994-09-21 | Thomson Consumer Electronics | Fast acting control system |
| JP3586006B2 (ja) * | 1995-09-08 | 2004-11-10 | 東芝デジタルメディアエンジニアリング株式会社 | Ａｍステレオデコーダ回路 |
| US5694088A (en) * | 1996-07-08 | 1997-12-02 | Maxim Integrated Products, Inc. | Phase locked loop with improved phase-frequency detection |
| JP3630092B2 (ja) * | 2000-10-19 | 2005-03-16 | 日本電気株式会社 | 位相周波数比較回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5497310A (en) * | 1978-01-19 | 1979-08-01 | Nec Corp | Phase synchronizing circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3610954A (en) * | 1970-11-12 | 1971-10-05 | Motorola Inc | Phase comparator using logic gates |
| US3768030A (en) * | 1972-05-08 | 1973-10-23 | Motorola Inc | Automatic signal acquisition means for phase-lock loop with anti- sideband lock protection |
| JPS4968606A (ja) * | 1972-11-06 | 1974-07-03 | ||
| US3909735A (en) * | 1974-04-04 | 1975-09-30 | Ncr Co | Slow switch for bandwidth change in phase-locked loop |
| JPS5917916B2 (ja) * | 1975-12-26 | 1984-04-24 | 日本電気株式会社 | イソウドウキソウチ |
| US4117410A (en) * | 1977-10-13 | 1978-09-26 | Motorola, Inc. | Phase locked loop signal demodulator and squelch circuit |
| US4213096A (en) * | 1978-04-26 | 1980-07-15 | Rca Corporation | Phaselock receiver with phaselock detector |
| US4253180A (en) * | 1978-12-04 | 1981-02-24 | Reliance Telecommunication Electronics Company | Voltage controlled oscillator for a transmission line communications system receiver |
| US4270221A (en) * | 1979-10-17 | 1981-05-26 | Rca Corporation | Phaselocked receiver with orderwire channel |
-
1981
- 1981-03-04 US US06/240,445 patent/US4377728A/en not_active Expired - Lifetime
-
1982
- 1982-01-18 WO PCT/US1982/000051 patent/WO1982003143A1/en active IP Right Grant
- 1982-01-18 JP JP57500750A patent/JPS58500189A/ja active Granted
- 1982-01-18 EP EP82900720A patent/EP0073220B1/en not_active Expired
- 1982-01-18 DE DE8282900720T patent/DE3271409D1/de not_active Expired
- 1982-03-04 KR KR8200896A patent/KR860001437B1/ko active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5497310A (en) * | 1978-01-19 | 1979-08-01 | Nec Corp | Phase synchronizing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0073220B1 (en) | 1986-06-04 |
| KR830009698A (ko) | 1983-12-22 |
| US4377728A (en) | 1983-03-22 |
| EP0073220A1 (en) | 1983-03-09 |
| JPS58500189A (ja) | 1983-02-03 |
| EP0073220A4 (en) | 1983-07-04 |
| WO1982003143A1 (en) | 1982-09-16 |
| DE3271409D1 (en) | 1986-07-10 |
| KR860001437B1 (ko) | 1986-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0472412B2 (ja) | ||
| JPH07170176A (ja) | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 | |
| US4273958A (en) | Quadrature receiver | |
| JPH10261957A (ja) | Ｐｌｌ回路 | |
| US4021752A (en) | Phase locked loop for use with local oscillator | |
| EP0176703B1 (en) | Intermediate frequency signal processing circuit | |
| JP2911458B2 (ja) | 自動周波数制御装置 | |
| JPH04500891A (ja) | サンプル・ホールド位相検波器及びその制御方法 | |
| JPH03140030A (ja) | 低雑音発振回路 | |
| CA1244101A (en) | Am stereo demodulator | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JPS6016718A (ja) | デジタル式電子同調方式 | |
| JPS6330805B2 (ja) | ||
| JPH0722846A (ja) | 周波数変換器 | |
| JPH0614713B2 (ja) | Ａｆｃ回路 | |
| JPH0528829Y2 (ja) | ||
| JPS6334359Y2 (ja) | ||
| JPH04142813A (ja) | フェーズロックドループ | |
| JPH03198554A (ja) | 搬送波再生用位相同期検出回路 | |
| JPH02272912A (ja) | Ｐｌｌ装置 | |
| JPS6238665B2 (ja) | ||
| JPS6148284B2 (ja) | ||
| JPH0638116A (ja) | 位相同期ループ回路 | |
| JPS60259016A (ja) | Ａｆｃ回路 | |
| JPH03212024A (ja) | 周波数シンセサイザ |