JPH03212024A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要］ 例えば、衛星通信用周波数変換装置の局部発振器に使用
する周波数シンセサイザに関し、周波数シンセサイザの
雑音特性およびスプリアス特性を劣化させることなく、
初期周波数９位相引き込み時における逆極性応答の防止
を図ることを目的とし、 入力する第１の制御電圧に対応する周波数の出力信号を
送出する第１の電圧制御発振器と、該出力信号と外部入
力信号とを混合してＮ分周して得た第１の分周信号を送
出する混合・分周手段と、基準信号と入力信号との位相
差を検出して該出力信号が該基準信号に位相同期する様
な該第１の制御信号を送８する第１の位相比較手段とを
含む第１の位相同期回路と、第２の電圧制御発振器の出
力信号を分周器でＭ分周して得た第２の分周信号と該基
準信号とを第２の位相比較手段で位相比較して得た第２
の制御信号を用いて、該第２の電圧制御発振器の出力信
号を該基準信号に同期させて該外部入力信号として送出
する第２の位相同期回路とを有する周波数シンセサイザ
において、該基準信号と該第２の分周信号とが同期状態
にあるか否かを検出して対応する状態の第３の制御信号
を送出する制御手段と、入力する該第３の制御信号の状
態に対応して、該第１の分周信号が該人力信号として該
第１の位相比較手段に入力するのを制御するスイッチと
を設ける様に構成する。

（産業上の利用分野〕 本発明は例えば、衛星通信用周波数変換装置の局部発振
器に使用する周波数シンセサイザに関するものである。

衛星通信用地球局の周波数変換装置は、広帯域な送受信
帯域内の割り当てられた周波数において信号の送受信が
行える様に周波数変換を行っている。

例えば、Ｋｕ帯域では送信周波数が１４．０〜１４，５
ＧＨｚ　（帯域幅は５００　ＭＨｚ）内の割り当てられ
た周波数となる為１周波数変換装置の局部発振器として
は出力周波数の分解能（周波数可変時のステップ幅）が
小さく、高安定で、しかも低雑音であることが要求され
ている。

この為、位相同期回路を用いた周波数シンセサイザが局
部発振器として用いられているが１周波数シンセサイザ
としては雑音特性およびスプリアス特性を劣化させるこ
となく、初期周波数１位相引き込み時における逆極性応
答の可能性がないようにすることが必要である。

〔従来の技術〕

第６図は周波数シンセサイザの原理図の一例。

第７図はＶＣＯ制御電圧：出力周波数特性の一例を示す
図、第８図は第６図の初期状態周波数関係図、第９図は
従来例のブロック図を示す。

以下、電圧制御発振器の出力周波数ＦｖはＩＣｌ３．基
準周波数ＰＲはｌ　ＭＨｚ、　　外部から入力される外
部人力信号の周波数ＦＬは９８０　ＭＨｚとして図の動
作を説明する。

先ず、第６図は位相同期回路を用いた周波数シンセサ・
イザで、電圧制御発振器（以下、　ＶＣＯと省略する）
１４からの出力信号は混合器１５で周波数ＦＬ・９８０
　ＭＦＩｚの外部入力信号と差が取られた後、更に２０
分周器１６で２０分周されて周波数Ｉ　ＭＨｚＯ分周信
号が位相比較器１２に加えられる。

一方、ここには基準発振器１１からの基準周波数ＦＲ（
以下＋ＰＲと省略する）＝、１ＭＨｚの基準信号も加え
られているので位相差が検出されて位相差に対応する検
出電圧が取り出される。

この検出電圧（即ち、制御電圧）はループフィルタ１３
を介してＶＣＯに加えられ、　ＶＣＯの出力周波数ＦＶ
　（以下ＪＶと省略する）が常にＩ　ＧＨｚになる様に
発振周波数を制御する。

今＋ＦＶが１００１　Ｈｚになったとすると、混合器１
５の出力周波数ＦＭ（以下、Ｆ、４と省略する）は２１
　Ｍ）（ｚとなり位相同期ループ（以下、　ＰＬＬと省
略する）はＶＣＯの制御電圧を下げる様に働き＋ＦＶは
Ｉ　ＧＨｚに戻る。逆に＋ＦＶが９９９　ＭＨｚになれ
ばＦ。

は１９　ＭＨｚとなって制御電圧が上がり、上記と同様
にＦｖはＩ　ＧＨ２に戻る。

ここで、ＰＬＬに使用される広帯域ＶＣＯは周波数を可
変するための素子として可変容量素子を使用しており、
制御電圧と出力周波数との関係は第７図に示す様になる
。

第７図に示す様に制御電圧：出力周波数の曲線の傾き　
（Δｆ／Δν）が変調感度に０を示すが、制御電圧が高
い領域（第７図の左側）では変調感度が小さく、制御電
圧が低い領域（第７図の左側）では変調感度が大きくな
るので、上記の様なりＣＯを使用する場合には下記の理
由から変調感度の小さい領域を使用する。即ち、 ■　変調感度が大きいと制御電圧の小さな変化でもＶＣ
Ｏの出力信号に大きな影響を与える。例えば。

ループフィルタにより平滑しきれなかった位相比較器か
らのリップルや外乱等による雑音がスプリアスとなって
ＶＣＯの出力信号中に現れる。

■　広帯域のＰＬＬでは出力周波数の上限と下限とで大
きな周波数差がある為、変調感度が大きく変化する。こ
の為、ＰＬＬループ応答特性の変化により雑音特性が変
化すると安定した特性が得られない。

即ち、広帯域ＶＣＯは低雑音化の為に変調感度の低い部
分（第８図中の使用範囲の部分）を使用している。

この時のＶＣＯの出力周波数Ｆｖと外部入力信号の周波
数ＦＬとの関係を第８図に示しているが。

ＶＣＯの出力周波数ＦｖがＦＬよりも高い時はＰＬＬは
正常に応答するが、　　ＦＶがｆｔよりも低くなるとＰ
ＬＬは誤った応答をする。以下、これを第６図と第８図
から説明する。

一般に、電源投入時等の初期状態では分周器。

位相比較器等の内部状態は不定であり、上記の制御電圧
の値は不定となる。この為、ｖＣＯがｖＣＯ発振可能周
波数範囲（第８図参照）のどこで発振を開始するかは決
まっていない。

今、ＶＣＯが周波数Ｆｖ＋・９５９　ＭＨｚで発振開始
したとすると、このｐｖ＋は混合器で外部入力信号の周
波数ＦＬ　＝　９８０　ＭＨｚにより周波数変換されて
Ｆｎ＋＝　２１ＭＨｚとなる。

ここで、　ＶＣＯの所望発振周波数はＦｖ＝Ｉ　ＧＨｚ
であるので、　ＰＬＬループはＶＣＯに対して発振周波
数を高くする様に指示しなければならないが５位相比較
器は目標入力周波数のＩ　ＭＨ２に対して１．０５　Ｍ
Ｈｚとなっているので、　ＶＣＯの発振周波数が高すぎ
ると判断して発振周波数を下げる様な制御信号を送出す
る。これにより、　ＶＣＯの発振周波数は更に低くなり
、ついには発振可能範囲の下限に固定されてしまう。

これは１周波数Ｆ、４＝　ｌＦｖ　　　ＦＬ！で表され
ることから判る様に＋ＦＶ　＞　ＦＬとＦｖ＜　ＦＬと
でＦ、の値が同じになる為である。

つまり、Ｆｖ　＝１００１　ＭＦｌｚの時も＋Ｆｖ＋　
＝９５９　ＭＨｚの時もＦＭ　＝２１　ＭＨｚ　となり
、　ＰＬＬループにはどちらの状態か判別不可能になる
ので、逆極性に応答してしまう。

この為、第９図に示す様にＶＣＯとループフィルタとの
間に電圧加算回路１７を挿入し、オフセット電圧を制御
電圧に加算してＦＶ　＜　ＦＬの状態から抜は出す様に
していた。これにより、　ＰＬＬループは正常な極性で
応答する様になる。

尚、オフセット電圧は第８図に示す様に（ＶｔＶｖ＋）
以上あれば電源投入時においてもｖＣＯの発振周波数Ｆ
ｖが外部入力信号の周波数ＦＬよりも低くなることはな
い。また＋ＶＬ　＋ＶＶＩはｖＣＯの出力周波数がＦＬ
　＋ＦＶＩとなる制御電圧の値である。

しかし、電圧加算回路がループフィルタの負荷として見
える為、ループ定数のずれが発生して前記の様にＰＬＬ
ループの雑音特性などが劣化する。

ここで、第２のＰＬＬ発振器内のＶＣＯ６３から送出さ
れた９８０　Ｍｔｌｚの出力信号は９８０分周器６４で
分周されＩ　ＭＨｚＯ分周信号が位相比較器６１に送ら
れる。

ここには、基準発振器１１からのＩ　ＭＨｚの基準信号
も加えられているので９位相比較され１位相差に対応す
る制御電圧が得られる。

この制御電圧は１例えばラグリード形ループフィルタ６
２を介してＶＣＯ６３に加えられ、基準信号に同期した
９８０　ＭＨｚの出力信号が外部入力信号として送出さ
れる。

〔発明が解決しようとする課題〕

即ち、電圧加算回路を設けることによりＰＬＬループが
逆極性に応答することはなくなるが、この回路がループ
フィルタの負荷と見える為にループ定数のずれが生し５
周波数シンセサイザの雑音特性が劣等する。

また、前記の様にループフィルタにより平滑しきれなか
ったリップル等の雑音がこの回路を通して漏れるのでス
プリアス発生原因となると云う２つの問題がある。

本発明は周波数シンセサイザの雑音特性およびスプリア
ス特性を劣化させることなく、初期周波数２位相引き込
み時における逆極性応答の防止を図ることを目的とする
。

〔課題を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中、１４は入力する第１の制御電圧に対応する周波数
の出力信号を送出する第１の電圧制御発振器で、３は該
出力信号と外部入力信号とを混合してＮ分周して得た第
１の分周信号を送出する混合・分周手段であり、２は基
準信号と入力信号との位相差を検出して該出力信号が該
基準信号に位相同期する様な該第１の制御信号を送出す
る第１の位相比較手段である。

また、６は第２の電圧制御発振器の出力信号を分周器で
分周して得た第２の分周信号と該基準信号とを第２の位
相比較手段で位相比較して得た第２の制御信号を用いて
、該第２の電圧制御発振器の出力信号を該基準信号に同
期させて該外部入力信号として送出する第２の位相同期
回路で、５は該基準信号と該第２の分周信号とが同期状
態にあるか否かを検出して対応する状態の第３の制御信
号を送出する制御手段であり、４は入力する該第３の制
御信号の状態に対応して、該第１の分周信号が該入力信
号として該第１の位相比較手段に入力するのを制御する
スイッチである。

〔作用〕

本発明は周波数シンセサイザ内の位相同期ループが周波
数・位相の引き込みを開始した（例えば電源投入）こと
を検知した制御手段からスイッチ制御信号をスイッチに
送出する。

これにより、スイッチは点線の接続になって分周信号の
代わりに基準信号の周波数に比較して例えば、直流を入
力信号として位相比較手段に加える。

位相比較手段は制御信号を電圧制御発振器に送出して１
発振周波数を高くする様に指示するので電圧制御発振器
の発振周波数が高（なり、後述するＴ時間後にスイッチ
制御信号の送出を断にして実線の接続にし１位相同期ル
ープによる引き込み動作に入らせる。

これにより、誤って位相同期ループが逆極性に応答する
ことはない。尚、従来例の様に電圧加算回路がないので
周波数シンセサイザの雑音特性およびスプリアス特性が
劣化しない。

（実施例〕 第２図は本発明の実施例のブロック図、第３図は第２図
の動作説明回、第４図は第２図の別の動作説明図を示す
。尚、第３図、第４図の左側の符号は第２図中の同じ符
号の部分の波形を示す。

ここで、位相比較器２１．ループフィルタ２２は位相比
較手段２の構成部分、混合器３１．２０分周器３２は混
合・分周手段３の構成部分、ＯＲゲート４１はスイッチ
４ｔの構成部分、ＥＸ−ＯＲゲート５１．抵抗Ｒ，コン
デンサＣは制御手段５の構成部分を示す。また。

全図を通じて同一符号は同一対象物を示す。

以下、　Ｎ＝２０として第３図、第４図を参照して第２
回の動作を説明する。

尚、第２図は周波数ＦＬの外部入力信号を発生する第２
のＰＬＬ発振器と外部入力信号を用いて周波数Ｆｖの出
力周波数を発生する第１のＰＬＬ発振器とから構成され
ている。

（１）同期状態の動作 前記の様に位相比較器６１．　　ラグリード形ループフ
ィルタ６２．　ＶＣＯ６３，９８０分周器６４で構成さ
れた該２の位相同期回路の出力信号が外部入力信号とし
て９例えば二重平衡形ミキサで構成さた混合器３１に送
出される。

また、第１のＰＬＬ発振器内のＶＣＯ１４から送出され
たｌ　ＧＨｚの出力信号も上記の混合器３１に加えられ
るので２０　Ｍｌ（ｚの混合信号が得られるが、この信
号は２０分周器３２で２０分周されて、　ＯＲゲート４
１に加えられる。

ここで、制御部はＥＸ−ＯＲゲート５１と抵抗Ｒとコン
デイサＣからなる低域通過フィルタで構成されており、
基準信号と９８０分周器６４から送出される分周信号と
が同期しているか否かを検出しているが、検出結果は同
期状態の為に、この制御部からＬレベルのスイッチ制御
信号がＯＲゲート４１に送出される。

ＯＲゲートは２０分周されたＩ　Ｍ）ｌｚＯ分周信号を
入力信号として位相比較器２１に送出し１位相比較器は
ＶＣＱ　１４が基準信号に同期したｌ　ＧＨｚの８力信
号を送出する様な制御電圧を、ループフィルタを介して
ＶＣＯに送出する。

（２）電源投入時の動作 電源投入時は基準信号と第２のＰＬＬ発振器で生成した
分周信号とは同期していないので、制御部はＨレベルの
スイッチ制御信号をＯＲゲート４１に送出する。そこで
、ＯＲゲートは分周信号をマスクしてスイッチ制御信号
を入力信号として位相検波器に加える。

位相検波器２１はＩ　ＭＨｚの基準信号と周波数０のＨ
レベルの人力信号とを比較した結果、　ＶＣＯの周波数
が非常に低いと判断して、　ＶＣＯに対して周波数を上
げる様な制御信号をループフィルタ２２を介して送出す
るので、　ＶＣＯの制御電圧は徐々に高くなる（第３図
−■〜■参照）。

また、第２のＰＬＬ発振器が同期状態になったと判断し
た時（電源投入からＴ時間経過とする）、制御部から基
準信号と分周信号との同期を示すしレベルが送出される
ので、ＯＲゲー）４１から分周信号が入力信号として位
相検波器に加えられる。

これにより、第１のＰＬＬ発振器のループが形成される
。

この時、第１のＶＣＯの出力信号の周波数Ｆｖは１時間
中の制御電圧によりＦｖ＞ＦＬの関係を満即ち、２重Ｐ
ＬＬの構成の場合、第１のＰＬＬは広帯域であるが、第
２のＰＬＬはミックスダウン用である為に狭帯域のＶＣ
Ｏを使用することができる。

一般に、ＶＣＯが狭帯域であればｖＣＯの雑音特性は良
くなるので第２　ＰＬＬではループ帯域を狭く設定し低
雑音化を計るが、これにより引き込み時間が長くなり、
第２のＰＬＬは第１のＰＬＬよりも引き込み時間が長く
なる。

そこで１第２　ＰＬＬが引き込みが終わって同期状態に
なった時（電源投入から時間Ｔ経過）には第１のループ
のＦｖは充分高くなっていると考えられる４゜ さて、第１のＰＬＬは第３図−■〜■の右側に示す様に
引き込み過程に入り、ＶＣＯ１４の出力信号は基準信号
と同期状態になって定常状態になる。

（３）外乱が印加した時の動作（第４図参照）例えば、
外乱として基準信号が変動した場合を考える。

基準信号Ｆ、Ｉが変動した時、　ＰＬＬはＦｖをＦ。

に同期させる様に動作する為＋ＦＩｌ＋の変動が微少あ
るいは緩やかであれば問題ないが、不連続１大きな周波
数変動であるとループが追従しきれない為に同期外れを
起こすことになる。

この時もループは常にＦＲに追従しようとする為、　Ｖ
ＣＯの制御電圧も大きく変動することになり同期外れ時
にＦｖ　＜　Ｆｔの状態にはいると誤応答になる。

また、第５図は別の本発明の実施例のブロック図を示す
。第２図では基準信号と第２の、ＰＬＬ発振器で生成し
た分周信号との同期／非同期を制御部で監視し、スイッ
チ制御信号を送出していたが。

第５図では制御部としてタイマ５２を用い、電源オン情
報で動作させ、Ｔ時間経過したらオフになってＬレベル
をスイッチに送出させて分周信号が位相比較器２１に加
えられる。以後は第２図の動作と一致する。

即ち、誤って位相同期ループが逆極性に応答することは
ない。尚、従来例の様に電圧加算回路がないので周波数
シンセサイザの雑音特性およびスプリアス特性を劣化し
ない。

〔発明の効果］ 以上詳細に説明した様に本発明によれば９周波数シンセ
サイザの雑音特性およびスプリアス特性を劣化させるこ
となく、初期周波数１位相引き込み時における逆極性応
答の防止が図れると云う効果がある。

【図面の簡単な説明】

第１図は本発明の、原理ブロック図、 第２図は本発明の実施例のブロンク図、第３図は第２図
の動作説明図、 第４図は第２図の別の動作説明図、 第５図は別の本発明の実施例のブロック図、第６図は周
波数シンセサイザの原理図の一例、第７図は■ＣＯ制御
電圧：出力周波数の一例を示す図、 第８図は第６図の初期状態周波数関係図、第９図は従来
例のブロック図を示す。 図において、 ２は位相比較手段、 ３は混合・分周手段、 ４はスイッチ、 ５は制御手段、 １４は電圧制御発振器を示す。 ＪｌｎイでＬ１１］同ｕ　回Ｅ＋ 第２のイｔＵ目同」ト回偵シ 本発明ｎ庁、県しブＯ・ソノ図 第 図（での１） 第 ９位相同期回路 本命日月１７′ｌＲ２王里フ゛Ｄツ２図第 丁 図（その２） 本発明の実４翫ｆ７１Ｊの７′ロノタ図第２図の動作言
え明図 ′￥２記の別の重力作設朗図 第 図 別の本発明の実施例のプロ１．り図 第 図 周波数シンに吻′ザの原理図の一イ列 第 図 ｖＯＯ制御電斤：出力揚５皮数特性の−べ列Σ示す図 第 ワ 図 第へ図の初期７人別犯皮ば関係図 第 図 従来９＋ｌｎブロック図 第 ワ 図

Claims (1)

1. 【特許請求の範囲】 １、入力する第１の制御電圧に対応する周波数の出力信
   号を送出する第１の電圧制御発振器（１４）と、該出力
   信号と外部入力信号とを混合してＮ分周（Ｎは正の整数
   ）して得た第１の分周信号を送出する混合・分周手段（
   ３）と、基準信号と入力信号との位相差を検出して該出
   力信号が該基準信号に位相同期する様な該第１の制御信
   号を送出する第１の位相比較手段（２）とを含む第１の
   位相同期回路と、 第２の電圧制御発振器（６３）の出力信号を分周器（６
   ４）でＭ分周（Ｍは正の整数）して得た第２の分周信号
   と該基準信号とを第２の位相比較手段（６５）で位相比
   較して得た第２の制御信号を用いて、該第２の電圧制御
   発振器の出力信号を該基準信号に同期させて該外部入力
   信号として送出する第２の位相同期回路（６）とを有す
   る周波数シンセサイザにおいて、 該基準信号と該第２の分周信号とが同期状態にあるか否
   かを検出して対応する状態の第３の制御信号を送出する
   制御手段（５）と、入力する該第３の制御信号の状態に
   対応して、該第１の分周信号が該入力信号として該第１
   の位相比較手段に入力するのを制御するスイッチ（４）
   とを設けたことを特徴とする周波数シンセサイザ。 ２、特許請求の範囲第１項記載の周波数シンセサイザに
   おいて、 該周波数シンセサイザの電源オンで動作を開始し、該第
   ２の位相同期回路が非同期状態から同期状態になるまで
   の時間とほぼ同じ時間の後に動作を停止してスイッチオ
   ン制御信号を送出するタイマ（５′）と、該スイッチオ
   ン制御信号が入力した時に該第１の分周信号を該入力信
   号として該第１の位相比較手段に入力させるスイッチ（
   ４′）とを設けたことを特徴とする周波数シンセサイザ
   。