JPS6148284B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は被変調波信号から搬送波を抽出する回
路に関し、特に位相変動分を含む被変調波から位
相同期回路（以下PLL回路と称する。）を用いて
搬送波を抽出する回路に関する。

搬送波抑圧方式による信号の受信においては、
受信した信号波から復調用の搬送波を抽出しなけ
ればならない。

一方、最近AMによるステレオ放送の方式とし
て二つの側帯波のそれぞれに異なつた情報を乗せ
るいわゆるISB方式が提案されている。

AMステレオの一方式は、左右の和信号で搬送
波を振幅変調し、この搬送波と直交する搬送波を
差信号で振幅変調し、これらを加え合せたもので
あるので、振幅と位相の変化する信号が放送され
る。この場合、放送波は位相変調分を含むことに
なるので、単純な方法では搬送波を抽出すること
は出来ない。

従来提案されている搬送波抽出回路の一例は、
第１図に示すように、可変容量ダイオード１とイ
ンダクタンス２の第１の並列共振回路３を入力被
変調波で励振し、その出力と入力被変調波とを位
相比較器４で位相比較して、その比較出力で可変
容量ダイオード１を制御するようにした第１の位
相同期回路PLL₁と上記第１の並列共振回路の出
力で可変容量ダイオード５とインダクタンス６か
らなる第２の並列共振回路７を励振するととも
に、その出力と第１の並列共振回路３の出力とを
位相比較器８で位相比較してその比較出力で可変
容量ダイオード５を制御するようにした第２の位
相同期回路PLL₂とを備え、位相比較器８の出力
の交流分を第１の共振回路３の可変容量ダイオー
ド１の制御のために帰還し、第２の共振回路７の
出力として搬送波を得るようにしている。

なお、図で、９，１０はリミツター、１１，１
２はローパスフイルター、１３はバツフアアン
プ、１４は交流増幅器である。

この回路によれば、入力信号の平均周波数にロ
ツクした安定な搬送波を出力として得ることがで
きるが、この回路自体に周波数選択特性を持たせ
ることは理論的に不可能である。なぜなら、共振
回路を用いたPLLの場合は、周波数選択性は共振
回路のＱによつてきまるが、一般にＱはそれほど
高くできない。それ故、この回路を周波数選択回
路の後段に接続して使用する場合、その周波数選
択回路の帯域幅が比較的広い場合、周波数の異な
る複数個の信号の合成信号が出力されるので、こ
の従来の搬送波抽出回路では、目的とする搬送波
を抽出することは不可能であつた。

従つて、本発明の目的は、周波数選択特性を有
する搬送波抽出回路を提供することを目的とす
る。

また、本発明の他の目的は、ロツクイン時間が
短く、従つて周波数選択動作に充分追随して動作
するこの種回路を提供することである。

本発明の特徴は、上述のように２つの位相同期
回路を組合せた搬送波抽出回路において、前段の
位相同期回路における並列共振回路を電圧制御発
振器（VCO）とし、前段の位相同期回路のキヤ
プチヤーレンジを狭く設定したものである。後段
の位相同期回路については、並列共振回路を用
い、VCOを用いないことが重要である。更に、
本発明の他の特徴は、後段の位相同期回路から前
段への帰還を、前段の位相同期回路がロツク状態
にないときに遮断するようにしたもので、これに
より、ロツクイン時間を短縮したものである。

以下、本発明を図面に示す実施例を参照して詳
細に説明する。

第２図は、本発明の一実施例を示すブロツク図
で、同図を参照して、第１の位相同期回路PLL₁
は、入力端子T₁からの入力信号を入力とし、分
周器２０の出力と位相比較する位相比較器１５
と、その出力から直流分と所要帯域（キヤプチヤ
ーレンジ以下）の成分を取り出すローパスフイル
タ１６と、ローパスフイルタ１６の出力へ第２の
位相同期回路PLL₂からの帰還信号を加える和回
路１７と、その出力を増幅する直流増幅器１８
と、直流増幅器１８の出力を制御信号として発振
周波数を制御されるVCO１９と、その発振出力
を分周する分周器２０とからなつている。そし
て、この第１の位相同期回路PLL₁のキヤプチヤ
ーレンジはこのループの一巡利得によつて所定の
値に定められている。

第３図を参照して、この搬送波抽出回路の使用
において、周波数選択回路で選択される信号の周
波数_１，_２，…，_o配置が、図のようにな
つているとすると、キヤプチヤーレンジを、Δ
のように狭くして、各一つの信号周波数、例えば
_７、を中心として両側の信号周波数に及ばない
ような周波数範囲Δにすれば、目的とする周波
数に、第１の位相同期回路がロツクするので、目
的の搬送波を抽出することができる。すなわち、
第１の位相同期回路のキヤプチヤーレンジは入力
信号の最小周波数差より小さく設定すれば良い。

従つて、第１の位相同期回路PLL₁は、そのキ
ヤプチヤーレンジ内で、入力信号の位相変動に追
従して動作する。

第２の位相同期回路PLL₂は、第１の位相同期
回路PLL₁の分周器２０の出力（これは、入力信
号の位相変動に対応した位相変動を有することに
なるが）を参照信号とする位相比較器２１と、そ
の出力から直流分をとり出すローパスフイルタ２
２と、ローパスフイルタ２２の出力で共振周波数
を制御されかつ上記分周器２０の出力で励振さ
れ、励振出力を上記位相比較器２１へ供給する並
列共振回路２３（これは、第１図と同様に可変容
量ダイオードとインダクタンスとの並列回路から
なる）とから構成され、位相比較器２１の出力の
うち交流分は交流増幅器２４、スイツチング回路
２５を介して第１の位相同期回路PLL₁へ帰還さ
れ、和回路１７でローパスフイルタ１６の出力に
重畳される。

並列共振回路２３には、入力信号の位相変動に
応じた位相変動を有する分周器２０の出力が入力
されるが、並列共振回路２３は自己の固有振動周
波数の振動を維持しようとするため、位相変動の
少ない電圧を出力する。位相比較器２１では、並
列共振回路２３の出力と位相変動を伴なつた分周
器２０の出力とが比較される。この位相比較器２
１の出力の交流分が帰還されてVCO１９を制御
するようにしているので、この帰還がかかつてい
るときは、VCO１９したがつて分周器２０の出
力における位相変動は抑圧される。

それ故、入力端子T₁から入力信号が入力され
ているとき、第１の位相同期回路PLL₁は、その
キヤプチヤーレンジ内でロツクして、VCO１９
および共振回路２３の出力からは、入力信号の位
相変動分を除いた一定周波数の搬送波を得ること
ができる。図では、この搬送波出力を並列共振回
路から得るように出力端子T₂を示した。

入力信号が変化して、キヤプチヤーレンジから
外れると、第１の位相同期回路PLL₁のロツクが
外れる。従つて、この実施例によるときは、目的
とする信号の搬送波を確実に抽出することができ
る。

このように、VCOを用いた第１の位相同期回
路と、VCOの代りに並列共振回路を用いた第２
の位相同期回路とを組み合せることによつて、複
数の信号の入力があつた場合でも、第１の位相同
期回路のキヤプチヤーレンジ内にある信号のみに
ロツクするので、目的とする搬送波を抽出するこ
とができる。

第１の位相同期回路は、VCOを用いたPLL
で、希望する搬送波の周波数に近い周波数の電圧
をVCOで発振させ、かつキヤプチヤーレンジを
狭くすることにより周波数選択性を持たせること
ができるが、キヤプチヤーレンジが狭いためロツ
ク外れやロツクインタイムが長いという欠点があ
る。一方、第２の位相同期回路は、共振回路を用
いたPLLで、共振特性の帯域幅はあまり狭くでき
ないので、周波数選択性は悪い。しかし共振回路
は受動回路であるためVCOを用いたPLLのよう
にロツクに伴う問題はない。

以上のように、本発明は、異なる位相同期回路
を前後に用い、それぞれの欠点を補ない合つて、
周波数選択性の良い、しかも比較的ロツクイン時
間の短い搬送波抽出回路を得ているものである。

もしPLL₂の２３の代りにVCOを使うと、これ
自体で、帰還すべき位相変動による交流分を位相
比較器２１の出力から取り出すことは難かしい。
すなわち、２１によつて２０からの出力信号とこ
のVCOの出力との位相変動の差を２３と同様に
検出しようとすると、PLL₂の応答を入力信号の
位相変動に対して極めて遅くしなければならな
い。すなわち、キヤプチヤーレンジ内で、PLL₂
の入力信号の位相あるいは周波数が変動しても
PLL₂のVCOの位相が追従しないようにしなけれ
ば、位相変動分を検知することができない。通常
変調信号周波数のローエンドの1/100程度の周波
数に応答しないようになされるのでローエンドを
50Hzとすれば0.5Hzまで応答しないようにされ
る。それ故セトリングタイムは２秒以上になる。

従つて、このような手段を使うとPLL₁がT₁に
印加される入力信号にロツクしても、PLL₂は分
周器２０からの出力信号にアンロツクで、長い時
間かかつてロツクすることになり、PLL₂がロツ
クする間２０の出力信号とPLL₂のVCOの出力信
号の周波数が異る結果となる。そこでPLL₂の
VCO出力に因つて入力信号を同期検波している
と、その出力にPLL₂がロツクする迄ビート成分
が現われこれは可聴周波であるから妨害となり、
不都合である。

それと共にPLL₂がロツクした後でなければ
PLL₂で得られた位相変動に基く交流信号をPLL₁
に帰還出来ないから、PLL全体の応答時間は増々
遅くなり実用的でない。

以上の如き理由に因つて本発明のような構成の
PLL₂を使用することは極めて有効である。

スイツチング回路２５は、上記の動作に関して
は不要である。従つてスイツチング回路を設けず
に、直接帰還しても良いが、この場合、以下に述
べるように、実際の受信機へ使用した場合に不便
が生ずるので、この不便を解決するために用いた
ものである。

第４図を参照して、同図は本発明による搬送波
抽出回路を、受信機へ適用した場合の構成を示す
ブロツク図で、アンテナ２６に結合された高周波
段および中間周波変換段２７で周波数選択が行わ
れ、その出力としての中間周波を中間周波増幅器
２８で増幅して、搬送波抽出回路２９へ入力す
る。

この構成では、高周波および中間周波変換段２
７で、周波数選択動作を行なうことによつて、搬
送波抽出回路２９への入力信号が当然変化する。
従つて、一つの放送受信時から、他の放送受信に
変更する場合、周波数選択動作により、搬送波抽
出回路２８の第１の位相同期回路（第２図
PLL₁）のロツクが外れる。そして次の放送局の放
送信号へ同調されたとき即座に再びロツクがかか
ることが必要である。このロツクが遅れると、周
波数選択操作を極めてゆつくりと行なわなければ
選局は不可能となり、実用上、不便である。とこ
ろで、第２図で、スイツチング回路２５がオンに
なつていて、帰還がかかりつぱなしになつている
と、ロツクイン時間が長く、この帰還がかかつて
いなければ、ロツクイン時間が短い特徴がある。

そこで、第４図のように、受信機に応用する場
合、このスイツチング回路２５を利用して、周波
数選択時に第１の位相同期回路PLL₁への帰還を
遮断するようにすれば良い。

これを自動的に行なうようにした例を第５図に
示す。第５図を参照して、スイツチング回路２５
は、帰還ラインをアースするスイツチ２５１を有
し、そのスイツチの動作を、第２図の位相同期回
路における第１の位相同期回路PLL₁がロツクし
ているかいないかを検出する回路の出力で制御す
るようにしている。この検出回路の一例は、第２
図の搬送波抽出回路の入力端子T₁へ加えられる
信号と、分周器２０の出力信号とを入力とする掛
算器（またはスイツチング回路）３０と、その出
力に応じて制御信号を発生する論理回路３１、そ
の出力で制御される充放電回路３２からなり、こ
の充放電回路３２の出力でスイツチ２５１を制御
するようにしている。

すなわち、今第２図において第１の位相同期回
路PLL₁がロツクしていると、掛算器３０への入
力は、入力端子T₁への入力信号とその搬送波と
なるので、出力には単極の直流成分と交流成分が
発生する。この直流成分に応じた信号を論理回路
３１で発生し、充放電回路３２を動作させ、その
出力でスイツチ２５１をオフとさせる。かくし
て、第２の位相同期回路からの帰還信号は供給さ
れる。一方、第１の位相同期回路がロツクしてい
ないときは、分周器２０から掛算器３０への入力
が不定となるので、掛算器３０の出力は発生せ
ず、従つて充放電回路３２からの出力はなく、従
つてスイツチ２５１はオンとなり、第２の位相同
期回路PLL₂から第１の位相同期回路PLL₁への帰
還路がアースされ、帰還が遮断される。

第６図は、スイツチ２５１にFETトランジス
タを用いた場合の充放電回路を含む具体例を示す
回路図で、電界効果トランジスタFET₁とFET₂
が上記のスイツチ（第５図２５１）として作用
し、抵抗R₁とR₂、コンデンサC₁，C₂で充放電回
路を構成し、第５図の論理回路３１からの出力が
あるとき、トランジスタFET₁，FET₂はオフす
る。

以下に、第２図の回路に、第５図の回路を適用
して、第４図のような受信機に組み込んだ場合の
動作を第７図を参照して説明する。

受信機の高周波段および中間周波変換段（第４
図２７）で同調操作を行うと、搬送波抽出回路
（第２図および第４図２９）の入力端子T₁の入力
信号周波数_１は変化する。そして目的とする同
調周波数が_０であるとする（第７図ａ参照）。

今、同調動作によつて、入力信号周波数が、第
１の位相同期回路PLL₁のキヤプチヤーレンジ
（_０±Δ）内に入る（この時刻を_０とす
る）と、この位相同期回路はロツク状態に入つて
安定する。

このとき、スイツチング回路２５で帰還信号が
遮断されていないとすると、この帰還信号の故
に、第１の位相同期回路PLL₁がロツク状態に安
定する迄（ロツクイン時間という。）に比較的長
い時間（t₂−t₀）を要し、従つて、同調動作の速度
に追従できずに、選局が行なわれない恐れがある
（第７図ｂ参照）。

しかしながら、ここでは、第５図（具体例とし
ては第６図）の回路が作用し、ロツクが安定する
迄帰還が遮断されているので、ロツクイン時間は
非常に短く（t₁−t₀）の時間で行なわれる（第７図
ｂ参照）。

すなわち、入力信号の周波数が第１の位相同期
回路PLL₁のキヤプチヤーレンジに入つていない
とき、詳細には、｜_v／Ｎ−_１｜＞Δのと
き（ここで_vはVCO１９の出力周波数、Ｎは分
周器２０の分周比である。）、掛算器（第５図３
０）の両入力は周波数・位相とも一致しないの
で、その出力に直流分が現われず（第７図ｃ参
照）、従つて、論理回路３１の出力も０で（第７
図ｄ参照）、それ故、充放電回路３２の出力も０
（第７図ｅ参照）で、スイツチ２５１はオンに保
たれる。この結果、第２の位相同期回路PLL₂か
らの帰還が遮断される。

第１の位相同期回路がロツク状態に安定する
と、掛算器３０の出力に直流成分が現われ（第７
図ｃ参照）、論理回路３１および充放電回路３２
に出力が現われ（第７図ｄ，ｅ参照）、従つてス
イツチ２５１がオフとなり、帰還がかかり、この
結果、この搬送波抽出回路からは、目的とする搬
送波_０が安定して抽出される。

なお上記実施例において、分周器２０は、主
に、移相の目的で用いたもので、必須のものでは
ない。すなわち、一般に、位相比較器１５は、比
較される二信号の位相差はπ／２で安定するので、 VCO１９の出力をπ／２移相することを目的とした ものである。

また、第５図の掛算器３０へ入力される分周器
２０の出力は、他の入力すなわち端子T₁の入力
信号と同相とするため、分周器２０に同相出力端
子を設け、その出力端子から掛算器３０へ印加さ
れる。

以上、本発明を特定の実施例について説明した
が、本発明はこれらの実施例に限定されるもので
はなく、種々の他の設計が可能であることは言う
迄もない。

【図面の簡単な説明】

第１図は従来例を示すブロツク図、第２図は本
発明の一実施例を示すブロツク図、第３図は入力
信号の周波数配置の一例を示す図、第４図は、本
発明の一応用例を示すブロツク図、第５図は、帰
還信号の遮断回路の一例を示すブロツク図、第６
図は、第５図の回路の一部の具体回路の一例を示
す回路図、第７図は、動作を説明するための各部
の動作状態を示す図である。 PLL₁…第１の位相同期回路、PLL₂…第２の位
相同期回路、T₁〜T₄…端子、１５…位相比較
器、１６…ローパスフイルタ、１７…和回路、１
８…直流増幅器、１９…電圧制御発振器
（VCO）、２０…分周器、２１…位相比較器、２
２…ローパスフイルタ、２３…並列共振回路、２
４…交流増幅器、２５…スイツチング回路、３０
…掛算器、３１…論理回路、３２…充放電回路。

Claims (1)

1. 【特許請求の範囲】 １ 搬送波の変調によつて得た位相変動分を含む
   被変調波から搬送波を抽出する回路であつて、電
   圧制御発振器と、該電圧制御発振器の出力と上記
   被変調波とを位相比較する第１の位相比較回路と
   を有し、該第１の位相比較回路の出力の直流分で
   上記電圧制御発振器を制御するようにした第１の
   位相同期回路、上記電圧制御発振器の出力で励振
   されかつ電圧で共振周波数を制御される共振回路
   と、該電圧制御発振器出力と該共振回路出力とを
   位相比較する第２の位相比較回路とを有し該第２
   の位相比較回路出力の直流分で上記共振回路を制
   御するようにした第２の位相同期回路、および該
   第２の位相同期回路出力を上記第１の位相同期回
   路へ帰還するため上記第２の位相比較回路の出力
   の交流分を上記電圧制御発振器の制御信号に重畳
   する重畳回路を有し、かつ上記第１の位相同期回
   路のキヤプチヤーレンジを狭く設定したことを特
   徴とする位相同期回路を用いた搬送波抽出回路。 ２ 特許請求の範囲第１項記載の搬送波抽出回路
   において、上記第２の位相比較器出力と上記重畳
   回路との接続路の途中にスイツチング回路を備え
   上記帰還を断続できるようにした搬送波抽出回
   路。 ３ 特許請求の範囲第２項記載の搬送波抽出回路
   において、上記第１の位相同期回路が同期状態に
   ないことを検出する手段を備え、該検出手段出力
   で上記スイツチング回路を上記帰還を断とするよ
   うに制御するようにした搬送波抽出回路。