JPH06232927A - ディジタル信号復調装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタル変調信号を安定に受信し、復調す
る。 【構成】 入力端子１からの受信ＲＦ信号はミクサ回路
２で局部発振器３からの信号によって周波数変換され、
ＩＦフィルタ７を通ってＩＦ信号となる。このＩＦ信号
は同期検波回路９，１０で発振器１１からの搬送波によ
って同期検波される。これらの出力信号は、ディジタル
化復調回路１７で復調されるとともに、周波数誤差検出
回路１３に供給され、ミクサ回路２からのＩＦ信号の周
波数とＩＦフィルタ７の中心周波数との周波数差がＡＦ
Ｃ制御信号として得られる。このＡＦＣ制御信号に応じ
て局部発振器３の発振周波数が制御され、ミクサ回路２
からのＩＦ信号の周波数がＩＦフィルタ７の中心周波数
に等しく設定される。また、発振器１１の発振周波数
は、分周器１６，位相比較器１５及び基準発振器１４か
らなるＰＬＬ回路により、ＩＦフィルタ７の中心周波数
に等しく設定される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＳＫ（Ｍinimum Ｐh
ase Ｓhift Ｋeying）変調やＱＰＳＫ（Ｑuadrature Ｐ
hase Ｓhift Ｋeying）変調等のディジタル変調された
信号を受信するヘテロダイン受信機等に用いて好適なデ
ィジタル信号復調装置に関する。

【０００２】

【従来の技術】受信したＭＳＫ信号を復調するための同
期検波方式を用いた従来のディジタル信号復調装置で
は、基準信号である搬送波の再生方法が重要であり、例
えば特開昭５５−７３１６４号公報の記載の技術では、
搬送波再生回路として変形コスタスル−プを用いて搬送
位相誤差信号を抽出し、これによって電圧制御発振器を
制御して搬送波を得るようになっている。この技術によ
ると、搬送波の周波数変動が大きい場合には最良の状態
で復調できず、復調装置の性能が劣化するという問題が
あが、搬送波の周波数変動の大きい伝送システムにおい
ては、搬送波再生回路内の電圧制御発振器（ＶＣＯ）等
の設計を変動の大きさに対応して行なうことにより、搬
送波を良好に再生でき、従って、変調波を復調すること
ができる。

【０００３】

【発明が解決しようとする課題】しかし、上記従来技術
では、即ち、ヘテロダイン受信機のように、局部発振器
のドリフトにともなう中間周波数のドリフトに対して、
固定の中間周波数通過用バンドパスフィルタによる側帯
波の過不足や搬送波のπ／２（９０度）移相器の位相ず
れについて配慮されておらず、再生信号の誤り率が劣化
するという問題があった。

【０００４】本発明の目的は、かかる問題を解消し、Ｍ
ＳＫ変調等でデジタル変調された信号を安定に復調可能
としたディジタル信号復調装置を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、選局すべき所望チャンネルの受信信号等
の入力変調信号を所定の中間周波信号に変換する周波数
変換部と、該中間周波信号を抽出する中間周波フィルタ
と、該中間周波信号を異なる位相の搬送波で同期検波す
る第１，第２の同期検波器と、該第１，第２の同期検波
器の出力信号を復調するディジタル化復調回路と、該搬
送波を発生する同期検波用発振器とを備えたディジタル
信号復調装置において、該同期検波用発振器の発振周波
数と該中間周波フィルタの中心周波数とのずれを検出
し、そのずれ情報を生成する周波数誤差検出手段を設
け、該ずれ情報によって該周波数変換部から出力される
該中間周波信号の周波数を該中間周波フィルタの中心周
波数に一致させる。

【０００６】また、本発明は、同期検波用発振器が分周
器や位相比較器とともにＰＬＬ回路を構成し、この位相
比較器の基準入力として、周波数変換部に使用する高安
定な基準発振器の基準信号を併用する

【０００７】

【作用】入力変調信号に周波数変動があっても、これが
周波数変換部によって変換された中間周波信号の周波数
は中間周波バンドパスフィルタの中心周波数に安定して
一致するようになるため、固定通過帯域の中間周波バン
ドパスフィルタによる側帯波の過不足がなくなるし、ま
た、搬送波の９０度移相器の位相ずれのない状態で復調
が可能となる。従って、復調回路は最良の状態で復調動
作を行ない、復調データの誤り率の劣化を防止できる。

【０００８】また、同期検波用発振器は非常に安定した
周波数の基準発振器からの基準信号を用いたＰＬＬ回路
で制御されるため、非常に周波数が安定した搬送波を発
生することができるし、また、この基準発振器は周波数
変換器を構成する局部発振器と選局回路からなるＰＬＬ
回路の基準発振器でもあり、デュアルＰＬＬに共用する
ものであるから、回路構成の簡略化及び基準周波数を複
数設けることによるビ−ト妨害の発生を抑えることがで
きる。

【０００９】

【実施例】以下、本発明の実施例を、ヘテロダイン受信
機に適用したものとして、図面を用いて説明する。図１
は本発明によるディジタル信号復調装置の一実施例を示
すブロック図であって、１は入力端子、２はミクサ回
路、３は局部発振器、４は選局回路、５はマイクロコン
ピュータ（以下、マイコンという）、６は入力端子、７
はＩＦ（中間周波）フィルタ、８は分配器、９，１０は
同期検波回路、１１は同期検波用発振器、１２はπ／２
移相器、１３は周波数誤差検出回路、１４は基準発振
器、１５は位相比較器、１６は分周器、１７はディジタ
ル化復調回路、１８，１９はＡ／Ｄ（アナログ／ディジ
タル）コンバータ、２０，２１はＦＩＲフィルタ、２２
は複素乗算器、２３，２４はＲＯＭ（リードオンリメモ
リ）、２５，２６は出力端子、２７は位相検出器、２８
はＲＯＭ、２９はクロック再生回路である。

【００１０】同図において、入力端子１から入力される
受信無線周波（ＲＦ）信号はミクサ回路２でチャンネル
選局用の局部発振器３の出力信号と混合され、ＩＦ（中
間周波）信号に変換される。また、マイコン５からは入
力端子６から入力されるチャンネル選局信号に応じた選
局デ−タが出力され、局部発振器３の出力信号を分周す
る選局回路４内の分周器の分周比を変化させる。この選
局回路４では、この分周器の出力信号と基準発振器１４
からの非常に安定した周波数の基準信号とが位相比較さ
れ、これらの周波数が一致するようにその位相誤差信号
によって局部発振器３の発振周波数を制御する。これに
より、局部発振器３から選局データに応じた周波数の出
力信号が得られ、これがミクサ回路２に供給される。

【００１１】このミクサ回路２の出力信号がバンドパス
フィルタであるＩＦフィルタ７に供給されることによ
り、入力端子６から入力されるチャンネル選局信号によ
って指定されるチャンネル以外の受信信号や不要な帯域
外雑音、妨害等が除去され、このチャンネル選局信号に
よって指定されるチャンネルのＩＦ信号が選局される。
また、ＩＦフィルタ７では、伝送路の特性を最適とする
ように波形等化も行なわれる。

【００１２】ＩＦフィルタ７から出力されるＩＦ信号は
分配器８で２分配され、同期検波回路９，１０に供給さ
れる。同期検波回路９では、電圧制御型発振器（ＶＣ
Ｏ）である同期検波用発振器１１から出力される搬送波
がπ／２移相器１２で移相されて供給され、これによっ
て分配器８からのＩＦ信号が同期検波される。また、同
期検波回路１０でも、同期検波用発振器１１からの搬送
波によって分配器８からのＩＦ信号が同期検波される。
同期検波回路９，１０の出力信号はディジタル化復調回
路１７に供給されるとともに、周波数誤差検出回路１３
に供給される。

【００１３】同期検波用発振器１１と分周器１６と位相
比較器１５とは基準発振器１４からの基準信号を入力す
るＰＬＬ回路を形成しており、同期検波用発振器１１の
発振周波数がＩＦフィルタ７の中心周波数（基準ＩＦ周
波数）と一致するように、このＰＬＬ回路が動作する。
このように、ＰＬＬ回路を用いることにより、基準発振
器１４から出力される基準信号から同期検波回路９，１
０の搬送波が形成される。

【００１４】ディジタル化復調回路１７では、同期検波
回路９，１０の出力信号が夫々Ａ／Ｄコンバータ１８，
１９でディジタル化され、波形整形用のＦＩＲフィルタ
２０，２１を介して複素乗算器２２に供給される。この
複素乗算器２２と位相検出器２７とＲＯＭ２８はディジ
タルＰＬＬ検波回路を構成しており、複素乗算器２２の
２つの出力信号からＲＯＭ２３，２４によって復調デー
タが得られ、出力端子２５，２６から出力される。ま
た、複素乗算器２２の２つの出力信号からクロック再生
回路２９によってクロックが再生され、このクロックを
サンプリングパルスとして、Ａ／Ｄコンバータ１８，１
９は同期検波回路９，１０の出力信号をディジタル化す
る。かかるディジタル化復調回路１７の動作は、例え
ば、電子通信学会技術報告ＳＡＴ−４８「衛星通信用デ
ィジタル復調ＬＳＩの開発」で詳細に説明されており、
ここでは、その動作のこれ以上の詳細な説明を省略す
る。

【００１５】ところで、例えば、入力端子１より入力さ
れるＲＦ信号に周波数ずれが生ずると、ミクサ回路２か
ら出力されるＩＦ信号の周波数がＩＦフィルタ７の基準
ＩＦ周波数からずれてしまい、復調特性が劣化する。そ
こで、この実施例では、これを防止するために、ＡＦＣ
（自動周波数制御）機能が設けられている。

【００１６】即ち、同期検波回路９，１０の出力信号は
周波数誤差検出回路１３に供給されて、ディジタル化復
調回路１７のクロック再生回路２９から出力されるクロ
ック信号でもって処理され、ＩＦフィルタ７から出力さ
れるＩＦ信号の周波数と同期検波用発振器１１の出力信
号の周波数との差が検出させる。この周波数差信号がＡ
ＦＣ制御信号として選局用のマイコン５に供給される。
周波数誤差検出回路１３の周波数誤差検出動作は、例え
ば上記の特開昭５５−７３１６４号公報等に詳しく述べ
られているように、コスタスル−プ等を用いて行なわれ
る。この周波数誤差検出動作は、周波数誤差を帰還する
ＡＦＣル−プであるため、後段のディジタル化復調回路
１７が同期状態になくてもＡＦＣル−プがかかる。

【００１７】かかるＡＦＣ機能でもって、同期検波回路
９，１０の出力信号から周波数ずれが検出され、選局デ
−タを出力するマイコン５にこのずれ情報が帰還されて
局部発振器３の発振周波数が制御される。これにより、
ＩＦフィルタ７の基準ＩＦ周波数に周波数が一致した安
定なＩＦ信号を容易に得ることができ、良好なデジタル
信号復調動作を得ることができる。

【００１８】この実施例は、周波数誤差検出にクロック
信号を用いる例えばＭＳＫ等のディジタル変調方式の復
調に効果がある。

【００１９】以上のように、この実施例では、周波数誤
差を帰還する上記のＡＦＣル−プによってミクサ回路２
から出力されるＩＦ信号の周波数がＩＦフィルタ７の基
準ＩＦ周波数に一致するようになるので、固定通過帯域
のＩＦフィルタ７による側帯波の過不足がなくなるし、
また、同期検波用発振器１１の発振周波数がＩＦフィル
タ７の基準ＩＦ周波数に正確に一致するようになるの
で、同期検波回路９，１０での同期検波が正しく行なわ
れ、従って、ディジタル化復調回路１７での復調動作が
最良の状態で行なわれて復調データの誤り率の劣化を防
止できる。

【００２０】また、この実施例では、選局部（チューナ
部）を制御するＡＰＣループは、同期検波回路９，１０
の出力信号から周波数誤差を検出し、その周波数誤差信
号を選局部（チューナ部）に帰還する構成をなしている
ため、後段のディジタル化復調回路１７が同期状態にな
くても選局部（チューナ部）に制御がかかることにな
り、受信ＲＦ信号に大きな周波数ずれが生じた場合で
も、安定なＡＦＣ特性が得られる。

【００２１】さらに、この実施例では、同期検波回路
９，１０の搬送波発生手段として固有の基準発振器を用
いるのではなく、選局用の基準発振器１４を同期検波用
発振器１１の制御用基準発振器としても用いるようにし
ているので、回路構成の簡略化や基準発振器を複数用い
ることによる相互妨害の発生を抑えることができる。

【００２２】図２は図１における周波数誤差検出回路１
３の一具体例を示すブロックであって、１３ａ，１３ｂ
は乗算器、１３ｃはＬＰＦ（ローパスフィルタ）であ
り、図１に対応する部分には同一符号をつけている。

【００２３】この具体例は変形コスタスル−プをなすも
のである。図２において、同期検波回路９，１０の出力
信号を乗算器１３ａで乗算し、その出力信号を乗算器１
３ｂでディジタル化復調回路１７のクロック再生回路２
９（図１）からのクロックと乗算し、この乗算器１３ｂ
の出力信号をＬＰＦ１３ｃを通すことによってＡＦＣ制
御信号を得ている。

【００２４】図３は本発明によるディジタル信号復調装
置の他の実施例を示すブロック図であって、図１に対応
する部分には同一符号をつけて重複する説明を省略す
る。

【００２５】図１に示した実施例では、周波数誤差検出
回路１３がディジタル化復調回路１７からのクロックを
も用いて周波数誤差検出を行なうものであったが、この
実施例は、図３に示すように、周波数誤差検出回路１３
がディジタル化復調回路１７からのクロックを用いない
ものであって、例えば例えばＱＰＳＫ等のディジタル変
調方式の復調に有効である。この点以外の構成は、図１
に示した実施例と同様である。

【００２６】この実施例においても、図１に示した実施
例と同様、同期検波回路９，１０の出力信号の周波数ず
れを検出し、そのずれ情報をマイコン４に帰還して局部
発振器３の発振周波数を制御するものであり、ＩＦフィ
ルタ７の基準ＩＦ周波数に周波数が一致した安定なＩＦ
信号を容易に得ることができ、良好なデジタル信号復調
動作を得ることができる。

【００２７】また、図１に示した実施例と同様、この実
施例での周波数誤差検出動作も、周波数誤差を選局部に
帰還するＡＦＣル−プであるため、後段のディジタル化
復調回路１７が同期状態になくてもこれにＡＦＣル−プ
がかかり、周波数ずれが大きい場合でも、安定なＡＦＣ
特性が得られるし、選局用の基準発振器１４を同期検波
用発振器１１の制御用基準発振器にも用いるので、回路
の簡略化及び基準発振器を複数用いることによる相互妨
害の発生を抑えることができる。

【００２８】図４は図３での周波数誤差検出回路１３の
一具体例を示すブロックであって、１３ｄ，１３ｅは増
幅器、１３ｆ，１３ｇは乗算器、１３ｈは減算器、１３
ｉはＬＰＦであり、図３に対応する部分には同一符号を
つけている。

【００２９】この具体例もコスタスル−プである。同期
検波回路１０の出力信号が、増幅器１３ｄで増幅された
後、乗算器１３ｆで同期検波回路９の出力信号と乗算さ
れ、また、同期検波回路９の出力信号が、増幅器１３ｅ
で増幅された後、乗算器１３ｇで同期検波回路１０の出
力信号と乗算され、これら乗算器１３ｆ，１３ｇの出力
信号が減算回路１３ｈで減算され、この減算器１３ｈの
出力信号がＬＰＦ１３ｉを通されることにより、ＡＦＣ
制御信号を得ている。この具体例は、例えば、ＱＰＳＫ
等の変調方式に対して有効である。

【００３０】図５は本発明によるディジタル信号復調装
置のさらに他の実施例を示すブロック図であって、３０
は周波数誤差検出回路であり、図３に対応する部分には
同一符号をつけて重複する説明を省略する。

【００３１】この実施例は、図５に示すように、Ａ／Ｄ
コンバータ１８，１９のディジタル出力信号を周波数誤
差検出回路３０に供給してミクサ回路２からのＩＦ信号
と同期検波用発振器１１の出力信号との周波数差を検出
し、その周波数差信号をＡＦＣ制御信号として選局用の
マイコン５に帰還するものである。その他の構成は図３
に示した実施例と同様である。また、周波数誤差検出回
路３０の一具体例としては、図４に示した具体例の各部
がディジタル処理する回路とする。

【００３２】この実施例によると、図１，図３に示した
実施例と同様の効果が得られるが、さらに、周波数誤差
検出回路３０がディジタル動作を行なうため、ＩＣ化し
やすく、また、動作の安定化にも効果がある。

【００３３】図６は本発明によるディジタル信号復調装
置のさらに他の実施例を示すブロック図であって、３１
は周波数誤差検出回路であり、図３に対応する部分には
同一符号をつけて重複する説明を省略する。

【００３４】この実施例は、図６に示すように、複素乗
算器２２の２つの出力信号を周波数誤差検出回路３１に
供給してＩＦフィルタ７からのＩＦ信号と同期検波用発
振器１１の出力信号との周波数差を検出し、その周波数
差信号をＡＦＣ制御信号として選局用のマイコン５に帰
還するものである。その他の構成は、図３に示した実施
例と同様である。また、周波数誤差検出回路３１の一具
体例としては、図４に示した具体例の各部がディジタル
処理する回路とする。

【００３５】この実施例によると、複素乗算器２２の出
力信号もディジタル信号であることから、図５に示した
実施例と同様の効果が得られる。

【００３６】図７は本発明によるディジタル信号復調装
置のさらに他の実施例の要部を示すブロック図であっ
て、図１に対応する部分には同一符号をつけて重複する
説明を省略する。

【００３７】この実施例は、周波数誤差検出回路１３か
らのＡＦＣ制御信号を、図１に示した実施例のようにマ
イコン５に供給するのではなく、同期検波用発振器１１
に供給するものである。

【００３８】この実施例によると、同期検波回路９，１
０の出力信号から周波数ずれを検出し、そのずれ情報で
同期検波用発振器１１の発振周波数が制御されるから、
この同期検波用発振器１１から出力される搬送波の周波
数が分配器８から供給されるＩＦ信号の周波数に一致
し、このため、同期検波回路９，１０で正しい同期検波
が行なわれてディジタル化復調回路１７が良好なデジタ
ル信号復調動作を行なうことになる。

【００３９】図８は本発明によるディジタル信号復調装
置のさらに他の実施例を示すブロック図であって、３
２，３３はＬＰＦ、３４はデータ処理回路、３５は出力
端子、３６は同期再生回路、３７は位相誤差検出回路、
３８はクロック再生回路、３９は同期検出回路であり、
図１に対応する部分には同一符号をつけて重複する説明
を省略する。

【００４０】この実施例は、復調回路としてＭＳＫやＱ
ＰＳＫ等のディジタル復調回路を備えたヘテロダイン受
信機に適用したものである。

【００４１】図８において、同期検波回路９，１０の出
力信号は、夫々ＬＰＦ３２，３３で不要成分が除去され
てＩ，Ｑのベースバンド信号となり、データ処理回路３
４で処理されて出力端子３５から出力される。また、こ
れらベースバンド信号は同期再生回路３６に供給され
る。同期再生回路３６は位相誤差検出回路３７とクロッ
ク再生回路３８と同期検出回路３９とからなっている。
位相誤差検出回路３７は同期検波回路９，１０に供給さ
れるＩＦ信号と同期検波用発振回路１１で発生される搬
送波との間の位相誤差を検出し、位相誤差信号を発生す
る。従って、このＩＦ信号の周波数が変動すると、位相
誤差検出回路３７は位相誤差信号を発生する。また、ク
ロック再生回路３８はデータ処理回路３４でのデータ処
理用クロックを再生し、同期検出回路３９は同期検波回
路９，１０が同期したか否かを検出する。

【００４２】位相誤差検出回路３７で検出されたこの位
相差が位相誤差信号として同期検波用発振器１１とマイ
コン５とに供給される。同期検波用発振器１１はこの位
相誤差信号によってＩＦ信号の周波数に追従するように
発振周波数が制御される。また、マイコン５は、この位
相誤差信号に応じて選局回路４の分周器を制御すること
により、局部発振回路３の発振周波数を制御する。これ
により、ＩＦフィルタ７に入力されるＩＦ信号の周波数
をＩＦフィルタ７の基準ＩＦ周波数に一致させる。

【００４３】なお、位相誤差検出回路３７の位相誤差検
出動作は、例えば前記特開昭５５−７３１６４号公報等
に詳しく述べられているため、ここでは、その動作の説
明を省略する。

【００４４】ここで、この実施例の動作を説明すると、
いま、同期検波用発振器１１の発振周波数がＩＦフィル
タ７の基準ＩＦ周波数に等しくｆ₀であって、かつミク
サ回路２からのＩＦ信号の周波数がＩＦフィルタ７の基
準ＩＦ周波数と一致しているときの位相誤差検出回路３
７から出力される位相誤差信号の電圧が中心電圧Ｖ₀と
する。即ち、この位相誤差信号が中心電圧Ｖ₀にあると
き、同期検波用発振器１１の発振周波数がＩＦフィルタ
７の基準ＩＦ周波数に等しい周波数ｆ₀に設定される。

【００４５】そこで、いま、入力端子１から入力される
ＲＦ信号の周波数が dfだけ変動し、その結果、ミクサ
回路２から出力されるＩＦ信号の周波数がＩＦフィルタ
７の基準ＩＦ周波数よりも周波数 dfだけずれたとする
と、位相誤差検出回路３７から出力される位相誤差信号
の電圧は、中心電圧Ｖ₀から dＶだけずれる。この位相
誤差信号の電圧の中心電圧Ｖ₀からのずれ dＶにより、
同期検波用発振器１１の発振周波数を dfだけ変化させ
てＩＦ信号の周波数に追従させようとするＰＬＬル−プ
がかかり、これと同時に、ずれ dＶによってマイコン５
が局部発振回路３の発振周波数を入力端子１から入力さ
れるＲＦ信号の周波数ずれ dfに追従させようとするＡ
ＦＣル−プがかかる。このＡＦＣル−プによって局部発
振回路３が制御され、ミクサ回路２からのＩＦ信号の基
準ＩＦ周波数ｆ₀からの周波数ずれが小さくなってい
く。同期検波用発振器１１の発振周波数がＩＦ信号の周
波数に追従していくと、これらの位相差が小さくなって
いって位相誤差信号は中心電圧Ｖ₀に近づいていき、同
期検波用発振器１１の発振周波数は基準ＩＦ周波数ｆ₀
に戻っていくが、このとき、基準ＩＦ周波数ｆ₀に周波
数が近づきつつあるＩＦ信号と同期検波用発振器１１か
らの搬送波との間に周波数差があると、位相誤差検出回
路３７から中心電圧Ｖ₀からずれた位相誤差信号が出力
され、再び同期検波用発振器１１の発振周波数がＩＦ信
号の周波数に追従するように制御され、ミクサ回路２か
らのＩＦ信号の基準ＩＦ周波数ｆ₀からの周波数ずれが
さらに小さくなっていく。

【００４６】以下、かかる動作が繰り返され、遂には、
ミクサ回路２からのＩＦ信号の周波数が基準ＩＦ周波数
ｆ₀に等しく、 同期検波用発振回路１１の発振周波数も
基準ＩＦ周波数ｆ₀に等しくなって、位相誤差信号が中
心電圧Ｖ₀の状態に安定する。

【００４７】従って、この実施例によれば、位相誤差検
出回路３７からの位相誤差信号でもって同期検波用発振
器１１をＰＬＬ制御し、局部発振回路３をＡＦＣ制御す
ることにより、安定した同期状態になるまでの時間を短
縮できるし、また、ミクサ回路２から出力されるＩＦ信
号の周波数をＩＦフィルタ７の基準ＩＦ周波数に合わせ
ることができ、良好な復調動作を行なうことができる。

【００４８】図９は本発明によるディジタル信号復調装
置のさらに他の実施例を示すブロック図であって、４０
は分周器、４１は位相比較器、４２はスイッチ回路であ
り、図１，図８に対応する部分には同一符号をつけて重
複する説明を省略する。

【００４９】この実施例は、復調回路としてＭＳＫやＱ
ＰＳＫ等のディジタル復調回路を備えたヘテロダイン受
信機に関するものである。

【００５０】図９において、同期検波用発振回路１１
は、図８に示した実施例と同様に、位相誤差検出回路３
７からの位相誤差信号のずれ量に応じて、搬送波周波数
がＩＦ信号の周波数に追従するように制御されるが、こ
の同期検波用発振回路１１の出力信号は、また、分周器
４０で分周されて位相比較器４１で基準発振器１４から
の安定した基準信号と位相比較される。この位相比較器
４１から出力される位相誤差信号は、同期検波用発振器
１１の発振周波数、従って、ＩＦ信号の周波数とＩＦフ
ィルタ７の基準ＩＦ周波数との間の位相誤差を表わして
おり、ＡＦＣ制御信号としてスイッチ回路４２に供給さ
れる。

【００５１】同期再生回路３６における同期検出回路３
９は、位相誤差検出回路３７からの位相誤差信号のずれ
量から、同期検波回路９、１０が同期検波可能な同期状
態にあるか否かを検出し、その検出結果を示す同期検出
信号を出力する。スイッチ回路４２はこの同期検出信号
によってＯＮ，ＯＦＦ制御される。即ち、同期検波回路
９、１０が同期状態にないときには、スイッチ回路４２
はＯＦＦしてＡＦＣ制御信号を遮断するが、同期検波回
路９、１０が同期状態にあるときには、同期検出回路３
９からの同期検出信号によってスイッチ回路４２がＯＮ
し、ＡＦＣ制御信号がスイッチ回路４２を介してマイコ
ン５に供給されてＡＦＣループが形成される。

【００５２】かかるＡＦＣループが形成されることによ
り、ミクサ回路２からのＩＦ信号の周波数がＩＦフィル
タ７の基準ＩＦ周波数に一致するように、位相比較器４
１からの位相誤差信号でもって局部発振回路３の発振周
波数が制御される。

【００５３】以上のように、この実施例では、同期検波
用発振回路１１が位相誤差検出回路３７からの位相誤差
信号のずれ量に応じて制御されることにより、同期検波
用発振回路１１の発振周波数がＩＦフィルタ７に入力さ
れるＩＦ信号の周波数に一致するようになるし、しか
も、位相比較器４１によってＩＦ信号と同期状態の同期
検波用発振器１１の発振周波数の基準ＩＦ周波数からの
ずれが検出され、選局デ−タを出力するマイコン５にそ
のずれ情報を帰還して、局部発振回路３の発振周波数を
制御するので、ミクサ回路２から基準ＩＦ周波数に一致
した安定なＩＦ信号を容易に得ることができ、良好なデ
ジタル信号復調動作を得ることができる。また、選局用
の基準発振器１４を同期検波用発振器１１の制御用基準
発振器にも用いるので、回路構成の簡略化及び基準発振
回路を複数用いることによる相互妨害の発生を抑えるこ
とができる。

【００５４】図１０は本発明によるディジタル信号復調
装置のさらに他の実施例を示すブロック図であって、４
３は切換回路、４４は低周波スイ−プ回路であり、図９
に対応する部分には同一符号をつけて重複する説明を省
略する。

【００５５】この実施例は、図９に示した実施例におい
て、さらに、入力ＲＦ信号の同期周波数範囲を広げるこ
とができるようにしたものである。このために、図１０
において、低周波スイープ回路４４を設け、同期検波回
路９，１０が同期状態にないときには、切替回路４３が
低周波スイープ回路４４側に閉じ、低周波スイープ回路
４４からマイコン５５にスイ−プ信号を送って局部発振
回路３の発振周波数をスイ−プさせ、同期検波回路９、
１０と同期検波用発振器１１とを同期させる。かかるス
イープによって同期検波回路９，１０が同期状態となる
と、同期検出回路３９から同期検出信号が出力され、こ
れにより、切替回路４３が位相比較器４１側に閉じて、
位相比較器４１からのＡＦＣ制御信号がマイコン５５に
印加されて図９に示した実施例と同様の動作が行なわれ
る。

【００５６】以上のように、この実施例では、チャンネ
ル選局用の局部発振回路３の発振周波数をスイ−プする
ので、入力ＲＦ信号の同期周波数範囲を広げることがで
き、入力ＲＦ信号の周波数が大きく変動しても、良好な
復調動作をおこなうことができる。

【００５７】図１１は本発明によるディジタル信号復調
装置のさらに他の実施例を示すブロック図であって、４
５はＦＭ検波回路であり、図１０に対応する部分には同
一符号をつけて重複する説明を省略する。

【００５８】この実施例は、図１１に示すように、同期
検波用発振器１１の発振周波数のＩＦフィルタ７の基準
ＩＦ周波数からのずれ検出手段として、ＦＭ検波回路４
５を用いたものである。このＦＭ検波回路４５において
は、同期検波用発振回路１１の発振周波数がＦＭ検波さ
れ、基準ＩＦ周波数に対応した検波電圧（基準電圧）と
電圧比較されて、その誤差電圧がＡＦＣ制御信号として
切換回路４３に供給される。これ以外の部分は図１０に
示した実施例と同様である。

【００５９】以上のように、この実施例では、より簡単
な構成でもって、図１０に示した実施例と同様の効果が
得られる。

【００６０】図１２は本発明によるディジタル信号復調
装置のさらに他の実施例を示すブロック図であって、４
ａ，４ｂは分周器、４ｃは位相比較器、４６は分周器で
あり、図１，図８に対応する部分には同一符号をつけて
重複する説明を省略する。

【００６１】図１２において、同期検波用発振器１１は
分周器１６，位相比較器１５とともにＰＬＬ回路を構成
している。かかるＰＬＬ回路において、分周器１６の出
力信号と基準発振器１４からの基準信号が分周器４６で
分周された信号との位相差が位相比較器１５から得ら
れ、この位相差に応じて同期検波用発振器１１の発振周
波数が制御されることにより、同期検波用発振器１１か
らの搬送波の周波数がＩＦフィルタ７の基準ＩＦ周波数
に一致するようにされる。

【００６２】選局回路４は分周器４ａ，４ｂと位相比較
器４ｃとからなっている。局部発振器３の出力信号は分
周器４ａによって分周され、また、基準発振器１４から
の基準信号は分周器４ｂによって分周され、これら分周
器４ａ，４ｂの出力信号が位相比較器４ｃで位相比較さ
れる。この位相比較器４ｃから出力される位相誤差信号
によって局部発振器３の発振周波数が制御される。ここ
で、分周器４ａは分周比が制御可能なものであり、この
分周比が、マイコン５により、入力端子６からのチャン
ネル選局信号に応じた選局データによって変化され、ま
た、同期再生回路３６での位相誤差検出回路３７からの
位相誤差信号に応じて分周比が制御される。これによ
り、一旦選局チャンネルが設定されると、位相誤差検出
回路３７からの位相誤差信号に応じて局部発振器３の発
振周波数が自動調整され、この位相誤差信号はＩＦ信号
とＩＦフィルタ７の基準ＩＦ周波数に等しい発振周波数
の同期検出用発振器１１からの搬送波との位相差を表わ
しているから、ミクサ回路２から出力されるＩＦ信号の
周波数がＩＦフィルタ７の基準ＩＦ周波数に一致するよ
うになる。

【００６３】以上のように、この実施例では、先の実施
例と同様、位相誤差検出回路３７からの位相誤差信号で
チャンネル選局用の局部発振回路３の発振周波数を制御
するので、基準ＩＦ周波数に一致した安定なＩＦ信号を
容易に得ることができ、良好なデジタル信号復調動作を
得ることができるし、選局用の基準発振器１４を同期検
波用発振器１１の制御用基準発振器にも用いるので、回
路構成の簡略化及び基準発振回路を複数用いることによ
る相互妨害の発生を抑えることができる。

【００６４】図１３は本発明によるディジタル信号復調
装置のさらに他の実施例を示すブロック図であって、１
６’は分周器であり、図１２に対応する部分には同一符
号をつけて重複する説明を省略する。

【００６５】この実施例では、図１３に示すように、同
期検波用発振器１１が、これと分周器１６’と位相比較
器１５とでＰＬＬ回路を構成しており、基準発振器１４
からの基準信号でもって制御されるが、この分周器１
６’を可変分周器としている。入力端子１からのＲＦ信
号に周波数変動があると、位相誤差検出回路３７からの
位相誤差信号からマイコン５で生成される位相誤差デー
タに応じて分周器１６’の分周比が制御される。これに
より、同期検波用発振器１１に位相同期ル−プがかけら
れてその発振周波数を制御され、同期検波用発振器１１
の発振周波数が迅速にミクサ回路２からのＩＦ信号に引
き込まれる。また、位相誤差検出回路３７からの位相誤
差信号に応じて局部発振器３の発振周波数が制御され、
ミクサ回路２からのＩＦ信号の周波数がＩＦフィルタ７
の基準ＩＦ周波数に近づいていく。

【００６６】かかる同期検波用発振器１１の発振周波数
のミクサ回路２からのＩＦ信号の周波数への引込みによ
り、位相誤差検出回路３７からの位相誤差信号が中心電
圧になっていき、これによって分周器１６’の分周比が
変化して同期検波用発振器１１の発振周波数がＩＦフィ
ルタ７の基準ＩＦ周波数になっていくが、このとき、Ｉ
Ｆ信号に周波数ずれが残っていて同期検波用発振器１１
の発振周波数とＩＦ信号の周波数との間に差があると、
再び位相誤差検出回路３７からの位相誤差信号によって
分周器１６’の分周比が変化され、同期検波用発振器１
１の発振周波数がミクサ回路２からのＩＦ信号に引き込
まれるとともに、ミクサ回路２からのＩＦ信号の周波数
がＩＦフィルタ７の基準ＩＦ周波数にさらに近づいてい
く。

【００６７】かかる動作が繰り返され、遂には、期検波
用発振器１１の発振周波数がＩＦフィルタ７の基準ＩＦ
周波数に一致し、ミクサ回路２からのＩＦ信号の周波数
が基準ＩＦ周波数に一致した状態で安定する。

【００６８】以上のように、この実施例では、先の実施
例と同様、良好なデジタル信号復調動作を得ることがで
き、回路構成の簡略化及び基準発振回路を複数用いるこ
とによる相互妨害の発生を抑えることができるととも
に、さらには、位相誤差検出回路３７からの位相誤差信
号でもってチャンネル選局用の局部発振回路３と同期検
波用発振器１１との発振周波数を制御するため、同期引
込み時間を短縮することができる。

【００６９】図１４は本発明によるディジタル信号復調
装置のさらに他の実施例を示すブロック図であって、４
ｂ’は分周器であり、図１２に対応する部分には同一符
号をつけて重複する説明を省略する。

【００７０】この実施例は、図１４に示すように、選局
回路４における基準発振器１４からの基準信号を分周す
る分周器４ｂ’も可変分周器である。マイコン５は位相
誤差検出回路３７からの位相誤差信号による位相誤差デ
ータを含む選局データを生成し、かかる選局データに応
じて分周器４ａ，４ｂ’の分周比が制御される。分周器
４ｂ’によって基準発振器１４の基準発振信号の周波数
を可変とすることにより、分周器４ｂ’を固定とする場
合に比べ、位相比較器４ｃからの位相誤差を短時間で小
さくすることができ、同期引き込み時間を短縮すること
ができる。

【００７１】以上のように、この実施例では、先の各実
施例と同様に、位相誤差検出回路３７からの位相誤差信
号で局部発振回路３の発振周波数を制御することによ
り、ＩＦフィルタ７の基準ＩＦ周波数に一致した安定な
ＩＦ信号を容易に得ることができ、良好なデジタル信号
復調動作を得ることができるし、選局用の基準発振器１
４を同期検波用発振器１１の制御用基準発振器に用いる
ので、回路構成の簡略化及び基準発振回路を複数用いる
ことによる相互妨害の発生を抑えることができるととも
に、上記位相誤差信号で局部発振回路３の内の選局回路
４の２つの分周器４ａ，４ｂ’の分周比を制御するた
め、ミクサ回路２からのＩＦ信号の周波数をＩＦフィル
タ７の基準ＩＦ周波数に同期引込むために要する時間を
短縮することができる。

【００７２】図１５は本発明によるディジタル信号復調
装置のさらに他の実施例を示すブロック図であって、４
７はミクサ回路、４８はＶＣＯ（電圧制御型発振器）、
４９はＢＰＦ、５０は低周波発振回路、５１はスイッチ
回路であり、前出図面に対応する部分には同一符号をつ
けて重複する説明を省略する。

【００７３】この実施例は、復調回路としてＭＳＫやＱ
ＰＳＫ等のディジタル復調回路を備えたヘテロダイン受
信機に適用したものである。

【００７４】図１５において、入力端子１から入力され
たＲＦ信号は、ミクサ回路２において、チャンネル選局
用の局部発振回路３の出力信号によって周波数変換さ
れ、ＩＦフィルタ７に供給されて所望チャンネルの第１
のＩＦ信号が抽出される。この第１のＩＦ信号はミクサ
回路４７に供給され、ＶＣＯ４８の出力信号によって周
波数変換され、ＢＰＦ４９に供給されて不要な帯域外雑
音や妨害等が除去され、さらに、伝送路の特性を最適と
するように波形等化された上記所望チャンネルの第２の
ＩＦ信号が得られ、この第２のＩＦ信号が分配器８で２
分配されて同期検波回路９，１０に供給される。

【００７５】そして、図１２に示した実施例と同様に、
同期検波用発振器１１からの搬送波により、夫々π／２
だけ異なる位相で同期検波される。これら同期検波回路
９，１０の検波出力はＬＰＦ３２，３３で不要な高周波
成分が除去されてＩ，Ｑのベースバンド信号となり、夫
々データ処理回路３４で処理されて復調データが出力端
子３５に得られる。また、同期検波回路９，１０の検波
出力が同期再生回路３６に供給され、位相誤差検出回路
３７によって同期検波用発振器１１からの搬送波と同期
検波回路９，１０に入力される第２のＩＦ信号との位相
差を表わす位相誤差信号が生成され、クロック再生回路
３８によってクロックが再生され、同期検出回路３９に
よって同期検波回路９，１０が同期したか否かが検出さ
れる。

【００７６】また、図１４に示した実施例と同様に、局
部発振器３は選局回路４とともに基準発振器１４から基
準信号が供給されるＰＬＬ回路を構成しており、マイコ
ン５により、入力端子６から入力されるチャンネル選局
信号に応じて選局回路４の分周器４ａの分周比が制御さ
れることにより、局部発振器３の発振周波数が選局しよ
うとするチャンネルに応じたものとなる。

【００７７】さらに、図１に示した実施例と同様に、同
期検波用発振器１１は分周器１６及び位相比較器１５と
ともに基準発振器１４から基準信号が供給されるＰＬＬ
回路を構成しており、この同期検波用発振器１１からの
搬送波の周波数がＢＰＦ４９の中心周波数に一致するよ
うに制御されている。

【００７８】かかる構成において、この実施例では、さ
らに、位相誤差検出回路３７で生成される位相誤差信号
によってＶＣＯ４８を制御するようにし、ＶＣＯ４８の
発振周波数を制御する一種のＰＬＬル−プを構成してい
る。このＰＬＬル−プはＡＦＣ動作も兼ねており、例え
ば、入力端子１から入力されるＲＦ信号が周波数ずれを
起した場合、ミクサ回路２から出力されるＩＦ信号の周
波数がＩＦフィルタ７の基準ＩＦ周波数からずれ、ミク
サ回路４７から出力されるＩＦ信号の周波数がＢＰＦ４
９の中心周波数からずれるが、上記のようにＶＣＯ４８
の発振周波数が制御されるため、ミクサ回路４７から出
力されるＩＦ信号の周波数のＢＰＦ４９の中心周波数か
らのずれがなくなり、良好な復調動作を得ることができ
る。

【００７９】なお、同期再生回路３６の同期検出回路３
９が、同期検波回路９，１０が同期状態にないことを検
出したときには、切換回路４３により、低周波スイープ
回路４４の出力信号によってＶＣＯ４８の発振位相が順
次変化し、ミクサ回路４７から出力される第２のＩＦ信
号の周波数がスイープし、この期間同期検出回路３９が
動作して同期検波回路９，１０が同期状態となるＶＣＯ
４８の発振位相を選定する。

【００８０】以上のように、この実施例では、ミクサ回
路４７を駆動するＶＣＯ４８に位相誤差検出回路３７か
らの位相誤差信号を供給するので、基準ＩＦ周波数に一
致した安定なＩＦ信号を容易に得ることができ、良好な
デジタル信号復調動作を得ることができる。また、選局
用の基準発振器１４を同期検波用発振器１１の制御用基
準発振器にも用いるので、回路の簡略化及び基準発振回
路を複数用いることによる相互妨害の発生を抑えること
ができる。

【００８１】

【発明の効果】以上説明したように、本発明によれば、
入力される変調信号に周波数変動があっても、この変調
信号から中間周波フィルタの中心周波数に一致した周波
数の安定した中間周波信号を得ることができ、該中間周
波フィルタによる側帯波の過不足がないし、また、かか
るＩＦ信号を同期検波するための搬送波の周波数を該中
間周波フィルタの中心周波数に等しく設定できるので、
搬送波の９０度移相器の位相ずれのない状態で同期検波
でき、従って、最良の状態で復調動作が行なわれて再生
信号の誤り率の劣化を防止できる。

【００８２】また、上記搬送波を発生するための手段と
して、ＰＬＬ制御される発振器を用い、かかるＰＬＬ制
御のための基準発振器として、チャンネル選局用の局部
発振回路をＰＬＬ制御する高安定な基準周波数を共用す
るので、回路構成の簡略化及び基準発振器を複数設ける
ことによるビ−ト妨害の発生を抑えることができる。

【図面の簡単な説明】

【図１】本発明によるディジタル信号復調装置の一実施
例を示すブロック図である。

【図２】図１における周波数誤差検出回路の一具体例を
示すブロック図である。

【図３】本発明によるディジタル信号復調装置の他の実
施例を示すブロック図である。

【図４】図３における周波数誤差検出回路の一具体例を
示すブロック図である。

【図５】本発明によるディジタル信号復調装置のさらに
他の実施例を示すブロック図である。

【図６】本発明によるディジタル信号復調装置のさらに
他の実施例を示すブロック図である。

【図７】本発明によるディジタル信号復調装置のさらに
他の実施例を示すブロック図である。

【図８】本発明によるディジタル信号復調装置のさらに
他の実施例を示すブロック図である。

【図９】本発明によるディジタル信号復調装置のさらに
他の実施例を示すブロック図である。

【図１０】本発明によるディジタル信号復調装置のさら
に他の実施例を示すブロック図である。

【図１１】本発明によるディジタル信号復調装置のさら
に他の実施例を示すブロック図である。

【図１２】本発明によるディジタル信号復調装置のさら
に他の実施例を示すブロック図である。

【図１３】本発明によるディジタル信号復調装置のさら
に他の実施例を示すブロック図である。

【図１４】本発明によるディジタル信号復調装置のさら
に他の実施例を示すブロック図である。

【図１５】本発明によるディジタル信号復調装置のさら
に他の実施例を示すブロック図である。

【符号の説明】

１ 受信信号の入力端子 ２ ミクサ回路 ３ 局部発振回路 ４ 選局回路 ４ａ，４ｂ，４ｂ’ 分周器 ４ｃ 位相比較回路 ５ マイコン ６ 選局信号の入力端子 ７ 中間周波フィルタ ８ 分配器 ９，１０ 同期検波回路 １１ 同期検波用発振器 １２ π／２移相回路 １３ 周波数誤差検出回路 １４ 基準発振回路 １５ 位相位相比較回路 １６，１６’ 分周器 １７ ディジタル化復調回路 １８，１９ Ａ／Ｄコンバータ ２２ 複素乗算器 ２９ クロック再生回路 ３０，３１ 周波数誤差検出回路 ３４ データ処理回路 ３６ 同期再生回路 ３７ 位相誤差検出回路 ３８ クロック再生回路 ３９ 同期検出回路 ４０ 分周器 ４１ 位相比較回路 ４２ スイッチ回路 ４３ 切替回路 ４４ 低周波スイープ回路 ４５ ＦＭ検波回路 ４６ 分周器 ４７ ミクサ回路 ４８ 電圧制御発振器

Claims (17)

【特許請求の範囲】
1. 【請求項１】 基準発振器の出力信号を基準として入力
   変調信号を所定の中間周波信号に変換する周波数変換部
   と、該中間周波信号を抽出する中間周波フィルタと、該
   中間周波信号を異なる位相の搬送波で同期検波する第
   １，第２の同期検波器と、該第１，第２の同期検波器の
   出力信号を復調するディジタル化復調回路と、該搬送波
   を発生する同期検波用発振器とを備えたディジタル信号
   復調装置において、 該同期検波用発振器の発振周波数と該中間周波フィルタ
   の中心周波数とのずれを検出し、そのずれ情報を生成す
   る周波数誤差検出手段を設け、 該ずれ情報に応じて該周波数変換部を制御することによ
   り、該周波数変換部から出力される該中間周波信号の周
   波数を該中間周波フィルタの中心周波数に一致させるこ
   とができるように構成したことを特徴とするディジタル
   信号復調装置。
2. 【請求項２】 請求項１において、 前記周波数誤差検出手段は、前記第１，第２の同期検波
   回路の出力信号の周波数差から、前記同期検波用発振器
   の発振周波数と前記中間周波フィルタの中心周波数との
   ずれを検出することを特徴とするディジタル信号復調装
   置。
3. 【請求項３】 請求項２において、 前記ディジタル化復調回路は、前記第１，第２の同期検
   波回路の出力信号を夫々ディジタル化する第１，第２の
   Ａ／Ｄコンバ−タと、該第１，第２のＡ／Ｄコンバ−タ
   の出力信号を夫々波形整形する第１，第２のＦＩＲフィ
   ルタと、該第１，第２のＦＩＲフィルタの出力信号が供
   給され複素乗算器と位相検出器とＲＯＭからなるディジ
   タルＰＬＬ回路と、該複素乗算器の出力信号から該第
   １，第２のＡ／Ｄコンバ−タのためのクロックを生成す
   るクロック再生回路とから構成され、 前記周波数誤差検出手段は、前記第１，第２の同期検波
   回路の出力信号と該クロック再生回路から出力される該
   クロックとにより、前記同期検波用発振器の発振周波数
   と前記中間周波フィルタの中心周波数とのずれを検出す
   ることを特徴とするディジタル信号復調装置。
4. 【請求項４】 請求項１において、 前記ディジタル化復調回路は、前記第１，第２の同期検
   波回路の出力信号をディジタル化する第１，第２のＡ／
   Ｄコンバ−タと、該第１，第２のＡ／Ｄコンバ−タの出
   力信号を夫々波形整形する第１，第２のＦＩＲフィルタ
   と、該第１，第２のＦＩＲフィルタの出力信号が供給さ
   れ複素乗算器と位相検出器とＲＯＭからなるディジタル
   ＰＬＬ回路と、該複素乗算器の出力信号から該第１，第
   ２のＡ／Ｄコンバ−タのためのクロックを生成するクロ
   ック再生回路とから構成され、 前記周波数誤差検出手段は、該第１，第２のＡ／Ｄコン
   バ−タの出力信号の周波数差から、前記同期検波用発振
   器の発振周波数と前記中間周波フィルタの中心周波数と
   のずれを検出することを構成したことを特徴とするディ
   ジタル信号復調装置。
5. 【請求項５】 請求項１において、 前記ディジタル化復調回路は、前記第１，第２の同期検
   波回路の出力信号を夫々ディジタル化する第１，第２の
   Ａ／Ｄコンバ−タと、該第１，第２のＡ／Ｄコンバ−タ
   の出力信号を夫々波形整形する第１，第２のＦＩＲフィ
   ルタと、該第１，第２のＦＩＲフィルタの出力信号が供
   給され複素乗算器と位相検出器とＲＯＭからなるディジ
   タルＰＬＬ回路と、該複素乗算器の出力信号から該第
   １，第２のＡ／Ｄコンバ−タのためのクロックを生成す
   るクロック再生回路とから構成され、 前記周波数誤差検出手段は、該複素乗算器の２つの出力
   信号の周波数差から、前記同期検波用発振器の発振周波
   数と前記中間周波フィルタの中心周波数とのずれを検出
   することを構成したことを特徴とするディジタル信号復
   調装置。
6. 【請求項６】 請求項１，２，３，４または５におい
   て、 前記同期検波用発振器は、前記同期検波用発振器の出力
   信号を分周する分周器と、該分周器の出力信号と前記基
   準発振器の出力信号とを位相比較しその位相差に応じて
   前記同期検波用発振器を制御する位相比較器とでＰＬＬ
   回路を構成し、 前記搬送波の周波数を前記中間周波フィルタの中心周波
   数に一致させることを特徴とするディジタル信号復調装
   置。
7. 【請求項７】 基準発振器の出力信号を基準として入力
   変調信号を所定の中間周波信号に変換する周波数変換部
   と、該中間周波信号を抽出する中間周波フィルタと、該
   中間周波信号を異なる位相の搬送波で同期検波する第
   １，第２の同期検波器と、該第１，第２の同期検波器の
   出力信号を復調するディジタル化復調回路と、該搬送波
   を発生する同期検波用発振器とを備えたディジタル信号
   復調装置において、 該同期検波用発振器の発振周波数と該中間周波フィルタ
   の中心周波数とのずれを検出し、そのずれ情報を生成す
   る周波数誤差検出手段を設け、 該ずれ情報に応じて該同期検波用発振器を制御すること
   により、該同期検波用発振器の搬送波周波数を、該周波
   数変換部から出力される選局すべき該中間周波信号の周
   波数と該中間周波フィルタの中心周波数との間のずれを
   吸収するように設定したことを特徴とするディジタル信
   号復調装置。
8. 【請求項８】 基準発振器の出力信号を基準として入力
   変調信号を所定の中間周波信号に変換する周波数変換部
   と、該中間周波信号を抽出する中間周波フィルタと、該
   中間周波信号を異なる位相の搬送波で同期検波する第
   １，第２の同期検波器と、該第１，第２の同期検波器の
   出力信号を処理して復調データを出力する処理回路と、
   該搬送波を発生する同期検波用発振器とを備えたディジ
   タル信号復調装置において、 該第１，第２の同期検波器の出力信号の位相差に応じた
   位相誤差信号を生成する位相誤差検出手段を設け、 該位相誤差信号に応じて、該同期検波用発振器を制御す
   るとともに、該周波数変換部を制御することにより、該
   周波数変換部から出力される該中間周波信号の周波数を
   該中間周波フィルタの中心周波数に一致させることがで
   きるように構成したことを特徴とするディジタル信号復
   調装置。
9. 【請求項９】 基準発振器の出力信号を基準として入力
   変調信号を所定の中間周波信号に変換する周波数変換部
   と、該中間周波信号を抽出する中間周波フィルタと、該
   中間周波信号を異なる位相の搬送波で同期検波する第
   １，第２の同期検波器と、該第１，第２の同期検波器の
   出力信号を処理して復調データを出力する処理回路と、
   該搬送波を発生する同期検波用発振器とを備えたディジ
   タル信号復調装置において、 該第１，第２の同期検波器の出力信号の位相差に応じた
   位相誤差信号を生成する第１の位相誤差検出手段と、 該同期検波用発振器の出力信号と該基準発振器の出力信
   号とから該同期検波用発振器の出力信号の周波数の該中
   間周波フィルタの中心周波数からの周波数ずれを検出す
   る第２の位相誤差検出手段と、 該第１の位相誤差検出手段からの該位相誤差信号によっ
   て該同期検波用発振器を制御し、かつ該第２の位相誤差
   検出手段で検出される該周波数ずれに応じて該周波数変
   換部を制御することにより、該周波数変換部から出力さ
   れる該中間周波信号の周波数を該中間周波フィルタの中
   心周波数に一致させることができるように構成したこと
   を特徴とするディジタル信号復調装置。
10. 【請求項１０】 請求項９において、 前記第１，第２の同期検波器の同期，非同期状態を判定
    する同期検出手段と、 該同期検出手段の判定結果に応じて動作し、前記第１，
    第２の同期検波器が非同期状態にあるとき、前記第２の
    位相誤差検出手段で検出される周波数ずれに応じた前記
    周波数変換部の制御を禁止する選択手段とを設けたこと
    を特徴とするディジタル信号復調装置。
11. 【請求項１１】 請求項９において、 スイープ用の低周波信号を発生する手段を設け、 前記選択手段は、前記第１，第２の同期検波器が非同期
    状態にあるとき、該スイープ用の低周波信号を前記周波
    数変換部に供給させ、前記入力変調信号に対する前記所
    定の中間周波信号の周波数をスイープして前記中間周波
    フィルタの中心周波数に一致させることができるように
    構成したことを特徴とするディジタル信号復調装置。
12. 【請求項１２】 請求項１０，１１において、 前記第２の位相誤差検出手段は周波数検波回路であるこ
    とを特徴とするディジタル信号復調回路。
13. 【請求項１３】 基準発振器の出力信号を基準として入
    力変調信号を所定の中間周波信号に変換する周波数変換
    部と、該中間周波信号を抽出する中間周波フィルタと、
    該中間周波信号を異なる位相の搬送波で同期検波する第
    １，第２の同期検波器と、該第１，第２の同期検波器の
    出力信号を処理して復調データを出力する処理回路と、
    該搬送波を発生する同期検波用発振器とを備えたディジ
    タル信号復調装置において、 該第１，第２の同期検波器の出力信号の位相差に応じた
    位相誤差信号を生成する位相誤差検出手段と、 該基準発振器の出力信号を入力信号とし、該同期検波用
    発振器を制御してその発振周波数を該中間周波フィルタ
    の中心周波数に一致させるＰＬＬ回路とを設け、該位相
    誤差検出手段からの位相誤差信号に応じて該周波数変換
    部を制御することにより、該周波数変換部から出力され
    る該中間周波信号の周波数を該中間周波フィルタの中心
    周波数に一致させることができるように構成したことを
    特徴とするディジタル信号復調装置。
14. 【請求項１４】 請求項１３において、 前記ＰＬＬ回路は、前記同期検波用発振器の出力信号を
    分周し分周比を可変とするする分周器と、該分周器の出
    力信号と前記基準発振器の出力信号とを位相比較しその
    位相誤差信号によって前記同期検波用発振器を制御する
    位相比較回路とからなり、 前記該位相誤差検出手段からの位相誤差信号に応じて該
    分周器の分周比を変化させることを特徴とするディジタ
    ル信号復調装置。
15. 【請求項１５】 請求項１３において、 前記周波数変換部は、選局回路と局部発振器とで構成さ
    れるＰＬＬからなり、 該選局回路は、該局部発振器の出力信号を分周する可変
    分周比の第１の分周器と、前記基準発振器の出力信号を
    分周する可変分周比の第２の分周器と、該第１，第２の
    分周器の出力信号を位相比較しこれらの位相差に応じて
    該局部発振器を制御する位相比較器から構成され、 前記位相誤差検出手段からの位相誤差信号に応じて該第
    １，第２の分周器の分周比を変化させることを特徴とす
    るディジタル信号復調装置。
16. 【請求項１６】 基準発振器の出力信号を基準として入
    力変調信号を所定の第１の中間周波信号に変換する第１
    の周波数変換部と、該該第１の中間周波信号を抽出する
    中間周波フィルタと、電圧制御型発振器と、該電圧制御
    型発振器の出力信号によって該第１の中間周波信号を第
    ２の中間周波信号に変換する第２の周波数変換部と、該
    第２の中間周波信号を異なる位相の搬送波で同期検波す
    る第１，第２の同期検波器と、該第１，第２の同期検波
    器の出力信号を処理して復調データを出力する処理回路
    と、該搬送波を発生する同期検波用発振器とを備えたデ
    ィジタル信号復調装置において、 該第１，第２の同期検波器の出力信号の位相差に応じた
    位相誤差信号を生成し、該電圧制御型発振器を制御する
    位相誤差検出手段と、 前記第１，第２の同期検波器の同期，非同期状態を判定
    する同期検出手段と、 該同期検出手段の判定結果に応じて動作し、前記第１，
    第２の同期検波器が非同期状態にあるとき、前記位相誤
    差検出手段で検出される位相誤差信号に応じた該電圧制
    御型発振器の制御を禁止する選択手段と、 該基準発振器の出力信号を入力信号とし、該同期検波用
    発振器を制御してその発振周波数を該中間周波フィルタ
    の中心周波数に一致させるＰＬＬ回路とを設けたことを
    特徴とするディジタル信号復調装置。
17. 【請求項１７】 請求項１６において、 スイープ用の低周波信号を発生する手段を設け、 前記選択手段は、前記第１，第２の同期検波器が非同期
    状態にあるとき、該スイープ用の低周波信号を前記電圧
    制御型発振器に供給させ、前記第２の中間周波信号の周
    波数をスイープして前記第１の中間周波信号の周波数が
    中間周波フィルタの中心周波数と等しい状態と等価にす
    ることができるように構成したことを特徴とするディジ
    タル信号復調装置。