JPS58500189A - 改良された位相同期を具えた位相同期ル−プ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 改良された位相同期を具えた 位相同期ループ装置 発明の背景 本発明は位相同期ループ（ＰＬＬ　）の分野に関するものであり、更に具体的に 言うと、ロッキング信号とりＣＯ基準周波数とが制御フィルタの帯域幅よりかな り高い周波数だけ異なっている場合でも高速”周波数引込み”　（”ｐｕｌｌ− ｉｎ”）を与える装置（手段）に関する。

従来の位相同期ループは、主としてフィルタの帯域幅によって決定される比較的 狭い”位相同期”　じ１ｏｃｋ−４ｎ”）範囲を有することがある。安定性およ び周波数引込み時間に対する配慮もまたＰＬＬの範囲を限定する。ＰＬＬ回路が 最初に開発されて以来多年の間にＰＬＬ回路には多くの変更が行われてきている 。それらの変形の１つは。

自動カラー同期を与えるためＮＴＳＣカラーテレビジツン信号とともに用いるた めに開発された”四重相関器”　（ｑｕａｄｒｉ　ｃｏｒｒｅｌａｔｏｒ　）で あった。この四重相関器は、うなり（ｂｅａｔ）検波器、および発振器が入り信 号の周波数にロックされていない場合にフィルタの帯域幅を変更するための手段 を含んでいた。別の改良回路においては、２つの入力信号の立下り区間（ｔｒａ ｉｌｉｎｇ　ｅｄｇｅ）を検波してＤＣ信号をｖＣＯに与えるため複数のナント ゲートが用いられた。この回路は成る程度は成功したがクローズ・イン（ｃｌｏ ｓｅ−ｉｎ）範囲に小さいデ・ンドスポソドを与えるので、　ＶＣＯとロッキン グ信号との間の位相関係が正確に維持されなければならない場合に必要な位相精 度を与えない。

発明の要約 従って本発明の目的は広い周波数引き込み範囲を具えるとともにＰＬＬの高速位 相同期を与えることである。

ＡＭステレオ信号受信機においてこれらを与えることは特殊な目的である。

これらの目的およびその他の目的は９本発明による回路において達成され、そこ ではＰＬＬが同相検波器、直角位相検波器、直角位相検波器出力に結合されたフ ィルタおよびフィルタ出力によって制御される発振器を含んでいる。１つの発振 器出力は直角位相検波器に結合され９位相シフト出力は、同相検波器に結合され ている。論理回路は検波器出力に結合され、それら２つの間のうなり（ｂｅａ　 ｔ）を検波する。論理回路はまたＶＣＯが高すぎるか低すぎるかを決定し。

直角位相検波器とフィルタとの間に結合ざ′れているゲーティング回路に制御信 号を与える。受信した周波数がＶＣＯの位相同期範囲外にあると、検波器信号は ゲーティング回路を介して整流され９通過な極性のＤＣ信号を与えてＶＣＯ周波 数を適当な周波数に引き込む。

図面の簡単な説明 第１図は１本発明を含むＰＬＬのブロック図である。

第２図は、第１図のブロック図に対する信号のタイミングチャートである。

第３図は、第１図の論理回路の１実施例の回路図である。

第４図は２第１図のブロック図の変形である。

第５図は、第１図に似ているが付加した特徴を含んでいる。

第６図は９本発明を含むＡＭステレオ受信機のブロック図である。

好ましい実施例の詳細説明 第１図のブロック図は１本発明を含む位相同期ループを示す。入力端子ｌＯにお いて信号が無線受信機（第６図参照）のＩＦ段から受信され１位相検波器１２． 低域通過フィルタ１４および電圧制御発振器１６からなるＰＬＬに結合される。

ＰＬＬのこれらの素子は通常のＰＬＬにおけるように動作するが４位相検波器１ ２とフィルタ１４の間にはゲーティング回路１８が挿入されている。ゲーティン グ回路はフリップフロップ（ＦＦ）　２０．論理回路２２および第２の位相検波 器２４に結合されている。ＶＣＯの出力は再び位相検波器１２に結合され、９０ °移相器２６を介して位相検波器２４に接合される。位相検波器１２は“Ｑ″検 波器（直角位相）と称せられ１位相検波器２４は“Ｉ”検波器（同相）と称せら れるが、それらの理由は後述の説明から明らかになる。

この回路は、　ＰＬＬが入り信号の周波数にロックされている場合には位相検波 器として機能し、それらの周波数の間に著しい差がある場合には周波数検波器と して機能する。ゲーティング回路１８は、“ロック”期間中にＶＣＯ１６を制御 するため位相検波器１２出力が直接にフィルタ１４に結合できるようにする。高 速位相同期が発生するほど充分に無線受信機がｖＣＯ周波数に接近して同調され ていない場合には。

回路はνＣＯ周波数が高すぎるのか低すぎるのかを決定し変更された制御信号を フィルタに結合し高速位相同期を与える。

第２図は、第１図のブロック図に関連しアウト・オブ・ロック（ｏｕｔ−ｏｆ− １ｏｃｋ）状態を表わす信号のタイミングチャートである。信号Ａは端子１０に おける入り搬送波（ｆＡ）を表わす。この搬送波信号は波形状になっていること もそうでないこともあるが１図面を簡単にするためここでは正弦波として示しで ある。信号Ｂは入り周波数の２７３の周波数（２ｆＡ／３）におけるＶＣＯの出 力を表わす。信号Ｃは入り信号Ａと信号Ｂとを乗算することによって生じるうな り（ｂｅａｔ）　（ｆｐ、／　３　）である。信号りは信号Ａと位相シフト信号 Ｂとを乗算することによって生じるうなりを表わす。ここで注目すべきは点は、 　ＶＣＯ周波数が実線および破線によってそれぞれ示されているように入り信号 より高いかまたは低いかによって信号りは信号Ｃを進めるかまたは遅らせるとい うことである。信号Ｅのパルスは信号Ｃの零交差を表わす（第３図参照）。信号 ＦおよびＧは論理回路２２の２つの別個の出力信号であり、これらの信号はフリ ・ノブフロ・ノブＦＦ２０のセットおよびリセット入力に結合されている。信号 ＨはフリップフロップＦＦ２０の出力であり、ゲーティング回路１８のための制 御信号である。

第３図は、論理回路２２の好ましい実施例の回路図である。Ｑ検波器１２（第１ 図）の出力信号Ｃは零交差検波器３２の入力２８．３０に結合されている。トラ ンジスタＱ１．Ｑ２およびＱ３は電流源３４に結合されている。２個の抵抗Ｒ１ ，Ｒ２は端子２８．３０“め両端でデバイダを形成し、これらのトランジスタの ベースはデバイダの端末および中心に結合されている。

（検波器１２）からの信号Ｃが正である場合には、電流源３４からの電流はＱｌ を通ってＢ＋に進み、Ｃが負である場合には電流はＱ３を通って進む。Ｃが（零 交差において）はぼＯであると、電流は３個のトランジスタ全部を通過し、Ｑ２ 電流はステアリングゲート３６に結合される。Ｑ２の出力は第２図の信号Ｅであ る。Ｑ４．Ｑ５からなるゲート３６は■検波器２４の出力によって制御される。

零交差が発生した時にＤが正であれば、信号Ｅは（信号Ｆと同様に）Ｑ４を通っ てフリップフロップ２０の“七ソビ入力に進む。零交差が発生した時にＤが負で あれば、信号Ｅは信号Ｇと同様にＱ５を通ってフリンプフロ・７プ２０の“リセ ット”入力に進む。信号Ｆ、Ｇにおいて。

実線パルスは“周波数の上側の”状態を表わし、一方破線パルスは“周波数の下 側の”状態を表わす。フ’Ｊ　ｙプフロ・ノブの出力（信号旧は、入り信号が高 である場合には実線によって表わされ、入り信号が低であれば破線によって表わ される。信号Ｈがゲーティング回路１８を制御すると、Ｑ検波器１２からの信号 はフィルタ１４に結合される前に整流される。ゲート出力信号の極性は、入り信 号がｖＣＯ周波数を進めるか遅らせるかによって決定される。Ｑ検波器１２から の出力信号はく入り信号が位相同期範囲外にある場合には）周波数が高すぎて低 域フィルタ１４を通過できないが、整流された信号は適当なフィルタ出力を与え てｖＣＯを適当な周波数で口・ツクする。　ｖＣＯが位相同期状態に達すると、 うなり（信号Ｃ）は零となり、ゲーティング回路１８は閉じた状態にとどまって いる。“口・ツクした”状態に対しては信号は示されていない。という訳はＰＬ Ｌは口・ツクされている場合には正常の場合に機能するように機能するからであ る。

第４図は、第１図の場合と同様なブロック図であり、ここでは検波器１２．２４ の出力は半波整流される代わりに全波整流される。という訳は、簡単なゲーティ ング回路１８がここではこれも信号Ｈによって制御される位相反転ケート３８に よって置き代えられているからである。成る場合には、この実施例はｖＣＯに対 してより高い周波数を与え、より高速な位相同期さえも与えるのでこの実施例の 方が好ましいことがある。

第５図は、第１図のブロック図に類似したブロック図であるが。

フィルタ帯域幅のための制御回路が追加されている。フィルタ制御回路４６は検 波器２４の出力に結合され、フィルタの帯域幅を制御するのに用いられる。検波 器１２の出力はＰＬＬのロックされた。又は口・ツクされていない状態に応答し て帯域幅の変更を起させるのに用いることができるが、検波器２４の出力信号の 方が好ましい。このような帯域幅制御は周知であり、上述した本発明の背景のと ころで説明しである。本回路では、帯域幅は“比較的広い”帯域幅から“通常の ２帯域幅に変わるのではなく“通常の”帯域幅から“比較的狭い”帯域幅に変る 可能性があり、従って比較的広い周波数引込み範囲ではなくて比較的早い位相同 期を与える。

第６図は１本発明と統合して本発明の譲受人に譲渡された係属中の米国出ＩＩＩ 第１３３．１８９号に示されているようなＡＭステレオ受信機のブロック図であ る。

図示されている受信機は１式（１＋Ｌ＋Ｒ）　ｃｏｓ　（ωｃｔ＋φ）のコンパ チブルＡＭステレオ信号を受信するように設計されている。但　・し、φはａｒ ｃ　ｔａｎ　（（Ｌ−Ｒ）　／　（１＋Ｌ＋Ｒ）　）である。この受信機では、 アンテナ５０は上述したようなコンパルチブル静ステレオ信号を受信し、この信 号はＲＦ段５２およびＩＦ段５４において通常の方法で処理される。モノホニッ ク又は和信号Ｌ＋Ｒは、ＩＦ段の出力をエンベロープ検波器５６に結合すること によってえられる。ついでＬ＋Ｒ信号はマトリックス５８に結合される。ＩＦ段 ５４の出力はまた可変利得増幅器６０を通って■検波器２４およびＱ位相検波器 １２に結合される。

ＶＣ０１６の出力（ｃｏｓωｃｔ）はＩ検波器２４および９０°移相器２６に結 合される。移相器出力（ｓｉｎωｃｔ）はＱ検波器１２に結合される。

エンベロープ検波器５６の出力は高利得演算増幅器６２に結合される。

増幅器６２の反転入力はＩ検波器２４の出力から結合され、この出力もまた論理 回路２２に結合される。増幅器６２の出力は可変利得増幅器６０に結合され、こ の帰還ループは増幅器６２の出力信号が１　＋Ｌ＋Ｈになるようにさせる。これ は増幅器６０出力に補正係数１　／　ｃｏｓφを乗算したものになる。Ｑ検波器 １２の出力信号は補正しないと（Ｌ−Ｒ）ｃｏｓφであるので、補正した出力信 号はＬ−にとなる。このＬ−Ｒ信号はマトリックス５８に結合され、ついでこの マトリックスは分離したＬおよびＲ出力信号を与える。

第１図に関連して上述したように、■検波器２４およびＱ検波器１２の出力は論 理回路２２に結合される。論理回路の出力（信号Ｆ、　Ｇ）はフリップフロップ ＦＦ２０のセットおよびリセットに結合され、　ＦＦの出力（信号Ｈ）はゲーテ ィング回路１８を制御する。ゲーティング回路の出力もまた低域フィルタ１４を 介して結合されＶＣＯ１６を制御する信号である。

第４図の回路の“全波整流”は第６図の受信機にも使用できることが明らかであ ろう。いづれの場合にも、　ＡＭ立体受信機の和Ｌ＋Ｒおよび差Ｌ−Ｒ信号を決 定するのに用いられる２つの検波器、即ち同相検波器および直角位相検波器は、 　ＰＬＬの広い周波数引込み範囲と高速位相同期（１ｏｃｋ　Ｌｌｌ）　）を与 えるのに必要な信号を供給することもできる。この改良されたＰＬＬは他の静ス テレオ受信機にも同様に通用できる。

ＡＭステレオ受信機については、受信機があまりよく同調していない場合でも入 り周波数に速やかに位相同期（ｌｏｃｋ　ｕｐ　）するＰＬＬを備えることが特 に望ましい。押しボタン式ラジオでは、２ｋＨｚの同調誤差も珍しくない。広い 周波数引込み範囲と高速位相同期を有するＰＬＬは、　ＦＭステレオ、テレビジ ョンおよび周波数合成器などの分野において他のいろいろなものに広く応用でき る。

以上殆どあらゆる環境においても位相同期ループの動作を改良するための回路、 および同相および直角位相検波器が上述した二重の目的に役立つＡＭステレオ受 信機を図示し説明した。その他の変形および変更も特に論理素子において可能で あり、添付した請求の範囲の精神と範囲を逸脱しないすべてのそのような変形、 変更を含むことが意図されている。

Claims (1)

【特許請求の範囲】
1. １．入力手段と、入力手段に結合され、第１検波器出力信号を与える第１の同相 検波器手段と、入力手段に結合され、第１出力信号２直角位相、を示す第２検波 器出力信号を与える第２の直角位相検波器と、第２検波器手段出力に結合された フィルタ手段と、フィルタ手段の出力によって制御されるように結合され、第１ および第２検波器手段に対し少くとも１つの信号を与える発振器手段と、第１． 第２検波器手段の出力に結合され、前記出力信号間のうなりを検波し。 前記信号の相対的位相を検波し、前記検波に応答して制御信号を与える論理手段 と、論理手段からの制御信号に応答して第２検波器手段とフィルタ手段との間の 接続を制御するように結合されたゲーティング手段と、を具える位相同期ループ 装置。 ２、フィルタ手段は、低域フィルタである請求の範囲第１項による位相同期ルー プ装置。 ３、論理手段は、第２検波器手段出力信号の零交差を検波する第３検波器手段と 、ステアリング手段と、双安定手段とを具え、ステアリング手段は、第１検波器 手段の出力信号に応答して第３検波器手段出力信号を双安定手段のそれぞれの入 力に進めるように結合される請求の範囲第１項による位相同期ループ装置。 ４、ゲーティング手段は、論理手段からの制御信号に応答して第２の直角位相検 波器からの信号の半波整流を行うための手段を含む請求の範囲第１項による位相 同期ループ装置。