JPS6351706A - 同期検波回路 - Google Patents
同期検波回路Info
- Publication number
- JPS6351706A JPS6351706A JP61193921A JP19392186A JPS6351706A JP S6351706 A JPS6351706 A JP S6351706A JP 61193921 A JP61193921 A JP 61193921A JP 19392186 A JP19392186 A JP 19392186A JP S6351706 A JPS6351706 A JP S6351706A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- memory
- signal
- converter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 11
- 230000001360 synchronised effect Effects 0.000 title claims description 10
- 230000010363 phase shift Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 101100488882 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YPL080C gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Position Fixing By Use Of Radio Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｐ Ｓ Ｋ （Ｐｈａｓｅ Ｓｈｉｆｔ−Ｋ
ｅｙｉｎｇ ：位相偏移変調）方式で変調させた入力信
号を復調させるための同期検波回路に関する。
ｅｙｉｎｇ ：位相偏移変調）方式で変調させた入力信
号を復調させるための同期検波回路に関する。
この種の同期検波回路として、第２図に示す回路がある
。これは、入力端子１に加わる入力信号ＶｉａとＶＣＯ
（電圧制御発振器）２からの出力信号ＶＣＩ、ＶｃＺと
を掛算器３．４で掛算してＬＰＦ（ローパスフィルタ）
５．６で高域をカットし、変調成分除去回路７で位相判
定を行ない、ループフィルタ８を経由した信号により、
上記ＶＣＯ２を制御するものである。９はπ／２の位相
シフト回路である。
。これは、入力端子１に加わる入力信号ＶｉａとＶＣＯ
（電圧制御発振器）２からの出力信号ＶＣＩ、ＶｃＺと
を掛算器３．４で掛算してＬＰＦ（ローパスフィルタ）
５．６で高域をカットし、変調成分除去回路７で位相判
定を行ない、ループフィルタ８を経由した信号により、
上記ＶＣＯ２を制御するものである。９はπ／２の位相
シフト回路である。
この回路では、入力信号Ｖｉ、を、
ｖｔｎ＝ｓｉｎ（ωｊ＋θＮ、１）
とし、ＶＣＯ２の出力信号■ゎいＶｃＺを、Ｖｃｌ″５
ｉｎ（ωｔ＋θＣ） Ｖｃｔ″ｃｏｓ （ωｔ＋θＣ） とすると、出力信号Ｖ、 、Ｖ２は、 ｖ、＝Ｍ・ｃｏｓ（θｉｎ−θＣ） Ｖｔ＝Ｍ−ｓｉｎ（θ８．．−θｅ） となる。ＭはＬＰＦ５．６の通過域ゲインである。
ｉｎ（ωｔ＋θＣ） Ｖｃｔ″ｃｏｓ （ωｔ＋θＣ） とすると、出力信号Ｖ、 、Ｖ２は、 ｖ、＝Ｍ・ｃｏｓ（θｉｎ−θＣ） Ｖｔ＝Ｍ−ｓｉｎ（θ８．．−θｅ） となる。ＭはＬＰＦ５．６の通過域ゲインである。
これにより入力信号ＶｉｎとＶＣＯの出力ｖＩ 、’Ｉ
Ｉ Ｚとの位相差は第３図に示すようになる。
Ｉ Ｚとの位相差は第３図に示すようになる。
通常のＰＬＬ回路は入力信号とＶＣＯの出力の位相差が
零となるように働くが、ＰＳＫのように位相を情報伝達
として用いる場合には、その情報伝達による位相変動成
分を除去しなければならない。
零となるように働くが、ＰＳＫのように位相を情報伝達
として用いる場合には、その情報伝達による位相変動成
分を除去しなければならない。
４相ＰＳＫでこれを説明すると。４相ＰＳＫはデジタル
データを第４図に示すように、互いにπ／２だけ離れた
４個所の位相点（○印点）を用いて伝送を行なうもので
ある。データは位相のみが意味をもち、振幅には依存し
ない。
データを第４図に示すように、互いにπ／２だけ離れた
４個所の位相点（○印点）を用いて伝送を行なうもので
ある。データは位相のみが意味をもち、振幅には依存し
ない。
４相ＰＳＫのＰＬＬのＶＣＯは、ただ単に入力の位相に
その位相を合わせるのではなく、ＰＳＫの特定の位相、
例えば第４図で示したＳの位相に合わせるように働く。
その位相を合わせるのではなく、ＰＳＫの特定の位相、
例えば第４図で示したＳの位相に合わせるように働く。
ところで、４相ＰＳＫの位相は、第４図に示すように、
Ｓ以外に３ケ所存在する。この場合でも位相ＳにＶＣＯ
の位相が合うように、変調成分除去回路７を働かせる必
要がある。そこで、従来では、例えば位相がＳからπ／
２ずれたｓｉｎ軸上に向かったとき逆にπ／２もどすよ
うな回路で実現していたく逆変調方式という）。または
、位相が４倍ずれるような回路を構成して、π／２のず
れが２πずれにより元に戻るようにしたもの（４逓倍方
式という）もある。
Ｓ以外に３ケ所存在する。この場合でも位相ＳにＶＣＯ
の位相が合うように、変調成分除去回路７を働かせる必
要がある。そこで、従来では、例えば位相がＳからπ／
２ずれたｓｉｎ軸上に向かったとき逆にπ／２もどすよ
うな回路で実現していたく逆変調方式という）。または
、位相が４倍ずれるような回路を構成して、π／２のず
れが２πずれにより元に戻るようにしたもの（４逓倍方
式という）もある。
しかしながら、これらの方式では、４相ＰＳＫ用の復調
回路として一旦設計されると、他のＰＳＫには適用する
ことができない。
回路として一旦設計されると、他のＰＳＫには適用する
ことができない。
本発明の目的は、任意の変調方式の受信信号を復調でき
るようにした位相検波回路を提供することである。
るようにした位相検波回路を提供することである。
このために本発明は、位相変調された入力信号とＶＣＯ
からの信号とを掛算した信号を位相判定部で判定して該
ｖＣＯを制御し、上記位相判定部への入力信号を復調信
号として出力するようにしたＰＬＬ同期検波回路におい
て、 上記位相判定部をメモリで構成し、該メモリへの入力部
にＡ／Ｄ変換器を、出力部にＤ／Ａ変換器を接続して構
成した。
からの信号とを掛算した信号を位相判定部で判定して該
ｖＣＯを制御し、上記位相判定部への入力信号を復調信
号として出力するようにしたＰＬＬ同期検波回路におい
て、 上記位相判定部をメモリで構成し、該メモリへの入力部
にＡ／Ｄ変換器を、出力部にＤ／Ａ変換器を接続して構
成した。
以下、本発明の詳細な説明する。第１図はその実施例の
ＰＬＬ同期検波回路を示す図である。
ＰＬＬ同期検波回路を示す図である。
本実施例では、ＬＰＦ５．６とループフィルタ８との間
の変調成分除去部分を、メモリ１０、ＬＰＦ５．６の出
力をデジタル信号に変換しそのメモリ１０に入力させる
Ａ／Ｄ変換Ｉｌｌ、１２、及びそのメモリ１０のデジタ
ル出力をアナログ信号に変換するＤ／Ａ変換器１３とで
構成している。
の変調成分除去部分を、メモリ１０、ＬＰＦ５．６の出
力をデジタル信号に変換しそのメモリ１０に入力させる
Ａ／Ｄ変換Ｉｌｌ、１２、及びそのメモリ１０のデジタ
ル出力をアナログ信号に変換するＤ／Ａ変換器１３とで
構成している。
この回路では、メモリ１０に位相判定用のデータを予め
書き込んでおいて、ＬＰＦ５．６からの信号の位相情報
でアドレッシングして、位相を進め或いは後らせ、また
その程度も決定して出力し、ＶＣＯ２を制御するように
している。即ち、メモリ１０を位相判定部として構成し
ている。
書き込んでおいて、ＬＰＦ５．６からの信号の位相情報
でアドレッシングして、位相を進め或いは後らせ、また
その程度も決定して出力し、ＶＣＯ２を制御するように
している。即ち、メモリ１０を位相判定部として構成し
ている。
この結果、入力する信号が４相ＰＳＫ方式で変調された
信号であっても、また８相ＰＳＫ方式で変調された信号
であっても、メモリ１０に書き込んだデータを変更する
のみで、容易に対応することができる。即ち、ハードウ
ェアに何等の変更を施す必要がないので、簡単に種々の
変調方式例えばＭＳＫのような周波数変調方式にあって
も対応することができる。
信号であっても、また８相ＰＳＫ方式で変調された信号
であっても、メモリ１０に書き込んだデータを変更する
のみで、容易に対応することができる。即ち、ハードウ
ェアに何等の変更を施す必要がないので、簡単に種々の
変調方式例えばＭＳＫのような周波数変調方式にあって
も対応することができる。
以上説明したように本発明によれば、任意の変調方式の
入力信号を検波、復調することができるという特徴があ
る。
入力信号を検波、復調することができるという特徴があ
る。
第１図は本発明の一実施例のＰＬＬ同期検波回路の回路
図、第２図は従来の同期検波回路の回路図、第３図と第
４図は同期検波回路の作用説明図である。 代理人 弁理士 長 尾 常 明 第１図 ＯＵＴ ＯＵＴ 第２図 ０１１Ｔ ＯＩＩＴ
図、第２図は従来の同期検波回路の回路図、第３図と第
４図は同期検波回路の作用説明図である。 代理人 弁理士 長 尾 常 明 第１図 ＯＵＴ ＯＵＴ 第２図 ０１１Ｔ ＯＩＩＴ
Claims (2)
- （１）、位相変調された入力信号とＶＣＯからの信号と
を掛算した信号を位相判定部で判定して該ＶＣＯを制御
し、上記位相判定部への入力信号を復調信号として出力
するようにしたＰＬＬ同期検波回路において、 上記位相判定部をメモリで構成し、該メモリへの入力部
にＡ／Ｄ変換器を、出力部にＤ／Ａ変換器を接続したこ
とを特徴とする同期検波回路。 - （２）、上記メモリが、予め位相判定を行なうプログラ
ムが書き込まれていることを特徴とする特許請求の範囲
第１項記載の同期検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193921A JPS6351706A (ja) | 1986-08-21 | 1986-08-21 | 同期検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193921A JPS6351706A (ja) | 1986-08-21 | 1986-08-21 | 同期検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6351706A true JPS6351706A (ja) | 1988-03-04 |
Family
ID=16315954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61193921A Pending JPS6351706A (ja) | 1986-08-21 | 1986-08-21 | 同期検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6351706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03262235A (ja) * | 1990-03-13 | 1991-11-21 | Fujitsu Ltd | Ｐｓｋ復調回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5019348A (ja) * | 1973-06-21 | 1975-02-28 |
-
1986
- 1986-08-21 JP JP61193921A patent/JPS6351706A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5019348A (ja) * | 1973-06-21 | 1975-02-28 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03262235A (ja) * | 1990-03-13 | 1991-11-21 | Fujitsu Ltd | Ｐｓｋ復調回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6193746A (ja) | スペクトラム拡散通信復調装置 | |
| JPS5820181B2 (ja) | タソウイソウドウキフクチヨウソウチ | |
| KR930007287B1 (ko) | 진폭 변조 신호용 동기 복조기 | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| JPH04286248A (ja) | ベースバンド遅延検波器 | |
| JPS6347313B2 (ja) | ||
| JPS5918900B2 (ja) | 復調装置 | |
| JPS6351706A (ja) | 同期検波回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP3368936B2 (ja) | ダイレクトコンバージョンｆｓｋ受信機 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPS61177054A (ja) | 位相変調信号の受信回路 | |
| JPS6184933A (ja) | Ａｍステレオ復調装置 | |
| JPS60189354A (ja) | 通信方式 | |
| EP0160484A2 (en) | FM receiver including a baseband PLL circuit | |
| JPH06132996A (ja) | π／４シフトＱＰＳＫ復調回路 | |
| JP3596973B2 (ja) | 直接変換ａｍ受信機 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPS639340A (ja) | 直交パ−シヤルレスポンス信号の復調装置 | |
| JPS62118660A (ja) | 搬送波再生回路 | |
| JP2874450B2 (ja) | 復調器 | |
| JPH06105898B2 (ja) | 干渉補償回路 | |
| JPS6330805B2 (ja) | ||
| JPS63287145A (ja) | 搬送波再生回路 | |
| JPS62234448A (ja) | 直交パ−シヤルレスポンス信号の検波装置 |