KR930007287B1 - 진폭 변조 신호용 동기 복조기 - Google Patents

진폭 변조 신호용 동기 복조기 Download PDF

Info

Publication number
KR930007287B1
KR930007287B1 KR1019840008408A KR840008408A KR930007287B1 KR 930007287 B1 KR930007287 B1 KR 930007287B1 KR 1019840008408 A KR1019840008408 A KR 1019840008408A KR 840008408 A KR840008408 A KR 840008408A KR 930007287 B1 KR930007287 B1 KR 930007287B1
Authority
KR
South Korea
Prior art keywords
signal
demodulator
bit
frequency
modulated signal
Prior art date
Application number
KR1019840008408A
Other languages
English (en)
Other versions
KR850005044A (ko
Inventor
토렐리 귀도
다니엘레 빈센조
Original Assignee
에스지에스-에이티이에스 콤포넨티 엘렉뜨로니치 에스. 피. 에이.
기우세페조찌, 클라우디오 마기오니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스지에스-에이티이에스 콤포넨티 엘렉뜨로니치 에스. 피. 에이., 기우세페조찌, 클라우디오 마기오니 filed Critical 에스지에스-에이티이에스 콤포넨티 엘렉뜨로니치 에스. 피. 에이.
Publication of KR850005044A publication Critical patent/KR850005044A/ko
Application granted granted Critical
Publication of KR930007287B1 publication Critical patent/KR930007287B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/14Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2245Homodyne or synchrodyne circuits using two quadrature channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplifiers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

진폭 변조 신호용 동기 복조기
제1도는 본 발명에 따른 동기 복조기의 한 실시예를 도시한 블럭도.
제2도 내지 제8도는 복조기 내의 신호 형태를 도시한 도면.
제9도는 본 발명에 따른 동기 복조기의 다른 실시예를 도시한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 및 2 : 비트회로 3 : 위상 전이기
4 및 5 : 고역 통과 필터 6 : 정류자
7 : 정보 검출기 8 : 제어 회로
9 : 단일 대역 통과 필터 10 및 11 : 저역 통과 필터
본 발명은 진폭 변조 신호용 동기 복조기에 관한 것이다.
진폭 변조 신호의 동기 복조는 공지되어 있고, 종래 기술에 종종 사용된다. 이는 예를들어 맥그로 힐(McGraw Hill)사가 발행한 에이취. 타우(H.Taub) 및 디.쉴링(D.Schilling)저 "통신 시스템의 원리"란 책자에 기술되어 있다.
일반적인 이론에서 진폭 변조 신호는 다음 식으로 표현된다.
S(t) = A(1+m sinωmt)(sinωct)
여기서,
ωm=2πfm
ωc=2πfc
fm= 변조 주파수
fc= 반송 주파수
m = 변조율 (0<m<1)
A = 반송파 진폭이다.
동기 복조는 주파수 fb가 상술한 변조 신호의 반송파 주파수와 동일한(예를들어, 정형파) 신호를 갖고 있는 변조 신호를 "비트(beat)"화함으로써 즉, 증배시킴으로써 달성된다. "비트"용으로 사용된 신호는 다음과 같이 주어진다.
Sb=sin(ωct+øb)
여기서, øb는 Sb와 S(t)의 반송파 사이의 위상차이고, 신호 Sb의 진폭은 일정하다고 가정하자.
체배기(multipier) 또는 비트 회로의 출력은 다음과 같이 주어진다.
Sm(t)=sin(ωct+øb)·A(1+m sinωmt)(sinωct)=-1/2
A(1+m sinωmt)[cos(2ωcb)-cosøb]
최고 주파수 fm을 차단하는 필터(예를 들면, 중심주파수가 fm과 동일한 저역 통과 필터 또는 대역 통과필터)를 체배기 출력에 배열시킴으로써, 주파수가 2fc와 동일한 신호 부분은 차단되어, 결국 대체 성분이 변조 신호의 주파수와 동일한 주파수를 갖고 있는 복조 신호가 판독된다.
그러나, 복조 신호의 진폭은 cosøb의 값, 즉 변조 신호와 비트용으로 사용된 신호 사이의 위치상에 따라변한다. øb가 0이면(즉, 위상차가 0이면), 복조 신호의 진폭이 최대로 되고, 반대로 øb가 90˚이면(즉, 비트용으로 사용된 반송파와 신호가 동상으로 교차하면), 복조 신호의 진폭은 0으로 된다. 상술한 설명으로부터, øb=0으로 될 필요가 있다. 즉, 비트용으로 사용된 신호는 주파수가 동일할 뿐만 아니라 변조 신호의 반송파와도 동상이다.
때때로, 변조 신호의 반송파 주파수는 비트용으로 사용된 신호의 주파수와 정확히 동일하지 않거나, 2개중 1개가 일정하지 않지만, 소정의 범위 내에서 변화한다. 이러한 경우에, 반송파 주파수 fc와 비트용으로 사용된 신호의 주파수 fb는 값 δfc만큼 서로 약간 다르다.
이때의 신호 Sb(t)는 다음과 같이 된다.
Sb=sin[(ωc+δωc)t+øb=sin[ωct+( δωct+øb)]
여기서, δωc= 2πδfc이다.
그러나, 이 주파수 차이는 시변 위상차를 발생시키는데, 이 위상차는 나타난 신호의 변조 종류로 차례로 변환되고, 이 나타난 신호는 저역 통과 필터에서 필터링된 후, 다음과 같이 된다.
Sd'(t)=A/2(1+sin ωmt)[cos(øb+δωct)]
수학적으로, 이것은 가변 진폭 및 주파수 fm에서의 (정현파가 아닌) 신호를 주파수 δfc에서의 다른 신호상에 중첩시키는 것에 대응한다.
신호 Sd'(t)의 저주파 성분 δfc은 고역 통과 필터를 통해 필터링될 수 있으므로, 다음과 같은 출력 신호 Sd"(t)가 얻어진다.
Sd"(t)=A/2·m sin ωmt cos[(øb+ δωctt)]
또한, øb= 0으로 되는 것과 같은 방법으로 동작되었다고 가정하면, 이러한 신호는 바람직한 결과, 즉 초기 변조 신호에 정확히 대응하는 신호를 나타내지 않게 되는데, 그 이유는 일정한 값 대신에 시변 진폭 피크를 갖고 있기 때문이다.
이것은 이러한 신호의 검출, 더욱 정확히 말하면 정보 내용(예를들어, 주파수)의 복조가 매우 어렵고 신뢰성이 좋지 않다는 것을 의미하는데, 이는 최소치의 진폭 피크를 가진 기간으로 말미암아 검출기 장치에서는 검출의 손실과 결국 정보의 손실을 포함할 수 있기 때문이다. 다시 말하면, 아주 낮은 값의 최소 피크가 검출될 수 없고, 결국 예를들어, 전송된 정보에 대응하는 주파수와 상이한 주파수를 나타나게 하는 오차(error)를 검출기에서 발생시킬 수 있다는 것이다. 이는 결국 동일한 정보가 잘못 재생되게 한다.
상술한 관점에서, 본 발명의 목적은 변조 신호 반송파의 비트로 신호 사이의 주파수 차이가 거의 없을때, 복조 신호 내에 포함된 정보를 확실히 검출할 수 있는 진폭 변조 신호용 동기 복조기를 구현시킨 것이다.
본 발명에 따르면, 이러한 목적은 복조될 변조 신호가 공급되는 제1입력과 상기 변조 신호의 반송파와 동일한 주파수를 갖는 신호가 공급되는 제2입력을 갖고 있는 제1비트 회로, 상기 변조 신호가 공급되는 제1입력과 위상차가 90˚인 위상 전이기를 통하여 동일한 주파수를 갖는 상기 신호가 공급되는 제2입력을 갖고 있는 제2비트 회로, 상기 제1 및 제2비트 회로의 출력을 복조기의 공통 출력에 선택적으로 접속시키기 위한 정류자(commutator) 및 상기 비트 회로들의 출력 신호의 진폭에 따라 상기 정류자의 정류를 제어하기 위한 동작 임계값을 갖고 있는 제어 회로를 포함하는 동기 복조기에 의해 달성된다.
다시 말하면, 본 발명에 따른 동기 복조기는 제1비트의 최소 피크가 제2비트의 최대 피크와 시간적으로 일치하되(이 역도 성립한다). 동일하지만 90˚이상의 진폭차를 갖고 있는 동일한 다수의 신호 Sd"(t)를 발생시키도록, 1개의 비트가 아니라 교차하는 동상의 2개의 비트를 동작시킨다는 사실에 기초를 두고 있다(적절한 임계값 검출기로 구성된). 각각의 제어 회로의 제어 하에서 정류자는 최대 피크를 갖고 있는 신호를 매번 선택하게 하여 동일한 신호 내에 포함된 정보(예를들어, 주파수)를 완전하고 정확히 검출하는데 충분한 진폭을 갖고 있는 복조 신호를 출력에서 얻는다.
제2비트가 적절하게 위상 전이되고, 진폭이 더 큰 신호가 선택적으로 선택되므로, 변조 신호의 반송파와 비트용으로 사용된 신호 사이의 부정확한 주파수 동일성으로 인해 초기 변조 신호를 갖고 있는 단일 비트회로의 출력의 불완전한 대응성이 보상된다.
이제부터, 첨부한 도면을 참조하여 본 발명의 특징에 대해서 상세하게 기술하겠다.
제1도를 참조하면, 제1도에는 2개의 비트 회로(1 및 2)를 포함하는 동기 복조기가 도시되어 있다. 제1비트 회로는 진폭 변조된 신호 Sb(t)가 공급되는 제1입력과 변조 신호의 반송파와 동일한 주파수를 갖고 있는 신호 Sb가 공급되는 제2입력을 갖고 있고, 제2비트 회로는 변조 신호 S(t)가 공급되는 제1입력과 90˚의 위상차를 발생시킬 수 있는 위상 전이기(3)을 통하여 동일한 주파수를 갖고 있는 신호 Sb가 공급되는 제2입력을 갖고 있다.
각각의 저역 통과 필터(10 및 11)과 고역 통과 필터(4 및 5)로 제공된 비트회로(1 및 2)의 출력들은 정류자(6)으로 보내지는데, 이 정류자(6)은 적절한 정보 검출기 또는 식별 회로(7), 예를들어 주파수 검출기가 접속될 수 있는 복조기의 공통 출력에 이 비트 회로의 출력들을 선택적으로 접속시킨다.
정류자(6)은 비트 회로(1 및 2)로부터 전달되어 필터링된 신호들의 진폭에 따라 제어 회로(8)에 의해 제어되는데, 상기 제어 회로는 이러한 목적을 위해 동일한 회로의 내부 또는 외부에 배열된 적합한 임계값 검출기(도시하지 않음)를 사용한다.
제1도의 동기 복조기는 다음에 기술한 방법으로 동작한다. 제2도에 도시한 바와 같이 주파수 fm에서의 변조 신호 M(예를 들면, 정현파)에 의해 진폭 변조되고, 주파수 fc에서의 반송파 P로 구성된 변조 신호 S(t)는 비트 회로(1)에서 반송파 P와 동일한 주파수에서의 신호 Sb로 "비트"되고, 비트 회로(2)에서 위상 전이기(3)을 통해 90˚위상 전이된 동일한 신호 Sb로 "비트"된다.
결과적으로, 비트 회로(1 및 2)의 출력에서 저역 통과 필터(10 및 11) 다음에는 위상 교차 진폭을 갖고 있는 다음과 같은 신호들이 발생한다.
Sd1'(t)=A/2(1+m sinωmt)[cos(øb+ δωct)]
Sd2'(t)A/2(1+m sinωmt)[cos(øb+90˚+ δωct)]
이 신호들의 형태는 제3도 및 제4도에 도시되어 있다. 이것은 주파수 fm에서의 성분(정현파가 아님)이 주파수 δfc에서의 다른 성분에 중첩되는 신호들인데, 여기서, δfc는 변조 신호의 반송파 P와 비트용으로 사용된 신호 Sb사이의 잔여 오차이다.
이러한 신호들의 저주파수 δfc에서의 성분은 고역 통과 필터(4 및 5)에 의해 제거되는데, 이 고역 통과 필터(4 및 5)의 출력들은 위상 교차 진폭을 갖고 있는 다음과 같은 각각의 신호들이다.
Sd1"(t)=A/2·m sinωmt[(cos(øb+ δct)]
Sd2"(t)=A/2·m sinωmt[cos(øb+90˚+ δωct)]
이 신호들의 형태는 제5도 및 제6도에 도시되어 있다. 이것은 변조 신호와 동일한 주파수 fm을 갖고 있지만, 최대치와 최소치 사이에서 변할 수 있는 진폭 피크를 갖고 있는 신호들이다.
개별적으로 취해보면, 상기 신호들은 모두 정보 검출기(7)에서 문제점을 발생시키는데, 이 문제점이란 최소 높이의 피크들을 "검출"하지 못하고, 변조 신호와 함께 전송된 정보에 대응하지 않는 변형된 정보를 검출한다는 것이다. 특히, 검출될 정보가 주파수이고, 검출기(7)이 예를들어 디지탈 카운터이면, 검출된 정보는 제7도에서와 같이 전송된 변조 신호에 대응하는 일정한 주파수 fm에서의 단일구형파 대신에, 공간만큼 떨어진 구형 펄스 열(pulse train)로 주어진다.
그러나, 신호 Sd1"(t) 및 Sd1"(t)의 진폭 피크의 순간 값에 따라, 제어회로(8)을 2개의 고역 통과 필터(4 및 5) 중의 1개의 고역 통과 필터 및 다른 고역 통과 필터에 접속시킴으로써, 결국 비트 회로(1 및 2) 중의 1개의 비트 회로 및 다른 비트 회로에 접속시키는 정류자(6)이 제공된다. 더욱 정확하게 말하자면, 정류자(6)은 관련 신호 Sd"(t)의 진폭 피크들이 제어 회로(8)에 의해 제공된 임계값 이상으로 유지될 때까지 고역통과 필터들 중의 1개 고역 통과 필터[제1도 내지 필터(4)]를 향해 배치되지만, 상술한 신호의 진폭 피크들이 동일한 임계값 아래로 내려가자마자 다른 고역 통과 필터[제1도 내의 필터(5)]를 향해 즉시 이동한다. 반대의 경우에도 동일한 결과가 나타난다.
그 결과, 교차하는 동상의 2개의 신호 Sd1"(t) 및 Sd2"(t)들 중의 1개의 신호 및 다른 신호로부터 검출될 수 있는 피크를 취함으로써, 정보의 손실 없이, 변조 신호 M에 정확히 대응하고 정보를 완전히 나타내는 복조 신호 DM을 최종적으로 얻게 된다. 특히, 주파수 정보의 고찰된 예에서, 복조 신호는 디지탈 카운터가 제8도에 도시한 바와 같은 일정한 주파수 fm의 구형파 형태로 검출된 정보를 발생시키게 하는 것이다.
제9도에 도시한 복조기의 실시예는 기능면에서 동일한다. 이 복조기는 제1도에 도시한 바와 같이 2개의 비트 회로(1 및 2)의 출력에 배치된 2쌍의 필터(10과 11 ; 4와 5) 대신에 복조기의 공통 출력에 배치된 단일 대역 통과 필터(9)를 갖고 있기 때문에, 실제로는 제1도의 복조기와 다르다. 이러한 경우에, 제어 회로(8)은 필터(4 및 5)의 출력에서의 2개의 신호들이 아니라 복조기의 공통 출력에서의 복조 신호를 검출할 수 있다.
제9도의 복조기는 필터를 절약한다는 장점을 갖고 있다. 한편, 복조기는 정상 가동되기 전에 소정의 대기 시간이 필요하게 된다.
본 분야에 숙련된 기술자들은 상술한 바와 같은 본 발명의 개념을 변화시키지 않고서, 제1도 및 제9도에 도시한 복조기들을 결합시키는 것과 같이 다르게 변형시킬 수도 있다.

Claims (5)

  1. 진폭 변조 신호용 동기 복조기에 있어서, 복조될 변조 신호[S(t)]가 공급되는 제1입력과 상기 변조신호의 반송 주파수와 동일한 주파수를 갖는 신호(Sb)가 공급되는 제2입력을 갖고 있는 제1비트 회로(1), 상기 변조 신호가 공급되는 제1입력과 위상차가 90˚인 위상 전이기(3)을 통하여 동일한 주파수를 갖는 상기 신호가 공급되는 제2입력을 갖고 있는 제2비트 회로(2), 상기 제1 및 제2비트 회로(1 및 2)의 출력을 복조기의 공통 출력에 선택적으로 접속시키기 위한 정류자(6) 및 상기 비트 회로들의 출력 신호의 진폭에 따라 상기 정류자의 정류를 제어하기 위한 동작 임계값을 갖고 있는 제어 회로(8)을 포함하는 것을 특징으로 하는 진폭 변조 신호용 동기 복조기.
  2. 제1항에 있어서, 각각의 출력 신호들의 저주파 및 고주파 성분을 제거하기 위해 상기 비트 회로(1 및 2)의 출력에 배열된 필터(4 및 5 ; 10 및 11)을 포함하는 것을 특징으로 하는 동기 복조기.
  3. 제1항에 있어서, 각각의 출력 신호의 저주파 및 고주파 성분을 제거하기 위해 복조기의 상기 공통 출력에 배치된 1개의 필터(9)를 포함하는 것을 특징으로 하는 동기 복조기.
  4. 제1항에 있어서, 상기 제어 회로(8)이 상기 비트 회로(1 및 2)의 출력을 검출하도록 배열된 것을 특징으로 하는 동기 복조기.
  5. 제1항에 있어서, 상기 제어 회로(8)이 복조기의 상기 공통 출력에서 복조된 신호를 검출하기 위해 상기 정류자(6)의 아래에 배치된 것을 특징으로 하는 동기 복조기.
KR1019840008408A 1983-12-30 1984-12-27 진폭 변조 신호용 동기 복조기 KR930007287B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT24478A/83 1983-12-30
IT8324478A IT1212806B (it) 1983-12-30 1983-12-30 Demodulatore sincrono per segnali modulati in ampiezza.

Publications (2)

Publication Number Publication Date
KR850005044A KR850005044A (ko) 1985-08-19
KR930007287B1 true KR930007287B1 (ko) 1993-08-04

Family

ID=11213684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008408A KR930007287B1 (ko) 1983-12-30 1984-12-27 진폭 변조 신호용 동기 복조기

Country Status (7)

Country Link
US (1) US4631485A (ko)
JP (1) JPH0682986B2 (ko)
KR (1) KR930007287B1 (ko)
DE (1) DE3447738C2 (ko)
FR (1) FR2557745B1 (ko)
GB (1) GB2152311B (ko)
IT (1) IT1212806B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373705A (ja) * 1986-09-16 1988-04-04 Matsushita Electric Ind Co Ltd 振幅検出器
JPS6387052A (ja) * 1986-09-30 1988-04-18 Pioneer Electronic Corp Fm多重放送受信機におけるデ−タ復調回路
JP2724145B2 (ja) * 1987-03-24 1998-03-09 株式会社日立製作所 搬送波再生装置
GB2215930B (en) * 1988-03-15 1992-09-16 Secr Defence Improvements in or relating to sub-carrier reception
GB9116051D0 (en) * 1991-07-24 1991-09-11 Phase Track Limited Am receiver system
US5339040A (en) * 1993-07-09 1994-08-16 Rockwell International Coproration AM demodulation receiver using digital signal processor
DE59409716D1 (de) * 1994-11-07 2001-05-10 Siemens Ag Diebstahlschutzsystem für ein Kraftfahrzeug
DE19544722C1 (de) * 1995-11-30 1997-04-17 Siemens Ag Diebstahlschutzsystem für ein Kraftfahrzeug
US20040149491A1 (en) * 2003-01-30 2004-08-05 Fling Richard William Device and method for improved data transfer
FR3009099B1 (fr) * 2013-07-26 2015-08-07 Thales Sa Dispositif tactile capacitif multi surfaces tactiles
KR101596774B1 (ko) * 2014-03-18 2016-02-23 주식회사 홍인터내셔날 다트 핀의 속력을 측정하기 위한 방법, 장치 및 컴퓨터-판독가능 매체

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3101448A (en) * 1954-12-23 1963-08-20 Gen Electric Synchronous detector system
US3699462A (en) * 1971-06-01 1972-10-17 Us Navy Channel combining circuit for synchronous phase detection systems
US3953805A (en) * 1974-11-07 1976-04-27 Texas Instruments Incorporated DC component suppression in zero CF IF systems
FR2368826A1 (fr) * 1976-10-19 1978-05-19 Thomson Csf Dispositif de demodulation synchrone et poste telephonique utilisant un tel dispositif
JPS5389354A (en) * 1977-01-18 1978-08-05 Toshiba Corp Digital synchronous detector
FR2419614A1 (fr) * 1978-03-10 1979-10-05 Cit Alcatel Circuit de recuperation de la porteuse d'un signal numerique synchrone transmis par modulation d'amplitude
AU550418B2 (en) * 1981-08-31 1986-03-20 Kahn, Leonard Richard Synchronous detector
JPS58145202A (ja) * 1982-02-23 1983-08-30 Oki Electric Ind Co Ltd Am信号復調回路

Also Published As

Publication number Publication date
IT8324478A0 (it) 1983-12-30
JPH0682986B2 (ja) 1994-10-19
JPS60160208A (ja) 1985-08-21
FR2557745A1 (fr) 1985-07-05
GB2152311A (en) 1985-07-31
KR850005044A (ko) 1985-08-19
DE3447738C2 (de) 1994-03-03
FR2557745B1 (fr) 1991-01-25
GB2152311B (en) 1987-02-25
DE3447738A1 (de) 1985-07-11
IT1212806B (it) 1989-11-30
US4631485A (en) 1986-12-23
GB8431860D0 (en) 1985-01-30

Similar Documents

Publication Publication Date Title
CA2194695C (en) A direct conversion receiver
KR930007287B1 (ko) 진폭 변조 신호용 동기 복조기
US4254503A (en) Radio receiver for tone modulated signals
EP0333266A2 (en) A direct conversion receiver
US3818347A (en) Receiver for amplitude modulated quadrature carrier signals
US4516079A (en) Coherent phase shift keyed demodulator for power line communication systems
EP0092907A1 (en) Intermediate frequency slope compensation control arrangements
JP2579243B2 (ja) 復調装置
EP0151394B1 (en) Demodulator for ditital fm signals
US4439737A (en) Phase locked loop, as for MPSK signal detector
US5675284A (en) Frequency lock indicator for FPLL demodulated signal having a pilot
US4186348A (en) Receiver for data transmitted by means of the interleaved binary phase shift keyed modulation technique
JPH09181779A (ja) Fsk復調回路
EP0134600B1 (en) Fm demodulation circuit
JPS58194450A (ja) 復調装置
KR960008285B1 (ko) 복조회로
JPS6351706A (ja) 同期検波回路
JP2767585B2 (ja) 配電線搬送信号伝送装置
JPS60182205A (ja) 追尾形帯域濾波器
EP1973287A1 (en) A system for demodulation of phase shift keying signals
JPH0777329B2 (ja) Fm信号復調装置
JPH06105898B2 (ja) 干渉補償回路
JPH0552103B2 (ko)
JPH0366244A (ja) 復調装置
JPH07107126A (ja) 周波数シフトキーイング・データ復調器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020730

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee