JPH06132996A - π／４シフトＱＰＳＫ復調回路 - Google Patents
π／４シフトＱＰＳＫ復調回路Info
- Publication number
- JPH06132996A JPH06132996A JP30601392A JP30601392A JPH06132996A JP H06132996 A JPH06132996 A JP H06132996A JP 30601392 A JP30601392 A JP 30601392A JP 30601392 A JP30601392 A JP 30601392A JP H06132996 A JPH06132996 A JP H06132996A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- unit
- amount
- phase rotation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 π／４シフトＱＰＳＫ復調回路を従来の回路
に若干の変更を加えるだけで実現する。 【構成】 π／４シフトＱＰＳＫ変調波を発振器の出力
信号を用いて検波する検波部３１から出力されるＩチャ
ネル信号とＱチャネル信号の位相回転部３２と、その出
力信号からπ／４シフトＱＰＳＫ変調波と発振器出力信
号の位相差情報を含む検出量を出力する位相比較部３３
と、その検出量に基づいて逐次に増加する制御量の生成
部３４と、その生成制御量に基づいて位相回転部の位相
回転量を生成して供給する位相回転量生成部３５と、入
力される位相回転量を１シンボル周期ごとにπ／４分ず
つ変化させる位相回転量変化部３６とを備える。
に若干の変更を加えるだけで実現する。 【構成】 π／４シフトＱＰＳＫ変調波を発振器の出力
信号を用いて検波する検波部３１から出力されるＩチャ
ネル信号とＱチャネル信号の位相回転部３２と、その出
力信号からπ／４シフトＱＰＳＫ変調波と発振器出力信
号の位相差情報を含む検出量を出力する位相比較部３３
と、その検出量に基づいて逐次に増加する制御量の生成
部３４と、その生成制御量に基づいて位相回転部の位相
回転量を生成して供給する位相回転量生成部３５と、入
力される位相回転量を１シンボル周期ごとにπ／４分ず
つ変化させる位相回転量変化部３６とを備える。
Description
【０００１】
【産業上の利用分野】本発明はディジタル無線通信にお
けるディジタル変復調方式の一つであるπ／４シフトＱ
ＰＳＫ方式の変調信号を準同期検波方式で復調する復調
回路に関するものである。
けるディジタル変復調方式の一つであるπ／４シフトＱ
ＰＳＫ方式の変調信号を準同期検波方式で復調する復調
回路に関するものである。
【０００２】π／４シフトＱＰＳＫ方式は、ＱＰＳＫ方
式のＩ軸とＱ軸を１シンボル周期毎にπ／４ずつシフト
させる方式である。この方式では信号点がゼロ点を通過
しないため増幅器の線形条件を緩和することができるな
どの特長があり、ディジタル移動体通信などに用いられ
る。このπ／４シフトＱＰＳＫ方式を実現するための復
調回路が必要とされている。
式のＩ軸とＱ軸を１シンボル周期毎にπ／４ずつシフト
させる方式である。この方式では信号点がゼロ点を通過
しないため増幅器の線形条件を緩和することができるな
どの特長があり、ディジタル移動体通信などに用いられ
る。このπ／４シフトＱＰＳＫ方式を実現するための復
調回路が必要とされている。
【０００３】
【従来の技術】まずＱＰＳＫの変復調技術について説明
する。図４にはＱＰＳＫ方式の変調回路が示される。図
中、２１は搬送波cos(ωC ｔ＋θC ）を発生する発振
器、２２はこの搬送波cos(ωC ｔ＋θC ）をπ／２シフ
トして搬送波−sin(ωC ｔ＋θC ）を出力する移相器、
２３はＩ信号に搬送波cos(ωC ｔ＋θC ）を乗算する乗
算器、２４はＱ信号に搬送波−sin(ωC ｔ＋θC）を乗
算する乗算器、２５は乗算器２３、２４の出力信号を加
算して変調波Ｓ(t) とする加算器である。
する。図４にはＱＰＳＫ方式の変調回路が示される。図
中、２１は搬送波cos(ωC ｔ＋θC ）を発生する発振
器、２２はこの搬送波cos(ωC ｔ＋θC ）をπ／２シフ
トして搬送波−sin(ωC ｔ＋θC ）を出力する移相器、
２３はＩ信号に搬送波cos(ωC ｔ＋θC ）を乗算する乗
算器、２４はＱ信号に搬送波−sin(ωC ｔ＋θC）を乗
算する乗算器、２５は乗算器２３、２４の出力信号を加
算して変調波Ｓ(t) とする加算器である。
【０００４】この変調回路から出力される変調波Ｓ(t)
は、 Ｓ(t) ＝cos(ωC ｔ＋θC ）−Ｑsin(ωC ｔ＋θC ） ・・・（１） となる。ここで、ωC は搬送波の角周波数、θC は搬送
波の初期位相である。
は、 Ｓ(t) ＝cos(ωC ｔ＋θC ）−Ｑsin(ωC ｔ＋θC ） ・・・（１） となる。ここで、ωC は搬送波の角周波数、θC は搬送
波の初期位相である。
【０００５】図５にはこの変調波Ｓ(t) を復調する準同
期検波方式による復調回路が示される。図中、１は発振
出力cos(ωL ｔ＋θL ）を発生する発振器、２は発振出
力cos(ωL ｔ＋θL ）をπ／２シフトして発振出力−si
n(ωL ｔ＋θL ）を出力する移相器、３は変調波Ｓ(t)
に発振出力sin(ωL ｔ＋θL ）を乗算する乗算器、４は
変調波Ｓ(t) に発振出力−cos(ωL ｔ＋θL ）を乗算す
る乗算器、５は乗算器３の出力信号を低域ろ波してＩ1
信号を出力する低域フィルタ、６は乗算器４の出力信号
を低域ろ波してＱ1 信号を出力する低域フィルタ、７、
８はそれぞれＩ1 、Ｑ1 信号をＡ／Ｄ変換するＡ／Ｄ変
換器、９はＩ1 信号とＱ1 信号を位相回転してＩ2 信号
とＱ2 信号を出力する位相回転部、１０はＩ2 信号とＱ
2 信号の位相比較して位相差の情報である検出量δ0 を
出力する位相比較部、１１は検出量δ0 を時間的に平滑
する低域フィルタ、１２はこの検出量δ0 に基づいてδ
＝δ0 （１＋τ）の制御量δを生成するディジタルＶＣ
Ｏ（電圧制御発振器）、１３はこの制御量δに基づいて
位相回転部９の位相回転量である cosδ、 sinδを生成
して位相回転部９に供給するＲＯＭである。
期検波方式による復調回路が示される。図中、１は発振
出力cos(ωL ｔ＋θL ）を発生する発振器、２は発振出
力cos(ωL ｔ＋θL ）をπ／２シフトして発振出力−si
n(ωL ｔ＋θL ）を出力する移相器、３は変調波Ｓ(t)
に発振出力sin(ωL ｔ＋θL ）を乗算する乗算器、４は
変調波Ｓ(t) に発振出力−cos(ωL ｔ＋θL ）を乗算す
る乗算器、５は乗算器３の出力信号を低域ろ波してＩ1
信号を出力する低域フィルタ、６は乗算器４の出力信号
を低域ろ波してＱ1 信号を出力する低域フィルタ、７、
８はそれぞれＩ1 、Ｑ1 信号をＡ／Ｄ変換するＡ／Ｄ変
換器、９はＩ1 信号とＱ1 信号を位相回転してＩ2 信号
とＱ2 信号を出力する位相回転部、１０はＩ2 信号とＱ
2 信号の位相比較して位相差の情報である検出量δ0 を
出力する位相比較部、１１は検出量δ0 を時間的に平滑
する低域フィルタ、１２はこの検出量δ0 に基づいてδ
＝δ0 （１＋τ）の制御量δを生成するディジタルＶＣ
Ｏ（電圧制御発振器）、１３はこの制御量δに基づいて
位相回転部９の位相回転量である cosδ、 sinδを生成
して位相回転部９に供給するＲＯＭである。
【０００６】この復調回路では、変調波Ｓ(t) に乗算器
３、４でcos(ωL ｔ＋θL ）と−sin(ωL ｔ＋θL ）を
かけ、その後に低域フィルタ５、６を通すことによって
次のＩ1 信号とＱ1 信号を得る。 Ｉ1 ＝〔Ｉ cos｛( ωC −ωL ) ｔ＋θC −θL ｝ −Ｑ sin｛( ωC −ωL ) ｔ＋θC −θL ｝〕／２ Ｑ1 ＝〔Ｉ sin｛( ωC −ωL ) ｔ＋θC −θL ｝ ＋Ｑ cos｛( ωC −ωL ) ｔ＋θC −θL ｝〕／２ ・・・（２） ここで、ωL は発振器１の出力信号の各周波数、θL は
発振器１の出力信号の初期位相である。
３、４でcos(ωL ｔ＋θL ）と−sin(ωL ｔ＋θL ）を
かけ、その後に低域フィルタ５、６を通すことによって
次のＩ1 信号とＱ1 信号を得る。 Ｉ1 ＝〔Ｉ cos｛( ωC −ωL ) ｔ＋θC −θL ｝ −Ｑ sin｛( ωC −ωL ) ｔ＋θC −θL ｝〕／２ Ｑ1 ＝〔Ｉ sin｛( ωC −ωL ) ｔ＋θC −θL ｝ ＋Ｑ cos｛( ωC −ωL ) ｔ＋θC −θL ｝〕／２ ・・・（２） ここで、ωL は発振器１の出力信号の各周波数、θL は
発振器１の出力信号の初期位相である。
【０００７】次に、これらＩ1 信号とＱ1 信号からもと
のＩ信号とＱ信号を得るためにディジタル処理を必要と
するので、Ｉ1 信号とＱ1 信号をＡ／Ｄ変換器７、８で
Ａ／Ｄ変換する。
のＩ信号とＱ信号を得るためにディジタル処理を必要と
するので、Ｉ1 信号とＱ1 信号をＡ／Ｄ変換器７、８で
Ａ／Ｄ変換する。
【０００８】初期状態では、位相回転部９でこの主信号
に対する処理は行われていないので、Ｉ2 ＝Ｉ1 、Ｑ2
＝Ｑ1 となる。このＩ2 信号とＱ2 信号を位相比較部１
０で処理する。図６にはこの処理の過程が示される。図
中、（ａ）の点線はＩ2 信号、（ｂ）の点線はＱ2 信
号、（ｃ）は減算器１０５の出力信号、（ｄ）はサンプ
リング部１０６のサンプリングタイミングである。
に対する処理は行われていないので、Ｉ2 ＝Ｉ1 、Ｑ2
＝Ｑ1 となる。このＩ2 信号とＱ2 信号を位相比較部１
０で処理する。図６にはこの処理の過程が示される。図
中、（ａ）の点線はＩ2 信号、（ｂ）の点線はＱ2 信
号、（ｃ）は減算器１０５の出力信号、（ｄ）はサンプ
リング部１０６のサンプリングタイミングである。
【０００９】Ｑ2 信号が負のときにはＩ2 信号を反転
し、Ｉ2 信号が負のときはＱ2 信号を反転させる。する
と、（ａ）、（ｂ）に実線で示されるような信号とな
る。さらに（ａ）の信号から（ｂ）の信号を減算器１０
５で引くと（ｃ）の信号になる。この（ｃ）の信号を、
サンプリング部１０６で（ｄ）に示す周期π／４ごとに
サンプリングすると、変調波Ｓ(t) と発振器１の出力信
号cos(ωL ｔ＋θL ）の位相差の情報を含む検出量δ0
が求まる。
し、Ｉ2 信号が負のときはＱ2 信号を反転させる。する
と、（ａ）、（ｂ）に実線で示されるような信号とな
る。さらに（ａ）の信号から（ｂ）の信号を減算器１０
５で引くと（ｃ）の信号になる。この（ｃ）の信号を、
サンプリング部１０６で（ｄ）に示す周期π／４ごとに
サンプリングすると、変調波Ｓ(t) と発振器１の出力信
号cos(ωL ｔ＋θL ）の位相差の情報を含む検出量δ0
が求まる。
【００１０】この検出量δ0 を低域フィルタ１１で時間
的に平滑し、ディジタルＶＣＯ１２に入力する。このデ
ィジタルＶＣＯ１２の出力信号である制御量δは、クロ
ック数τとともに次のように増加する。 δ＝δ0 ＋δ0 τ＝δ0 （１＋τ） ・・・（３）
的に平滑し、ディジタルＶＣＯ１２に入力する。このデ
ィジタルＶＣＯ１２の出力信号である制御量δは、クロ
ック数τとともに次のように増加する。 δ＝δ0 ＋δ0 τ＝δ0 （１＋τ） ・・・（３）
【００１１】この制御量δはＲＯＭ１３に入力され、こ
れによりＲＯＭ１３は制御量δに対して cosδ、 sinδ
を位相回転部９に出力する。位相回転部９では、こうし
て求められた cosδ、 sinδを用いて、Ｉ1 信号とＱ1
信号に次の処理を施してＩ2信号とＱ2 信号を求める。
ここで、θ＝（ωC −ωL ）ｔ＋θC −θL である。 Ｉ2 ＝Ｉ1 cosδ＋θ1 sinδ ＝｛Ｉcos(θ−δ）−Ｑ sin（θ−δ）｝／２ Ｑ2 ＝−Ｉ1 sinδ＋θ1 cosδ ＝｛Ｉsin(θ−δ）＋Ｑcos(θ−δ）｝／２ ・・・（４）
れによりＲＯＭ１３は制御量δに対して cosδ、 sinδ
を位相回転部９に出力する。位相回転部９では、こうし
て求められた cosδ、 sinδを用いて、Ｉ1 信号とＱ1
信号に次の処理を施してＩ2信号とＱ2 信号を求める。
ここで、θ＝（ωC −ωL ）ｔ＋θC −θL である。 Ｉ2 ＝Ｉ1 cosδ＋θ1 sinδ ＝｛Ｉcos(θ−δ）−Ｑ sin（θ−δ）｝／２ Ｑ2 ＝−Ｉ1 sinδ＋θ1 cosδ ＝｛Ｉsin(θ−δ）＋Ｑcos(θ−δ）｝／２ ・・・（４）
【００１２】時間の経過とともに制御量δがθに近づ
き、δ＝θとなったときに、 Ｉ2 ＝Ｉ／２ Ｑ2 ＝Ｑ／２ ・・・（５） となって、もとのＩ信号とＱ信号が求まる。
き、δ＝θとなったときに、 Ｉ2 ＝Ｉ／２ Ｑ2 ＝Ｑ／２ ・・・（５） となって、もとのＩ信号とＱ信号が求まる。
【００１３】
【発明が解決しようとする課題】上述の復調回路はＱＰ
ＳＫ方式の復調回路であるが、π／４シフトＱＰＳＫ方
式では、１シンボル周期ごとにＩ軸とＱ軸が図７に示さ
れるようにπ／４ずつ回転する。このため、上述の復調
回路でπ／４シフトＱＰＳＫ変調波を復調しようとして
も、（４）式においてδ＝θとなる前に、θがπ／４増
加してしまい、同期をとることができない。
ＳＫ方式の復調回路であるが、π／４シフトＱＰＳＫ方
式では、１シンボル周期ごとにＩ軸とＱ軸が図７に示さ
れるようにπ／４ずつ回転する。このため、上述の復調
回路でπ／４シフトＱＰＳＫ変調波を復調しようとして
も、（４）式においてδ＝θとなる前に、θがπ／４増
加してしまい、同期をとることができない。
【００１４】本発明はかかる問題点に鑑みてなされたも
のであり、準同期検波方式によりπ／４シフトＱＰＳＫ
波を復調するπ／４シフトＱＰＳＫ復調回路を提供する
ことにある。
のであり、準同期検波方式によりπ／４シフトＱＰＳＫ
波を復調するπ／４シフトＱＰＳＫ復調回路を提供する
ことにある。
【００１５】
【課題を解決するための手段】図１は本発明にかかる原
理説明図である。上述の課題を解決するために、本発明
のπ／４シフトＱＰＳＫ復調回路は、受信したπ／４シ
フトＱＰＳＫ変調波を発振器の出力信号を用いて検波す
る検波部３１と、検波部３１から出力されるＩチャネル
信号とＱチャネル信号を位相回転させる位相回転部３２
と、位相回転部３２から出力されるＩチャネル信号とＱ
チャネル信号を位相比較してπ／４シフトＱＰＳＫ変調
波と発振器出力信号の位相差情報を含む検出量を出力す
る位相比較部３３と、位相比較部３３から出力される検
出量に基づいて逐次に増加する制御量を生成する制御量
生成部３４と、制御量生成部３４から出力される制御量
に基づいて位相回転部３２の位相回転量を生成して位相
回転部３２に供給する位相回転量生成部３５と、位相回
転部へ入力される位相回転量を１シンボル周期ごとにπ
／４分ずつ変化させる位相回転量変化部３６とを備える
ものである。
理説明図である。上述の課題を解決するために、本発明
のπ／４シフトＱＰＳＫ復調回路は、受信したπ／４シ
フトＱＰＳＫ変調波を発振器の出力信号を用いて検波す
る検波部３１と、検波部３１から出力されるＩチャネル
信号とＱチャネル信号を位相回転させる位相回転部３２
と、位相回転部３２から出力されるＩチャネル信号とＱ
チャネル信号を位相比較してπ／４シフトＱＰＳＫ変調
波と発振器出力信号の位相差情報を含む検出量を出力す
る位相比較部３３と、位相比較部３３から出力される検
出量に基づいて逐次に増加する制御量を生成する制御量
生成部３４と、制御量生成部３４から出力される制御量
に基づいて位相回転部３２の位相回転量を生成して位相
回転部３２に供給する位相回転量生成部３５と、位相回
転部へ入力される位相回転量を１シンボル周期ごとにπ
／４分ずつ変化させる位相回転量変化部３６とを備える
ものである。
【００１６】上述の位相回転量変化部３６は、１シンボ
ル周期毎にπ／４ずつ変化する位相を生成する位相生成
部と、制御量生成部３４から出力される制御量に位相生
成部の出力信号を加算する加算器とで構成することがで
きる。
ル周期毎にπ／４ずつ変化する位相を生成する位相生成
部と、制御量生成部３４から出力される制御量に位相生
成部の出力信号を加算する加算器とで構成することがで
きる。
【００１７】また上述の位相回転量変化部３６は、制御
量生成部３４から出力される制御量をπ／４変化させる
に相当する補正量を生成する手段と、この手段で生成さ
れた補正量を制御量生成部３４へ入力される検出量にシ
ンボル周期が変化する時点で１回だけ加算する加算器と
で構成することができる。
量生成部３４から出力される制御量をπ／４変化させる
に相当する補正量を生成する手段と、この手段で生成さ
れた補正量を制御量生成部３４へ入力される検出量にシ
ンボル周期が変化する時点で１回だけ加算する加算器と
で構成することができる。
【００１８】
【作用】位相回転部３２では位相回転量生成部３５から
の位相回転量に基づいて前述の（４）式のような位相回
転が行われる。この際、π／４シフトＱＰＳＫ変調方式
では、ある周期から次の周期へ移ると、θはπ／４増加
するから、（４）式は、 Ｉ2 ＝〔Ｉ cos｛( θ＋π／４）−δ｝ −Ｑ sin｛( θ＋π／４）−δ｝〕／２ Ｑ2 ＝〔Ｉ sin｛( θ＋π／４）−δ｝ ＋Ｑ cos｛( θ＋π／４）−δ｝〕／２ となるが、位相回転量変化部３６によりこのθに対して
δもπ／４変化するので、 Ｉ2 ＝〔Ｉ cos｛( θ＋π／４）−（δ＋π／４）｝ −Ｑ sin｛( θ＋π／４）−（δ＋π／４）｝〕／２ ＝〔Ｉcos(θ−δ）−Ｑsin(θ−δ）〕／２ Ｑ2 ＝〔Ｉ sin｛( θ＋π／４）−（δ＋π／４）｝ ＋Ｑ cos｛( θ＋π／４）−（δ＋π／４）｝〕／２ ＝〔Ｉsin(θ−δ）＋Ｑcos(θ−δ）〕／２ となり、よって、ある時間が経過してθ＝δとなると同
期をとることができるようになる。このように位相回転
部３２での位相回転量がπ／４ずつ変化することにより
π／４シフトＱＰＳＫ信号に追従することができるよう
になる。
の位相回転量に基づいて前述の（４）式のような位相回
転が行われる。この際、π／４シフトＱＰＳＫ変調方式
では、ある周期から次の周期へ移ると、θはπ／４増加
するから、（４）式は、 Ｉ2 ＝〔Ｉ cos｛( θ＋π／４）−δ｝ −Ｑ sin｛( θ＋π／４）−δ｝〕／２ Ｑ2 ＝〔Ｉ sin｛( θ＋π／４）−δ｝ ＋Ｑ cos｛( θ＋π／４）−δ｝〕／２ となるが、位相回転量変化部３６によりこのθに対して
δもπ／４変化するので、 Ｉ2 ＝〔Ｉ cos｛( θ＋π／４）−（δ＋π／４）｝ −Ｑ sin｛( θ＋π／４）−（δ＋π／４）｝〕／２ ＝〔Ｉcos(θ−δ）−Ｑsin(θ−δ）〕／２ Ｑ2 ＝〔Ｉ sin｛( θ＋π／４）−（δ＋π／４）｝ ＋Ｑ cos｛( θ＋π／４）−（δ＋π／４）｝〕／２ ＝〔Ｉsin(θ−δ）＋Ｑcos(θ−δ）〕／２ となり、よって、ある時間が経過してθ＝δとなると同
期をとることができるようになる。このように位相回転
部３２での位相回転量がπ／４ずつ変化することにより
π／４シフトＱＰＳＫ信号に追従することができるよう
になる。
【００１９】位相回転部３２での位相回転量をπ／４分
ずつ変化させる手段としては種々可能であるが、例え
ば、制御量生成部３４から出力される制御量に、１シン
ボル周期毎にπ／４ずつ変化する位相を加算器で加算す
るようにしてもよい。
ずつ変化させる手段としては種々可能であるが、例え
ば、制御量生成部３４から出力される制御量に、１シン
ボル周期毎にπ／４ずつ変化する位相を加算器で加算す
るようにしてもよい。
【００２０】あるいは、制御量生成部３４から出力され
る制御量をπ／４変化させるに相当する補正量を、制御
量生成部３４へ入力される検出量に、シンボル周期が変
化する時点で１回だけ加算器で加算してもよい。
る制御量をπ／４変化させるに相当する補正量を、制御
量生成部３４へ入力される検出量に、シンボル周期が変
化する時点で１回だけ加算器で加算してもよい。
【００２１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのπ／４シフト
ＱＰＳＫ復調回路が示される。図中、発振器１、移相器
２、乗算器３、４、低域フィルタ５、６、Ａ／Ｄ変換器
７、８、位相回転部９、位相比較部１０、低域フィルタ
１１、ディジタルＶＣＯ１２、ＲＯＭ１３は従来の技術
の項で説明したものと同じものである。
する。図２には本発明の一実施例としてのπ／４シフト
ＱＰＳＫ復調回路が示される。図中、発振器１、移相器
２、乗算器３、４、低域フィルタ５、６、Ａ／Ｄ変換器
７、８、位相回転部９、位相比較部１０、低域フィルタ
１１、ディジタルＶＣＯ１２、ＲＯＭ１３は従来の技術
の項で説明したものと同じものである。
【００２２】相違点として、ディジタルＶＣＯ１２とＲ
ＯＭ１３の間に加算器１４が挿入され、また変調波の１
シンボル周期毎にカウントアップする３ビット出力の８
進カウンタ１５を備えており、この構成によりディジタ
ルＶＣＯ１２から出力される制御量δの上位３ビットに
加算器１４で８進カウンタ１５の３ビットの出力信号
〔位相ｍπ／４（但し、ｍ＝０，１，・・・７）に相
当〕を加算するようになっている。
ＯＭ１３の間に加算器１４が挿入され、また変調波の１
シンボル周期毎にカウントアップする３ビット出力の８
進カウンタ１５を備えており、この構成によりディジタ
ルＶＣＯ１２から出力される制御量δの上位３ビットに
加算器１４で８進カウンタ１５の３ビットの出力信号
〔位相ｍπ／４（但し、ｍ＝０，１，・・・７）に相
当〕を加算するようになっている。
【００２３】このような構成にすると、制御量δは１周
期毎にπ／４ずつ増加される。つまりシンボル周期が変
化する時点で、前述の（４）式の制御量δがπ／４ずつ
増加されることになり、π／４シフトＱＰＳＫ信号に追
従することができるようになる。
期毎にπ／４ずつ増加される。つまりシンボル周期が変
化する時点で、前述の（４）式の制御量δがπ／４ずつ
増加されることになり、π／４シフトＱＰＳＫ信号に追
従することができるようになる。
【００２４】これを（４）式を用いて説明すると、π／
４シフトＱＰＳＫ変調方式では、ある周期から次の周期
へ移ると、θはπ／４増加するから、（４）式は、 Ｉ2 ＝〔Ｉ cos｛( θ＋π／４）−δ｝ −Ｑ sin｛( θ＋π／４）−δ｝〕／２ Ｑ2 ＝〔Ｉ sin｛( θ＋π／４）−δ｝ ＋Ｑ cos｛( θ＋π／４）−δ｝〕／２ ・・・（４）’ である。
４シフトＱＰＳＫ変調方式では、ある周期から次の周期
へ移ると、θはπ／４増加するから、（４）式は、 Ｉ2 ＝〔Ｉ cos｛( θ＋π／４）−δ｝ −Ｑ sin｛( θ＋π／４）−δ｝〕／２ Ｑ2 ＝〔Ｉ sin｛( θ＋π／４）−δ｝ ＋Ｑ cos｛( θ＋π／４）−δ｝〕／２ ・・・（４）’ である。
【００２５】この（４）’式のθに対して制御量δもπ
／４増加させると、 Ｉ2 ＝〔Ｉ cos｛( θ＋π／４）−（δ＋π／４）｝ −Ｑ sin｛( θ＋π／４）−（δ＋π／４）｝〕／２ ＝〔Ｉcos(θ−δ）−Ｑsin(θ−δ）〕／２ Ｑ2 ＝〔Ｉ sin｛( θ＋π／４）−（δ＋π／４）｝ ＋Ｑ cos｛( θ＋π／４）−（δ＋π／４）｝〕／２ ＝〔Ｉsin(θ−δ）＋Ｑcos(θ−δ）〕／２ ・・・（４）” となり、ある時間が経過してθ＝δとなると、前述の
（５）式となって同期をとることができるようになる。
／４増加させると、 Ｉ2 ＝〔Ｉ cos｛( θ＋π／４）−（δ＋π／４）｝ −Ｑ sin｛( θ＋π／４）−（δ＋π／４）｝〕／２ ＝〔Ｉcos(θ−δ）−Ｑsin(θ−δ）〕／２ Ｑ2 ＝〔Ｉ sin｛( θ＋π／４）−（δ＋π／４）｝ ＋Ｑ cos｛( θ＋π／４）−（δ＋π／４）｝〕／２ ＝〔Ｉsin(θ−δ）＋Ｑcos(θ−δ）〕／２ ・・・（４）” となり、ある時間が経過してθ＝δとなると、前述の
（５）式となって同期をとることができるようになる。
【００２６】図３には本発明の他の実施例としてのπ／
４シフトＱＰＳＫ復調回路が示される。図中、発振器
１、移相器２、乗算器３、４、低域フィルタ５、６、Ａ
／Ｄ変換器７、８、位相回転部９、位相比較部１０、低
域フィルタ１１、ディジタルＶＣＯ１２、ＲＯＭ１３は
従来の技術の項で説明したものと同じものである。
４シフトＱＰＳＫ復調回路が示される。図中、発振器
１、移相器２、乗算器３、４、低域フィルタ５、６、Ａ
／Ｄ変換器７、８、位相回転部９、位相比較部１０、低
域フィルタ１１、ディジタルＶＣＯ１２、ＲＯＭ１３は
従来の技術の項で説明したものと同じものである。
【００２７】相違点として、低域フィルタ１１とディジ
タルＶＣＯ１２の間に加算器１６が挿入されており、こ
の加算器１６により低域フィルタ１１の出力信号に、デ
ィジタルＶＣＯ１２の制御量δをπ／４変化させるに相
当する補正量Δを、各シンボル周期においてシンボル周
期が変化する時点で１回だけ加算する。これにより前述
の（３）式の検出量δ0 をシンボル周期毎にπ／４ずつ
増加させることができ、よって前述の実施例同様にπ／
４シフトＱＰＳＫ信号に追従することができる。
タルＶＣＯ１２の間に加算器１６が挿入されており、こ
の加算器１６により低域フィルタ１１の出力信号に、デ
ィジタルＶＣＯ１２の制御量δをπ／４変化させるに相
当する補正量Δを、各シンボル周期においてシンボル周
期が変化する時点で１回だけ加算する。これにより前述
の（３）式の検出量δ0 をシンボル周期毎にπ／４ずつ
増加させることができ、よって前述の実施例同様にπ／
４シフトＱＰＳＫ信号に追従することができる。
【００２８】以上に説明した実施例の他にも、本発明の
実施にあたっては種々の変形形態が可能である。例え
ば、ＲＯＭ１３から出力される cosδ、 sinδのδをシ
ンボル周期毎にπ／４ずつ変化させる方法は上述の実施
例のものに限られるものではなく、この他にも種々の手
段が本発明に適用可能である。
実施にあたっては種々の変形形態が可能である。例え
ば、ＲＯＭ１３から出力される cosδ、 sinδのδをシ
ンボル周期毎にπ／４ずつ変化させる方法は上述の実施
例のものに限られるものではなく、この他にも種々の手
段が本発明に適用可能である。
【００２９】
【発明の効果】以上に説明したように、本発明によれ
ば、準同期検波方式によるＱＰＳＫ復調回路に若干の変
更を加えるだけで、π／４シフトＱＰＳＫ復調回路を実
現することができる。
ば、準同期検波方式によるＱＰＳＫ復調回路に若干の変
更を加えるだけで、π／４シフトＱＰＳＫ復調回路を実
現することができる。
【図１】本発明に係る原理説明図である。
【図２】本発明の一実施例としてのπ／４シフトＱＰＳ
Ｋ復調回路を示す図である。
Ｋ復調回路を示す図である。
【図３】本発明の他の実施例としてのπ／４シフトＱＰ
ＳＫ復調回路を示す図である。
ＳＫ復調回路を示す図である。
【図４】ＱＰＳＫ方式の変調回路を示す図である。
【図５】ＱＰＳＫ方式の復調回路を示す図である。
【図６】ＱＰＳＫ方式の復調回路における位相比較部で
の処理を説明する図である。
の処理を説明する図である。
【図７】π／４シフトＱＰＳＫ方式の信号配置を説明す
る図である。
る図である。
１、２１ 発振器 ２、２２ 移相器 ３、４、２３、２４、９１〜９４、１０３、１０４ 乗
算器 ５、６ 低域フィルタ ７、８ Ａ／Ｄ変換器 ９ 位相回転部 １０ 位相比較部 １１ 低域フィルタ １２ ディジタルＶＣＯ １３ ＲＯＭ １４、１６、２５、９５、９６、１０５ 加算器 １５ ８進カウンタ １０１、１０２ 符号識別器 １０６ サンプリング部
算器 ５、６ 低域フィルタ ７、８ Ａ／Ｄ変換器 ９ 位相回転部 １０ 位相比較部 １１ 低域フィルタ １２ ディジタルＶＣＯ １３ ＲＯＭ １４、１６、２５、９５、９６、１０５ 加算器 １５ ８進カウンタ １０１、１０２ 符号識別器 １０６ サンプリング部
Claims (3)
- 【請求項１】 受信したπ／４シフトＱＰＳＫ変調波を
発振器の出力信号を用いて検波する検波部（３１）と、 該検波部から出力されるＩチャネル信号とＱチャネル信
号を位相回転させる位相回転部（３２）と、 該位相回転部から出力されるＩチャネル信号とＱチャネ
ル信号を位相比較して該π／４シフトＱＰＳＫ変調波と
該発振器出力信号の位相差情報を含む検出量を出力する
位相比較部（３３）と、 該位相比較部から出力される検出量に基づいて逐次に増
加する制御量を生成する制御量生成部（３４）と、 該制御量生成部から出力される制御量に基づいて該位相
回転部の位相回転量を生成して該位相回転部に供給する
位相回転量生成部（３５）と、 該位相回転部へ入力される位相回転量を１シンボル周期
ごとにπ／４分ずつ変化させる位相回転量変化部（３
６）とを備えたπ／４シフトＱＰＳＫ復調回路。 - 【請求項２】 該位相回転量変化部は、 １シンボル周期毎にπ／４ずつ変化する位相を生成する
位相生成部と、 制御量生成部から出力される制御量に該位相生成部の出
力信号を加算する加算器とを含み構成される請求項１記
載のπ／４シフトＱＰＳＫ復調回路。 - 【請求項３】 該位相回転量変化部は、 該制御量生成部から出力される制御量をπ／４変化させ
るに相当する補正量を生成する手段と、 この手段で生成された補正量を該制御量生成部へ入力さ
れる検出量にシンボル周期が変化する時点で１回だけ加
算する加算器とを含み構成される請求項１記載のπ／４
シフトＱＰＳＫ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30601392A JPH06132996A (ja) | 1992-10-19 | 1992-10-19 | π／４シフトＱＰＳＫ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30601392A JPH06132996A (ja) | 1992-10-19 | 1992-10-19 | π／４シフトＱＰＳＫ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132996A true JPH06132996A (ja) | 1994-05-13 |
Family
ID=17952035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30601392A Withdrawn JPH06132996A (ja) | 1992-10-19 | 1992-10-19 | π／４シフトＱＰＳＫ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132996A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333704B1 (ko) * | 1999-06-21 | 2002-04-24 | 박종섭 | 위상잡음에 따른 위상회전오류 극복을 위한 결정영역 수정회로 |
| JP2006025425A (ja) * | 2004-07-09 | 2006-01-26 | Sst Communications Corp | Ｒｆ受信器ミスマッチ校正システム及び方法 |
| WO2022172660A1 (ja) | 2021-02-15 | 2022-08-18 | 古野電気株式会社 | 復調装置、および、復調方法 |
-
1992
- 1992-10-19 JP JP30601392A patent/JPH06132996A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333704B1 (ko) * | 1999-06-21 | 2002-04-24 | 박종섭 | 위상잡음에 따른 위상회전오류 극복을 위한 결정영역 수정회로 |
| JP2006025425A (ja) * | 2004-07-09 | 2006-01-26 | Sst Communications Corp | Ｒｆ受信器ミスマッチ校正システム及び方法 |
| JP4616093B2 (ja) * | 2004-07-09 | 2011-01-19 | エスエスティー コミュニケイションズ コーポレイション | Ｒｆ受信器ミスマッチ校正システム及び方法 |
| WO2022172660A1 (ja) | 2021-02-15 | 2022-08-18 | 古野電気株式会社 | 復調装置、および、復調方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5566211A (en) | Automatic frequency control method and apparatus therefor | |
| JP3728573B2 (ja) | 復調装置 | |
| EP0674387B1 (en) | Automatic frequency control method and apparatus therefor | |
| US7751503B2 (en) | Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals | |
| CA1238370A (en) | Receiver unit in radio communication system | |
| US6191649B1 (en) | Quadrature demodulator and method for quadrature demodulation | |
| US4942592A (en) | Synchronous receiver for minimum shift keying transmission | |
| EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| US6483883B1 (en) | Automatic gain control type demodulation apparatus having single automatic gain control circuit | |
| JPH06132996A (ja) | π／４シフトＱＰＳＫ復調回路 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JPS6347313B2 (ja) | ||
| JPH07297872A (ja) | 復調装置 | |
| JPH0723072A (ja) | 検波方式 | |
| JP3479882B2 (ja) | 復調器 | |
| JP3595478B2 (ja) | 周波数偏差検出器および周波数偏差検出方法 | |
| JP3481486B2 (ja) | ディジタル復調装置 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP3414554B2 (ja) | 復調装置 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2679321B2 (ja) | 位相誤差調節回路 | |
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| GB2213663A (en) | Data demodulator carrier phase locking |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |