JPS63292826A - 位相比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は位相比較器に係り、特に位相同期ループ（Ｐｈ
ａｓｅ　Ｌｏｃｋ　Ｌｏｏｐ：Ｐ　Ｌ　Ｌ　）の中にお
いて２つの入力位相を比較しそれらの位相差を検出する
目的て＝使用される位相比較器に関する。

（従来の技術） 周知のように、ＰＬＬは、例えば第６図に示す如く、電
圧制御発振器（ＶＣＯ）６１と、ループフィルタ６２と
、増幅器６３と、位相比較器６４とを備え、入力信号６
５の位相とｖＣＯの出力信号６６の位相とを位相比較器
６４において比較してそれらの位相誤差を検出し、その
位相誤差をループフィルタ６２および増幅器６３を介し
てｖＣ０６１にフィードバックさせることによって、入
力信号６５の位相にＶＣＯ６１の出力信号６６の位相を
追従させることを目的とした回路であって、位相比較器
６４は当該ＰＬＬの特性、を規定する重要な要素となっ
ている。

ここで、入力信号６５は、ディジタル変調が施された変
調信号、即ち正弦信号または余弦信号若しくはこれらの
合成信号として表される信号であって、ＡＳＫ　（＾ｍ
ｐｌｉｔｕｄｅ　５ｈｉｆｔ　Ｋｅｙｉｏｇ）信号、Ｐ
　Ｓ　Ｋ　（Ｐｈａｓｅ　５ｈｉｒｔ　Ｋｅｙｉｎｇ）
信号やＦＳＫ（Ｆｒｅｑｕｅｎｃｙ　５ｈｉｆｔ　Ｋｅ
ｙｉｎｇ）信号等も含まれる。

また、ＶＣＯ６１の出力信号６６は正弦信号または余弦
信号のいずれか一方からなり、位相比較器６４が位相誤
差信号を形成する際の基準となる基準信号である。

要するに、本発明が対象とする位相比較器の２人力とは
、ディジタル変調が施された変調信号と基準信号をいう
。

（発明が解決しようとする問題点） ところで、位相比較器を乗算器あるいは乗算特性を有す
るバランスド・ミキサで構成する場合、その位相比較特
性は第７図に示す如き正弦波特性となる。第７図におい
て、横軸は位相誤差θ。、縦軸は位相誤差信号の振幅値
である。第７図から明らかな如く、位相誤差θ、が−Ｊ
Ｋ−＜ｅ＊＜−ｆ−の区間（単調増加区間）では位相誤
差信号の振幅値は位相誤差θ。の大きさに応じたものに
なる。

つまり、当該ＰＬＬでは、位相誤差θ。がこの単調増加
区間内にあるときには速やかに同期引込くπおよび−π
くθ、　＜−−２−の区間（単調減少区間）では、位相
誤差θ、が大きくなるにつれて位相誤差信号の振幅値は
小さくなる。従って、位相誤差θ、がこの単調減少区間
内にあるときには、当該ＰＬＬでは同期引込みに長時間
を要することになる。

一般に、位相比較器が正弦波位相比較特性をもつ場合の
ＰＬＬでは、ｎ＝０．１，２．・・・とすれば、ループ
が安定になるのは位相誤差θ、がθ。＝±２ｎπのとき
であり、位相誤差θ、がθ、＝±（２ｎ＋１）πのとき
はループは不安定となる。そして、位相誤差θ、がこの
不安定点近傍にあるときは、安定点に向かって収束する
その速度は非常に遅くなるという問題点がある。

この欠点を解消するために種々の改良が施されているこ
とは周知の通りであり、特願昭６０−１８３８６２号公
報記載のものもその一例として挙げることができる。

前記公報記載のものは、互いに直交位相関係にある一対
のディジタル入力信号の振幅値の組合わせに対応したデ
ィジタル信号からなる位相情報を変換テーブルから出力
するものであり、この変換テーブルはＲＯＭからなる。

ところで、このＲＯＭをアクセスする回路構成は明示さ
れていないが、その思想に基づいて位相比較器を構成す
るとすれば第８図に示す如くになると推測される。

第８図において、この位相比較器は、基準信号発生器１
と、−２−位相推移器２と、乗算器３および同４と、ロ
ーパスフィルタ５および同６と、Ａ／Ｄ変換器８１およ
び同８２と、ＲＯＭ８３と、Ｄ／Ａ変換器８４とを備え
る。この位相比較器の動作は概路次の如くになる。

入力信号９は、例えばａｃｏｓ（ωｔ＋θ＾）と表され
、乗算器３および同４の一方の入力へ供給されている。

基準信号発生器１は、ａｃｏｓ（ωｔ＋θＢ）なる基準
信号１０を発生し、それを乗算器３の他方の入力π と丁位相推移器２とへ供給する。

十位相推移器２では、基準信号１ｏの位相を１ヒ進めな
１ヒ移相信号Ｎ丁５ｉｎ（ωｔ＋θｍ））１１を形成し
、それを乗算器４の他方の入力へ供給する。

演算器３は、２人力の積を求め、それをローパスフィル
タ５へ送出する。この２人力のＩＡは、Ａ＝ｆΣｃｏｓ
（ωｔ＋θＡ）　Ｘ　Ｎ’ＴＣＯＩ＋（（Ａ）　ｊ＋θ
ａ）　　　　−−−−一（１）であり、加法定理によっ
て Ａ＝ｃｏｓ（θ８−θＡ）＋Ｃ０１１２（＆）　ｔ　ｃ
ｏｓ（θＡ＋θＢ）−ｓｉｎ２ωｔｓｉｎ（θえ＋θａ
）　　　　　　＝＝−−−−−（２）となる０式（２）
の第２項および第３項はローバスフィルタ５で除去され
るので、ローパスフィルタ５の出力はｃｏｓ（θＢ−θ
＾）なるＣＯＳ信号１２となる。

また、乗算器４は、２人力の積を求め、それをローパス
フィルタ６へ送出する。この２人力の積Ｂは、 Ｂ＝ａ−ｃｏｓ（ωｔ＋θＡ）Ｘ　ａ−ｓｉｎ（ωｔ＋
θａ）　　　−−−（３）であり、これは加法定理によ
って Ｂ　＝ｓｉｎ（θＢ−θＡ）＋ＣＯ３２ωｔ　５ｉｎ（
θ＾＋θＢ）＋５ｉｏ２ωｔｃｏｓ（θ＾＋θｍ）　　
　　　　・＝−（４）となる０式（４）の第２項および
第３項は同様にローパスフィルタ６で除去されるので、
ローパスフィルタ６の出力は５ｉｎ（θＢ−θ＾）なる
ｓｉｎ信号１３となる。ここに、前記式、（２）、同（
４）においてθ８−θ＾は前記位相誤差θ、である。第
７図はｓｉｎ信号１３の波形図である。

Ａ／Ｄ変換器８１は入力したｃｏｓ信号１２を、またＡ
／Ｄ変換器８２は入力したｓ　ｊｎ信号１３をＮビット
のディジタル信号へ変換し、それぞれをＲＯＭ８３へア
ドレスデータとして送出する。

即ち、一対のディジタル信号でＲＯＭ８３をアクセスす
るのである。

ＲＯＭ８３は位相情報が格納された極座標変換テーブル
であって、前記アドレスデータに従って対応する位相情
報を発生する。この位相情報はＤ／Ａ変換器８４を介し
て比較器出力１５となる。

その結果、位相比較特性は、第９図に示す如く、位相誤
差θ、が一π〈θ、くπの範囲で単調増加特性となるの
で、前述した不安定点（±π）近傍での収束速度を速く
することができる。

ところが、一対のディジタル信号でＲＯＭをアクセスす
る方式の位相比較器にあっては、所望の分解能を得るた
めには大容量のＲＯＭが必要である。即ち、Ａ／Ｄ変換
器の出力がＮビットだとすると、ＲＯＭアドレス入力に
は２つのＡ／Ｄ変換器が接続されるので、２Ｎビツトの
アドレスが必要で、ＲＯＭの容量は２２Ｎワードのもの
が必要となる。近年の半導体集積回路技術の進展は目覚
しく記憶装置の大容量化が急速に図られているが、これ
らのものは現時点では未だ高価であり、また上記要件に
合致した所望容量のＲＯＭを入手することは必ずしも容
易ではない、そこで、入手容易なＲＯＭで構成すること
になるが、この場合には複数個のＲＯＭで所望容量を得
ることになるので、回路規模が増大し小形化が困難であ
る、等の種々の問題点がある。

本発明は、このような従来の問題点に鑑みなされたもの
で、その目的は、位相誤差がＰＬＬの不安定点近傍にあ
るときでも速やかに安定点に収束させ得る位相比較特性
を有したものを安価に入手可能な部品で構成できる位相
比較器を提供することにある。

（問題点を解決するための手段） 前記目的を達成するために、本発明の位相比較器は次の
如き構成を有する。

即ち、本発明の位相比較器は、ディジタル変調された変
調信号とこの変調信号と位相比較するための基準となる
信号であって正弦信号または余弦信号のいずれか一方か
らなる基準信号とを受けて両者の積を求める第１の乗算
器と；　前記第１の乗算器の出力についてろ波処理を施
し位相誤差・の正弦成分信号（または余弦成分信号）を
出力する第１のローパスフィルタと；　前記基準信号の
位相を１宛移相する１位相推移器と：　前記変調信号と
前記１ヒ位相推移器の出方とを受けて両者の積を求める
第２の乗算器と：　前記第２の乗算器の出力についてろ
波処理を施し位相誤差の余弦成分信号（または正弦成分
信号）を出力する第２のローパスフィルタと；　前記第
１のローパスフィルタまたは前記第２のローパスフィル
タのいずれか一方の出力信号を受けてその出力信号の正
の半周期間と負の半周期間とを示す極性判定信号を出力
する極性判定器と；　前記第１のローパスフィルタまた
は前記第２のローパスフィルタのいずれか他方の出力信
号と前記極性判定信号とを受けて極性判定信号が前記圧
の半周期間を示すときその正の半周期間に対応したその
他方の出力信号の１周期の期間内で単調増加となる位相
誤差信号を発生する位相誤差変換回路と；　を備えたこ
とを特徴とするも、のである。

（作　用） 次に、前記の如く構成される本発明の位相比較器の作用
を説明する。

変調信号がａｃｏｓ（ωｔ＋θ＾）、基準信号がＪ”’
ｊ−ｃｏｓ（。ｔ＋θ８）と表されるとすると、第１の
乗算器では前記式（１）の演算が行われる結果、第１の
ローパスフィルタの出力はｃｏｓ（θＢ−θＡ）なる位
相誤差（θＢ−θ＾）の余弦成分信号となる。

一方、基準信号は」二位相推移器で１ヒ移相され正弦信
号（５ｉｎ（ωｔ＋θ１））となるので、第２の乗算器
では前記式（３）の演算が行われる。

従ッテ第２のローパスフィルタの出力は５ｉｎ（θＳ−
θＡ）なる位相誤差（θ８−θ＾）の正弦成分信号とな
る。

極性判定器には、余弦成分信号または正弦成分信号のい
ずれか一方が入力するが、例えば余弦成分信号が入力す
るとする。従って、位相誤差変換回路には、正弦成分信
号が入力することになる。

極性判定器では、余弦成分信号の極性を判定し、正の半
周期間例えば高レベル、負の半周期間低レベルとなる極
性判定信号を形成し、それを位相誤差変換回路へ与える
。

位相誤差変換回路では、極性判定信号が正の半周期間を
示すときその正の半周期間に対応した正弦成分信号の１
廟期の期間内単調増加となる位相誤差信号を発生する０
位相誤差との関係で言えば、ｎ＝０．±１．±２．・・
・とすると、（２ｎ−１）πから（２ｎ＋１）πの区間
単調増加となる位相誤差信号を発生するのである８例え
ば、正の半周期間を一１〜十１の区間とすれば、これに
対応した正弦成分信号の１周期の期間は一π〜＋πの区
間となる。そして、この１周期の期間内において、正弦
成分信号は、−１〜十１の区間では単調増加を示し、−
π〜−１および＋４〜＋πの区間では単調減少を示す、
そこで、位相誤差変換回路では、例えば、単調減少の区
間を単調増加に変換するとともに、それを−１〜＋」二
の区間の特性につなげることを行う、この操作は、−７
〜＋十の区間にある正弦成分信号はそのまま出力し、−
π〜−］「および＋７〜＋πの区間にある正弦成分信号
の極性反転およびレベルシフトを行うことで容易にでき
る。つまり、入手容易な回路部品で、しかも少ない部品
数で簡単に構成できる。

しかし、このようにして得られた単調増加特性は線形と
はならず若干の湾曲部分を含む、単調増加特性を線形に
する必要があるときは、位相誤差−振幅値の変換テーブ
ルをＲＯＭに設定すれば良い、この場合にはＲＯＭをア
クセスするのは正弦成分信号であり、極性判定信号は前
記例と同様にその正弦成分信号の位相誤差が時間軸上の
どの位置にあるものかを特定する制御信号として機能す
る。つまり、ＲＯＭは大容量である必要はなく、入手容
易なＲＯＭで構成できるのである。

このように、本発明の位相比較器によれば、２個の乗算
器および２個のローパスフィルタによって位相誤差の正
弦成分信号と余弦成分信号を形成し、その正弦成分信号
または余弦成分信号のいずれか一方によって極性判定信
号を形成し、正弦成分信号または余弦成分信号のいずれ
か他方によって位相誤差信号を形成する際に極性判定信
号で定まる所定の１周期の期間、即ち（２ｎ−１）πか
ら（２ｎ−１）π（ｎ＝ｏ、±１．±２．・・・）の区
間単調増加となる位相誤差信号を形成するようにしたの
で、当該位相比較器を用いて構成されなＰＬＬでは位相
誤差が不安定点である±（２ｎ−１）π（ｎ＝０．１，
２．・・・）の近傍にあっても速やかに安定点に収束で
きることとなり、ＰＬＬの引込時間の短縮が図れる。こ
こに、位相誤差変換回路はＲＯＭを用いないでも構成で
き、またＲＯＭを用いたとしても大容量のものである必
要はない、従って、本発明の位相比較器によれば、入手
容易な回路部品で構成できるので低価格化が図れる。ま
た、部品数も多くはならないので小形化が図れる等の効
果がある。

（実　施　例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る位相比較器を示す、な
お、第８図に示したものと同一構成部分には同一符号を
付し、その説明を省略する。

第１図において、本発明の位相比較器は、ローパスフィ
ルタ５の後段に極性判定器７を設けるとともに、この極
性判定器７とローパスフィルタ６の後段に位相誤差変換
回路８を設け、この位相誤差変換回路８から所望の比較
器出力１５が得られるようにしたものである。

ローパスフィルタ６は、前述した如（ｓｉｎθ６なる　
ｓｉｎ信号１３を出力するもので、このｓｉｎ信号１３
が位相誤差変換回路８の一方の入力となる。

第３図（Ａ）はこのｓｉｎ信号１３の１周期の区間にお
ける波形を示したもので、これは第７図で示したものと
同一のものである。

ローパスフィルタ５は、前述した如（ＣＯＳθ。

なるｃｏｓ信号１２を出力するもので、このｃｏｓ信号
１２が極性判定器７へ入力する。

極性判定器７は、ｃｏｓ信号１２の極性を判定し、正の
半周期の期間「＋１」レベル、負の半周期の期間「−１
」レベルとなる判定信号１４を形成し、それを位相誤差
変換回路８へ与える。第３図（Ｂ）は、第３図（に）と
の関連で、ｓｉｎ信号１３の１周期の区間における判定
信号１４を示している。

第３図（Ａ）と同（Ｂ）との比較において明らかな通り
、ｓｉｎ信号１３の振幅変化は判定信号１４が「＋１」
レベルである期間では単調増加を示し、判定信号１４が
「−１ｊレベルである期間では単調減少を示す、つまり
、判定信号１４の内容によって単調減少区間を認識でき
るのである。

位相誤差変換回路８は、ｓｉｎ信号１３と判定信号１４
とを受けて、前記単調減少部分を単調増加に変換し、第
９図に示したものと同等の位相比較特性からなる比較器
出力１５を形成する。

具体的に言えば、位相誤差が、ｎをｎ＝０．＋１゜±２
．・・・とじた場合に、（２ｎ−１）πから（２ｎ＋１
）πの範囲内にあるときの比較器出力１５が、この範囲
内において単調に増加する特性となるようにするのであ
る。その結果、本発明の位相比較器を用いてＰＬＬを構
成すれば、位相誤差が不安定点である±（２ｎ＋１）π
の近傍にあるときでも速やかに安定点へ収束させ得るこ
とになる。

なお、この場合のｎはｎ＝ｏ、１．２．・・・である。

次に、位相誤差変換回路８の具体的回路例を説明する。

第２図は、本発明の一実施例に係る位相誤差変換回路を
示す、この位相誤差変換回路はＡ／Ｄ変換器２１と、Ｒ
ＯＭ２２と、Ｄ／Ａ変換器２３とで基本的に構成される
。

Ａ／Ｄ変換器２１は、前記ｓｉｎ信号１３を所定ビット
数のディジタル信号に変換し、それをアドレスデータと
してＲＯＭ２２へ与える。

ＲＯＭ２２はＡ／Ｄ変換器２１の出力と前記判定信号１
４とを受けてディジタル信号からなる所定の位相誤差信
号をＤ／Ａ変換器２３へ与える。

ＲＯＭ２２は変換テーブルであって、位相誤差とそれに
対応する振幅値が設定してあり、判定信号１４が「＋１
」レベルである期間に対応するｓＬｎ信号１３の一方か
ら＋πまでの１周期の期間、即ち（２ｎ−１）πから（
２ｎ＋１）π（ｎ＝ｏ。

＋１．±２．・・・）の期間ではその位相誤差θ、に対
応した振幅値が単調に増加することとなる位相誤差信号
を発生するのである。これがＤ／Ａ変換器２３から比較
器出力１５として送出される。

その結果、位相比較特性は第３図（Ｃ）に示す如くにな
る。

なお、ＲＯＭ２２の容量であるが、Ａ／Ｄ変換器２１の
変換ビット数をＮとすれば、ＲＯＭ２２のアドレスデー
タ仲（Ｎ＋１）ビットとなるので、ＲＯＭ２２の容量は
２Ｎ＋１ワードで済む、第８図で示した場合に比して約
半分の容量で同等に機能することが理解できる。即ち、
入手容易な小容量のＲＯＭで構成できるのである。

次に、第４図は本発明に係る位相誤差変換回路の他の実
施例を示す、この位相誤差変換回路はＡ／Ｄ変換器３１
と、セレクタ３２と、Ｄ／Ａ変換器３３と、（Ｎ−１）
個のインバータ３４とで基本的に構成される。

Ａ／Ｄ変換器３１は、前記ｓｉｎ信号１３をＮビットの
ディジタル信号に変換し、それをセレクタ３２へ与える
。　　ｓｉｎ信号１３はそのピークレベルがＡ／Ｄ変換
器３１のダイナミックレンジの半分となるようにＡ／Ｄ
変換器３１へ入力するとすれば、Ａ／Ｄ変換器３１の出
力信号は、第５図（Ａ）に示す如く、「０１０・・・０
」から「１０１・・・１」までの間で変化するＮビット
のディジタル信号である。このＮビットのディジタル信
号は第１の入力としてそのままセレクタ３２へ与えられ
る一方、Ｎビットのディジタル信号のうち最上位ビット
（ＭＳＢ　：符号ビットである）はそのままで残りのＮ
−１ビツトをインバータ３４で極性反転させたものを第
２の入力としてセレクタ３２へ与えられる。

セレクタ３２では、判定信号１４がｒ＋１」レベルであ
る期間は第１の入力を、「−１」レベルである期間は第
２の入力をそれぞれ選択し、それをＤ／Ａ変換器３３へ
送出する０判定信号１４は、第５図（Ｂ）に示す通りで
あるが、−それがｒ＋１」レベルに期間（−７〜＋−２
−）ではＡ／Ｄ変換器３１の出力は単調増加特性を有す
るから、この部分はそのまま出力する。一方、判定信号
１４の「−１」レベルの期間では次の操作が行われてい
る。Ａ／Ｄ変換器３１の出力であるＮビットのディジタ
ル信号では最上位ビットは当該信号の極性を示す、そし
て残りの（Ｎ−１）ビットは極性が反転しているので、
判定信号１４が「−１」レベルの期間で入力した（Ｎ−
１）ビットの信号波形は単調増加となっている。そこで
、７〜＋πの期間および一号〜−πの期間における（Ｎ
−１）と十十の期間における信号波形とつなげるのであ
る。その結果、第５図（Ｃ）に示す如く一方〜＋πの区
間、即ち、（２ｎ−１）π〜（２ｎ＋１）πの区間単調
増加となる位相誤差信号１５がＤ／Ａ変換器３３の出力
に得られる。

なお、第５図（Ｃ）から明らかな如く、単調増加特性は
線形とはならず若干の湾曲を含むものとなる。線形性が
要求される場合には前記ＲＯＭ　２２を用いた方式を採
用すれば良いことになる。

（発明の効果） 以上詳述したように、本発明の位相比較器によれば、２
個の乗算器および２個のローパスフィルタによって位相
誤差の正弦成分信号と余弦成分信号を形成し、その正弦
成分信号または余弦成分信号のいずれか一方によって極
性判定信号を形成し、正弦成分信号ま赴は余弦成分信号
のいずれか他方によって位相誤差信号を形成する際に極
性判定信号で定まる所定の１周期の期間、即ち（２ｎ−
１）πから（２ｎ−１）ｇ　（ｎ＝ｏ、±１．±２　、
　・’）の区間単調増加となる位相誤差信号を形成する
ようにしたので、当該位相比較器を用いて構成されたＰ
ＬＬでは位相誤差が不安定点である±（２ｎ−１）π（
ｎ＝０，１．２．・・・）の近傍にあっても速やかに安
定点に収束できることとなり、ＰＬＬの引込時間の短縮
が図れる。ここに、位相誤差変換回路はＲＯＭを用いな
いでも構成でき、またＲＯＭを用いたとしても大容量の
ものである必要はない、従って、本発明の位相比較器に
よれば、入手容易な回路部品で構成できるので低価格化
が図れる。また、部品数も多くはならないので小形化が
図れる等の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る位相比較器の構成ブロ
ック図、第２図は本発明に係る位相誤差変換回路の具体
的構成例のブロック図、第３図は動作説明図、第４図は
本発明に係る位相誤差変換回路の具体的構成例のブロッ
ク図、第５図は動作説明図、第６図はＰＬＬの構成ブロ
ック図、第７図は位相比較器を乗算器で構成した場合の
位相比較特性図、第８図はＲＯＭを用いて構成した位相
比較器の回路例のブロック図、第９図はＲＯＭ構成の位
相比較器で得られた位相比較特性図である。 １・・・・・・基準信号発生器、　２・・・・・・十位
相推移器、　３．４・・・・・・乗算器、　５．６・・
・・・・ローパスフィルタ、　７・・・・・・極性判定
器、　８・・・・・・位相誤差変換回路、２１，３１，
８１．８２・・・・・・Ａ／Ｄ変換器、　２２．８３・
・・・−ＲＯＭ、　２３．３３゜８４・・・・・・Ｄ／
Ａ変換器、　３２・・・・・・セレクタ、３４・・・・
・・インバータ、　６１・・・・・・電圧制御発振器（
ＶＣＯ）、　　６２・・・・・ｌループフィルタ、　　
６３・・・・・・増幅器、　６４・・・・・・位相比較
器。 代理人　弁理士　　八　幡　　義　博 ／−０−基準信号ｆ！生巷、Ｚ−−−−Ｔ位相推移界、
　　３．４−一一一乗算葵・　６．６−−−−ローパス
スルｙ、　　７−−−−湘？斐判定器、ターーー・入力
信号、　　７／７−−−−基準信号、　　／／−一−−
τ俵剣盲信号、ｅ−−−−Ｃ０５６号、　／３−−−−
３ｉｎ　Ｍ号、／４−−−一判定信号し−−−−比較器
武力 本発明の位オ＠之杖巷０羞戒例 第１図 イｉｊｇ富１４哩しイ瞑＝ＮさＩｉ〕発ｌうＳ−−９ビ
イ列ＣＩ）第　２　図 １し方イ乍説ｒす１　図 ｖｌ　３　図 ィｉｊｇｆｉｌｆ換回ｋｎＪｆｌｌＡイ？Ｊ（ＩＩ）第
４　図 動作説明図 第　５　図 ＰｌＬのＳ太イ列 隼　Ｃ図 イヱーＪ目比幸タコ電湿１」マ東算益 て゛ある場令の住Ｊ目比校７手）・友図半　７　ｚ

Claims (1)

【特許請求の範囲】
1. ディジタル変調された変調信号とこの変調信号と位相比
   較するための基準となる信号であって正弦信号または余
   弦信号のいずれか一方からなる基準信号とを受けて両者
   の積を求める第１の乗算器と；前記第１の乗算器の出力
   についてろ波処理を施し位相誤差の正弦成分信号（また
   は余弦成分信号）を出力する第１のローパスフィルタと
   ；前記基準信号の位相をπ／２宛移相するπ／２位相推
   移器と；前記変調信号と前記π／２位相推移器の出力と
   を受けて両者の積を求める第２の乗算器と；前記第２の
   乗算器の出力についてろ波処理を施し位相誤差の余弦成
   分信号（または正弦成分信号）を出力する第２のローパ
   スフィルタと；前記第１のローパスフィルタまたは前記
   第２のローパスフィルタのいずれか一方の出力信号を受
   けてその出力信号の正の半周期間と負の半周期間とを示
   す極性判定信号を出力する極性判定器と；前記第１のロ
   ーパスフィルタまたは前記第２のローパスフィルタのい
   ずれか他方の出力信号と前記極性判定信号とを受けて極
   性判定信号が前記正の半周期間を示すときその正の半周
   期間に対応したその他方の出力信号の１周期の期間内で
   単調増加となる位相誤差信号を発生する位相誤差変換回
   路とを備えたことを特徴とする位相比較器。