JPH03135724A - シンクロ／ディジタルコンバータ - Google Patents
シンクロ／ディジタルコンバータInfo
- Publication number
- JPH03135724A JPH03135724A JP19685989A JP19685989A JPH03135724A JP H03135724 A JPH03135724 A JP H03135724A JP 19685989 A JP19685989 A JP 19685989A JP 19685989 A JP19685989 A JP 19685989A JP H03135724 A JPH03135724 A JP H03135724A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchro
- converter
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 2
- 230000001360 synchronised effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、船舶のジャイロコンパスの方位伝達に使用
するシンクロ／ディジタルコンバータ（以下ＳＤコンバ
ータという）に関するものである。
するシンクロ／ディジタルコンバータ（以下ＳＤコンバ
ータという）に関するものである。
（従来の技術）
第９図は従来のＳＤコンバータの一例を示すブロック図
である。この図において、２１はシンクロ、２２はスコ
ツトトランス、２３．２４は乗算型ＤＡコンバータの正
弦乗算器と余弦乗算器、２５は減算器、２６はエラー検
出回路、２７はＶＣｏ、２８はアップダウン・カウンタ
である。
である。この図において、２１はシンクロ、２２はスコ
ツトトランス、２３．２４は乗算型ＤＡコンバータの正
弦乗算器と余弦乗算器、２５は減算器、２６はエラー検
出回路、２７はＶＣｏ、２８はアップダウン・カウンタ
である。
その動作を簡単に説明すると、シンクロ２１で発生した
３相シンクロ信号をスコツトトランス２２で受けてレゾ
ルバ信号に変換すると、電圧Ｖ、 、 Ｖ２は Ｖ、 ＝ＫＥ ｓｉｎωｔ −ｓｆｎθＶ２＝ＫＥ ｓ
ｉｎωｔ −ｃｏｓθ となる。ここで、Ｋは定数 Ｅは最高値 ωは角速度 θはシンクロの位置 ここで、ディジタル出力の値をφとし、この信号を正弦
乗算器２３と余弦乗算器２４に入れると、その出力に Ｖ、 ｃｏｓφ Ｖ２ ｓｉｎφ が得られる。この信号を減算器２５に入れると、ＫＥ
ｓｉｎωｔ−ｓｉｎ （θ−φ）の電圧が得られ、
これがエラー検出回路２６で同期整流されて５ｉｎ（θ
−φ）になる。次いで、このｓｉｎ （θ−φ）の信号
がＶＣＯ２７からアップダウン・カウンタ２８に加えら
れ、θ＝φとなったところで変換が完了する。このよう
にして、φが常にθに一致するように追従する。
３相シンクロ信号をスコツトトランス２２で受けてレゾ
ルバ信号に変換すると、電圧Ｖ、 、 Ｖ２は Ｖ、 ＝ＫＥ ｓｉｎωｔ −ｓｆｎθＶ２＝ＫＥ ｓ
ｉｎωｔ −ｃｏｓθ となる。ここで、Ｋは定数 Ｅは最高値 ωは角速度 θはシンクロの位置 ここで、ディジタル出力の値をφとし、この信号を正弦
乗算器２３と余弦乗算器２４に入れると、その出力に Ｖ、 ｃｏｓφ Ｖ２ ｓｉｎφ が得られる。この信号を減算器２５に入れると、ＫＥ
ｓｉｎωｔ−ｓｉｎ （θ−φ）の電圧が得られ、
これがエラー検出回路２６で同期整流されて５ｉｎ（θ
−φ）になる。次いで、このｓｉｎ （θ−φ）の信号
がＶＣＯ２７からアップダウン・カウンタ２８に加えら
れ、θ＝φとなったところで変換が完了する。このよう
にして、φが常にθに一致するように追従する。
（発明が解決しようとする課題〕
上記、従来のＳＤコンバータは、正弦波乗算器２３、余
弦乗算器２４として８〜１２ビツトの乗算型ＤＡコンバ
ータ各１個と、１２〜１６ビツトのアップダウン・カウ
ンタ２８が必要となり、また、スコツトトランス２２と
レゾルバ・ディジタルコンバータを使用しているため、
構成が複雑で高価になるという問題点があった。
弦乗算器２４として８〜１２ビツトの乗算型ＤＡコンバ
ータ各１個と、１２〜１６ビツトのアップダウン・カウ
ンタ２８が必要となり、また、スコツトトランス２２と
レゾルバ・ディジタルコンバータを使用しているため、
構成が複雑で高価になるという問題点があった。
この発明は、上記の問題点を解決するためになされたも
ので、構成が簡易で、かつ安価なＳＤコンバータを提供
することを目的とする。
ので、構成が簡易で、かつ安価なＳＤコンバータを提供
することを目的とする。
この発明にかかるＳＤコンバータは、３相シンクロ電機
システムのシンクロ信号受信装Ｗにおいて、シンクロ信
号を利得“１”で反転するインバータ（Ｉａ）、（１ｂ
）、（ＩＣ）と、これらのシンクロ信号および反転した
信号を選択するアナログスイッチ（２）と、このアナロ
グスイッチの３種の出力信号をＡＤコンバータ（６）の
ＲＥＦ信号およびＩＮ信号として選択出力するアナログ
スイッチ（３）、（４）と、ＲＥＦ信号に対するＩＮ信
号の比を求めるＡＤコンバータ（６）と、シンクロ信号
のレファレンスのゼロクロス点を検出するゼロクロス検
出器（８）とからなるものである。
システムのシンクロ信号受信装Ｗにおいて、シンクロ信
号を利得“１”で反転するインバータ（Ｉａ）、（１ｂ
）、（ＩＣ）と、これらのシンクロ信号および反転した
信号を選択するアナログスイッチ（２）と、このアナロ
グスイッチの３種の出力信号をＡＤコンバータ（６）の
ＲＥＦ信号およびＩＮ信号として選択出力するアナログ
スイッチ（３）、（４）と、ＲＥＦ信号に対するＩＮ信
号の比を求めるＡＤコンバータ（６）と、シンクロ信号
のレファレンスのゼロクロス点を検出するゼロクロス検
出器（８）とからなるものである。
この発明においては、シンクロ信号の電圧を基準電圧と
比較し大小判定を行い、最大の信号をＲＥＦ信号、次の
大きさの信号をＩＮ信号としてＡＤコンバータに人力し
シンクロ位置を出力する。
比較し大小判定を行い、最大の信号をＲＥＦ信号、次の
大きさの信号をＩＮ信号としてＡＤコンバータに人力し
シンクロ位置を出力する。
第１図はこの発明の一実施例を示すブロック図で、Ｉａ
、１ｂ、Ｉｃはインバータ、２，３．４はアナログスイ
ッチ、５は基準電圧発生器、６はＡＤコンバータ、７は
ＣＰＵ、８はゼロクロス検出器である。第１図はＣＰＵ
７を用いた例で、ＣＰＵ７はＲＯＭ、ＲＡＭ、Ｉｌｏを
含むものとする。また、Ｒ１，Ｒ２はレファレンス信号
を示す。
、１ｂ、Ｉｃはインバータ、２，３．４はアナログスイ
ッチ、５は基準電圧発生器、６はＡＤコンバータ、７は
ＣＰＵ、８はゼロクロス検出器である。第１図はＣＰＵ
７を用いた例で、ＣＰＵ７はＲＯＭ、ＲＡＭ、Ｉｌｏを
含むものとする。また、Ｒ１，Ｒ２はレファレンス信号
を示す。
次に動作についてまず概要を説明する。
ゼロクロス検出器８と同期してアナログスイッチ２およ
び３を制御し、シンクロ信号Ｓｌ、Ｓ２゜Ｓ３の電圧を
基準電圧発生器５の基準電圧と比較し、アナログスイッ
チ２の出力を全て正とするとともに、大小判定を行い、
最大の信号をＲＥＦ信号、次の大きさの信号をＩＮ信号
としてＡＤコンバータ６に加える。ＣＰＵ７では上記選
択信号を上位ビット、ＣＰＵ７の出力を下位ビットとす
るとともに、下位ビットのデータ修正を行ってシンクロ
位置を出力する。この方法だとＣＰＵ７で除算または乗
算を行う必要がないので、高速のシンクロ回転にも追従
できる。
び３を制御し、シンクロ信号Ｓｌ、Ｓ２゜Ｓ３の電圧を
基準電圧発生器５の基準電圧と比較し、アナログスイッ
チ２の出力を全て正とするとともに、大小判定を行い、
最大の信号をＲＥＦ信号、次の大きさの信号をＩＮ信号
としてＡＤコンバータ６に加える。ＣＰＵ７では上記選
択信号を上位ビット、ＣＰＵ７の出力を下位ビットとす
るとともに、下位ビットのデータ修正を行ってシンクロ
位置を出力する。この方法だとＣＰＵ７で除算または乗
算を行う必要がないので、高速のシンクロ回転にも追従
できる。
次に、第３図〜第８図を参照して、第１図の実施例の動
作を詳細に説明する。
作を詳細に説明する。
ジャイロコンパスにシンクロ信号受信装置が装着されて
いるシステムとすると、ジャイロコンパスが低速で回転
している場合、第３図に示すシンクロ信号Ｓ、、Ｓ２．
Ｓ３は図示のように搬送波（一般に５０．６０または４
００ ）１ｚ）が変調を受けた信号であり、シンクロ信
号Ｓ、、Ｓ２．Ｓ。
いるシステムとすると、ジャイロコンパスが低速で回転
している場合、第３図に示すシンクロ信号Ｓ、、Ｓ２．
Ｓ３は図示のように搬送波（一般に５０．６０または４
００ ）１ｚ）が変調を受けた信号であり、シンクロ信
号Ｓ、、Ｓ２．Ｓ。
の包絡線は第４図に示すように互いに１２０度異なった
位相を有する。これらのシンクロ信号Ｓ１゜Ｓ２．Ｓ３
はデータ使用時、定レベルを有し、上記搬送波と同一周
波数、同一位相を有しているレファレンス信号Ｒ，，Ｒ
２で同期検波することにより搬送波を除去できるので、
以下の説明では上記名絡線で説明する。
位相を有する。これらのシンクロ信号Ｓ１゜Ｓ２．Ｓ３
はデータ使用時、定レベルを有し、上記搬送波と同一周
波数、同一位相を有しているレファレンス信号Ｒ，，Ｒ
２で同期検波することにより搬送波を除去できるので、
以下の説明では上記名絡線で説明する。
ゼロクロス検出器８は、レファレンス電圧が雫ボルトを
横切る時間を検出していて、同期検波を行う時の基準信
号を作り、レファレンス信号Ｒ，，Ｒ２の最大電圧でシ
ンクロ信号５ＩＳ２．Ｓ３を検出するのに用いられる。
横切る時間を検出していて、同期検波を行う時の基準信
号を作り、レファレンス信号Ｒ，，Ｒ２の最大電圧でシ
ンクロ信号５ＩＳ２．Ｓ３を検出するのに用いられる。
第１図において、インバータ１ａ、１ｂ、１ｃは利得１
の反転増幅器であるので、アナログスイッチ２の人力は
、第５図のように、互いに逆位相の３組、つまりＳｌ、
Ｓｌ、Ｓ２．Ｓ２．Ｓ３゜Ｓ３の信号となる。この信号
を制御信号ａにより第６図のように出力が全て正となる
ように制御し、アナログスイッチ３および４に加える。
の反転増幅器であるので、アナログスイッチ２の人力は
、第５図のように、互いに逆位相の３組、つまりＳｌ、
Ｓｌ、Ｓ２．Ｓ２．Ｓ３゜Ｓ３の信号となる。この信号
を制御信号ａにより第６図のように出力が全て正となる
ように制御し、アナログスイッチ３および４に加える。
これらの信号は制御信号す、ｃにより最も大器い出力が
ＲＥＦに、次に大きい出力がＩＮに生じるように制御さ
れる。Ａ／Ｄコンバータ６はＲＥＦ電圧に対するｌＮ７
ｆ１．圧の比を出力する。これは、第７図の太線に対す
る実線の比であり、第８図に示すように、各３０度毎に
シンクロ位置に対し１：１対応のデータである。このデ
ータと制御信号ａ〜Ｃの上位ビットを組み合せシンクロ
１回転のデータが出力される。すなわち、制御信号ａ
’−ｃの状態により第８図の３０度毎の繰り返しデータ
の中で、どの範囲（例えば９０°〜１２０°の範囲）か
が判り、ＡＤコンバータ６の出力により、その範囲の中
の１点を決定し得て、シンクロ角度が求まる。また、レ
ファレンス信号Ｒ，，Ｒ，はサンプリングおよび同期検
波等により搬送波をシンクロ信号５１〜Ｓ３より除去す
るのに使用される。
ＲＥＦに、次に大きい出力がＩＮに生じるように制御さ
れる。Ａ／Ｄコンバータ６はＲＥＦ電圧に対するｌＮ７
ｆ１．圧の比を出力する。これは、第７図の太線に対す
る実線の比であり、第８図に示すように、各３０度毎に
シンクロ位置に対し１：１対応のデータである。このデ
ータと制御信号ａ〜Ｃの上位ビットを組み合せシンクロ
１回転のデータが出力される。すなわち、制御信号ａ
’−ｃの状態により第８図の３０度毎の繰り返しデータ
の中で、どの範囲（例えば９０°〜１２０°の範囲）か
が判り、ＡＤコンバータ６の出力により、その範囲の中
の１点を決定し得て、シンクロ角度が求まる。また、レ
ファレンス信号Ｒ，，Ｒ，はサンプリングおよび同期検
波等により搬送波をシンクロ信号５１〜Ｓ３より除去す
るのに使用される。
Ａ／Ｄコンバータとして汎用リニア型でなく特殊関数を
もたせればデータをシクロ回転角に対し絶対値で出力さ
せ得る。
もたせればデータをシクロ回転角に対し絶対値で出力さ
せ得る。
近年、ＳＤコンバータ出力を並列出力だけでなく、種々
の直列出力にして使用する必要が多く、この場合、ＳＤ
コンバータをＣＰＵまたはＲＯＭと合せ使用することが
多いので、この発明の回路は非常に有効である。
の直列出力にして使用する必要が多く、この場合、ＳＤ
コンバータをＣＰＵまたはＲＯＭと合せ使用することが
多いので、この発明の回路は非常に有効である。
第２図はこの発明の他の実施例を示すブロック図で、第
１図と同一符号は同一部分を示し、９はＲＯＭ１１０ａ
、１０ｂ、１０ｃはサンプルおよびホールド回路、ｌ１
ａ、Ｉ１ｂ、ｌ１ｃ、１２ａ、１２ｂ、１２ｃはコンパ
レータ、１３は象限判定回路、１４はタイミング回路で
ある。第２図の実施例ではＲＯＭ９を使用した例を示し
、シンクロ信号Ｓ、、Ｓ２．Ｓ３の電圧をレファレンス
信号Ｒ１，Ｒ２でサンプルホールドされるサンプル・ホ
ールド回路１０ａ、１０ｂ、１０ｃで搬送波を除去し、
大小判定を容易にしている。コンパレータＩ１ａ、１１
ｂ、１１ｃによりアナログスイッチ２の出力を全て正と
する。３ ｆｆｆｉの出力の比較をコンパレータ１２ａ
、１２ｂ、１２ｃで行い、上記コンパレータ出力で第７
図に示す３０度毎のシンクロ位置とシンクロ信号Ｓ、、
Ｓ２゜Ｓ３の大小を判定し、第４ビツトの作成を行うア
ナログスイッチ３．４の制御信号を出す象限判定回路１
３により、ＲＥＦ信号およびＩＮ信号と第４ビツトが出
力される。ＡＤコンバータ出力（下位ビット）と上記４
ビツトをＲＯＭ９に入力し、シンクロ絶対位置を得る。
１図と同一符号は同一部分を示し、９はＲＯＭ１１０ａ
、１０ｂ、１０ｃはサンプルおよびホールド回路、ｌ１
ａ、Ｉ１ｂ、ｌ１ｃ、１２ａ、１２ｂ、１２ｃはコンパ
レータ、１３は象限判定回路、１４はタイミング回路で
ある。第２図の実施例ではＲＯＭ９を使用した例を示し
、シンクロ信号Ｓ、、Ｓ２．Ｓ３の電圧をレファレンス
信号Ｒ１，Ｒ２でサンプルホールドされるサンプル・ホ
ールド回路１０ａ、１０ｂ、１０ｃで搬送波を除去し、
大小判定を容易にしている。コンパレータＩ１ａ、１１
ｂ、１１ｃによりアナログスイッチ２の出力を全て正と
する。３ ｆｆｆｉの出力の比較をコンパレータ１２ａ
、１２ｂ、１２ｃで行い、上記コンパレータ出力で第７
図に示す３０度毎のシンクロ位置とシンクロ信号Ｓ、、
Ｓ２゜Ｓ３の大小を判定し、第４ビツトの作成を行うア
ナログスイッチ３．４の制御信号を出す象限判定回路１
３により、ＲＥＦ信号およびＩＮ信号と第４ビツトが出
力される。ＡＤコンバータ出力（下位ビット）と上記４
ビツトをＲＯＭ９に入力し、シンクロ絶対位置を得る。
（発明の効果〕
以上説明したように、この発明は回転位置情報伝達シス
テムの一つである３相シンクロ電機システムのシンクロ
信号受信装置において、シンクロ信号を利得“１”で反
転するインバータと、これらのシンクロ信号および反転
した信号を選択するアナログスイッチと、このアナログ
スイッチの３種の出力信号をＡＤコンバータのＲＥＦ信
号およびＩＮ信号として選択出力するアナログスイッチ
と、ＲＥＦ信号に対するＩＮ信号の比を求めるＡＤコン
バータと、シンクロ信号のレファレンスのゼロクロス点
を検出するゼロクロス検出器を有するので、従来のよう
にＣＰＵで除算あるいは乗算を行わずにシンクロ位置を
求めることができるので、動作が速くなり高速のシンク
ロ回転にも追従できる利点がある。
テムの一つである３相シンクロ電機システムのシンクロ
信号受信装置において、シンクロ信号を利得“１”で反
転するインバータと、これらのシンクロ信号および反転
した信号を選択するアナログスイッチと、このアナログ
スイッチの３種の出力信号をＡＤコンバータのＲＥＦ信
号およびＩＮ信号として選択出力するアナログスイッチ
と、ＲＥＦ信号に対するＩＮ信号の比を求めるＡＤコン
バータと、シンクロ信号のレファレンスのゼロクロス点
を検出するゼロクロス検出器を有するので、従来のよう
にＣＰＵで除算あるいは乗算を行わずにシンクロ位置を
求めることができるので、動作が速くなり高速のシンク
ロ回転にも追従できる利点がある。
第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の他の実施例を示すブロック図、第３図〜第
８図は、第１図の実施例を説明するための要部の波形図
で、第３図はシンクロ発信器が定速で１回転した時のシ
ンクロ信号とレファレンス信号を示す図、第４図はシン
クロ信号の包絡線を示す図、第５図は、第１図のアナロ
グスイッチへの入力波形を示す図、第６図は同じくアナ
ログスイッチの出力波形を示す図、第７図は第１のアナ
ログスイッチの入力波形を示す図、第８図は、第１図の
Ａ／Ｄコンバータの出力であるＩＮ電圧／ＲＥＦ電圧と
シンクロ位置との対応を示す図、第９図は従来のＳＤコ
ンバータの一例を示すブロック図である。 図中、１ａ、１ｂ、１ｃはインバータ、２゜３．４はア
ナログスイッチ、５は基準電圧発生器、６はＡＤコンバ
ータ、７はＣＰＵ、８はゼロクロス検出器、Ｓ＋”＝Ｓ
３はシンクロ信号、Ｒ８゜Ｒ２はレファレンス信号であ
る。 第 図 Ｒ１，Ｒ２ し７アしきスイ１禦 第 ４ 図 第 図 ル呵りロ心１！ 第 図 シークロ・位！□ 第 図 北クロイ文置
はこの発明の他の実施例を示すブロック図、第３図〜第
８図は、第１図の実施例を説明するための要部の波形図
で、第３図はシンクロ発信器が定速で１回転した時のシ
ンクロ信号とレファレンス信号を示す図、第４図はシン
クロ信号の包絡線を示す図、第５図は、第１図のアナロ
グスイッチへの入力波形を示す図、第６図は同じくアナ
ログスイッチの出力波形を示す図、第７図は第１のアナ
ログスイッチの入力波形を示す図、第８図は、第１図の
Ａ／Ｄコンバータの出力であるＩＮ電圧／ＲＥＦ電圧と
シンクロ位置との対応を示す図、第９図は従来のＳＤコ
ンバータの一例を示すブロック図である。 図中、１ａ、１ｂ、１ｃはインバータ、２゜３．４はア
ナログスイッチ、５は基準電圧発生器、６はＡＤコンバ
ータ、７はＣＰＵ、８はゼロクロス検出器、Ｓ＋”＝Ｓ
３はシンクロ信号、Ｒ８゜Ｒ２はレファレンス信号であ
る。 第 図 Ｒ１，Ｒ２ し７アしきスイ１禦 第 ４ 図 第 図 ル呵りロ心１！ 第 図 シークロ・位！□ 第 図 北クロイ文置
Claims (1)
- ３相シンクロ電機システムのシンクロ信号受信装置にお
いて、シンクロ信号を利得“１”で反転するインバータ
（１ａ）、（１ｂ）、（１ｃ）と、これらのシンクロ信
号および反転した信号を選択するアナログスイッチ（２
）と、このアナログスイッチの３種の出力信号をＡＤコ
ンバータ（６）のＲＥＦ信号およびＩＮ信号として選択
出力するアナログスイッチ（３）、（４）と、前記ＲＥ
Ｆ信号に対するＩＮ信号の比を求めるＡＤコンバータ（
６）と、シンクロ信号のレファレンスのゼロクロス点を
検出するゼロクロス検出器（８）を有することを特徴と
するシンクロ／ディジタルコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19685989A JPH03135724A (ja) | 1989-07-31 | 1989-07-31 | シンクロ／ディジタルコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19685989A JPH03135724A (ja) | 1989-07-31 | 1989-07-31 | シンクロ／ディジタルコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03135724A true JPH03135724A (ja) | 1991-06-10 |
Family
ID=16364845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19685989A Pending JPH03135724A (ja) | 1989-07-31 | 1989-07-31 | シンクロ／ディジタルコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03135724A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006300594A (ja) * | 2005-04-18 | 2006-11-02 | Denso Corp | 回転角検出装置 |
| JP2013195166A (ja) * | 2012-03-16 | 2013-09-30 | Sumitomo Heavy Ind Ltd | 可動子の回転角の検出回路、検出方法およびそれを用いた搬送機 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5554406A (en) * | 1978-08-31 | 1980-04-21 | Olivetti Controllo Numerico | Digital position measuring device |
-
1989
- 1989-07-31 JP JP19685989A patent/JPH03135724A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5554406A (en) * | 1978-08-31 | 1980-04-21 | Olivetti Controllo Numerico | Digital position measuring device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006300594A (ja) * | 2005-04-18 | 2006-11-02 | Denso Corp | 回転角検出装置 |
| JP2013195166A (ja) * | 2012-03-16 | 2013-09-30 | Sumitomo Heavy Ind Ltd | 可動子の回転角の検出回路、検出方法およびそれを用いた搬送機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0978947B1 (en) | Resolver signal processing system | |
| US4669024A (en) | Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs | |
| JPS62162968A (ja) | 速度検出装置 | |
| JP2011033602A (ja) | レゾルバ／デジタル変換装置およびレゾルバ／デジタル変換方法 | |
| US5637998A (en) | Digital system for detecting angular position | |
| US5912638A (en) | Direct resolver to digital converter | |
| JPH0255837B2 (ja) | ||
| US10187067B2 (en) | Phase-locked loop (PLL)-type resolver/converter method and apparatus | |
| JPH03135724A (ja) | シンクロ／ディジタルコンバータ | |
| JPH0354476A (ja) | ２軸角速度・加速度センサの信号処理装置 | |
| JP2000337924A (ja) | Ｒ／ｄコンバータ | |
| CN111800638A (zh) | 一种解码方法及解码装置 | |
| JPH0449892B2 (ja) | ||
| JPH0375522A (ja) | レゾルバ／ディジタルコンバータ | |
| JPS60187811A (ja) | シンクロ・デイジタル変換装置 | |
| JP2938472B2 (ja) | 回転角検出装置 | |
| JPS5816080Y2 (ja) | 交流シンクロ受信回路 | |
| JPH06268697A (ja) | 位相偏移変調信号のクロック同期方法及びクロック同期回路 | |
| JPH0552589A (ja) | 絶対値エンコーダ装置 | |
| JPH09127141A (ja) | モータ回転速度検出装置 | |
| JPH0771981A (ja) | アナログ検出信号とリファレンス信号間の自動位相補正方法 | |
| JPH0879082A (ja) | シンクロ−ディジタル変換器 | |
| Kester | Resolver-to-Digital Converters | |
| JPH0136882B2 (ja) | ||
| JPH07183813A (ja) | シンクロ・ディジタル変換装置 |