JPH0375522A - レゾルバ／ディジタルコンバータ - Google Patents
レゾルバ／ディジタルコンバータInfo
- Publication number
- JPH0375522A JPH0375522A JP21137189A JP21137189A JPH0375522A JP H0375522 A JPH0375522 A JP H0375522A JP 21137189 A JP21137189 A JP 21137189A JP 21137189 A JP21137189 A JP 21137189A JP H0375522 A JPH0375522 A JP H0375522A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- signals
- output
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、レゾルバより送られてくる余弦信号および
正弦信号を処理するレゾルバ／ディジタルコンバータ（
以下、ＲＤコンバータという）に関するものである。
正弦信号を処理するレゾルバ／ディジタルコンバータ（
以下、ＲＤコンバータという）に関するものである。
第６図は従来のＲＤコンバータ２ｏの一例を示すブロッ
ク図である。この図において、２１はシンクロ、２２は
スコツトトランス、２３．２４は乗算型ＤＡコンバータ
の正弦乗算器と余弦乗算器、２５は減算器、２６はエラ
ー検出回路、２７はＶＯＣ，２８はアップダウン・カウ
ンタである。そして、第６図のＲＤコンバータ２０にス
コツトトランス２２を加えたものがシンクロ／ディジタ
ルコンバータである。
ク図である。この図において、２１はシンクロ、２２は
スコツトトランス、２３．２４は乗算型ＤＡコンバータ
の正弦乗算器と余弦乗算器、２５は減算器、２６はエラ
ー検出回路、２７はＶＯＣ，２８はアップダウン・カウ
ンタである。そして、第６図のＲＤコンバータ２０にス
コツトトランス２２を加えたものがシンクロ／ディジタ
ルコンバータである。
その動作を簡単に説明すると、シンクロ２１で発生した
シンクロ信号をスコツトトランス２２で受けてレゾルバ
信号に変換すると、電圧Ｖ２Ｖ５は Ｖ、 ＝ＫＥ −５ｉｎ ωｔ −５ｉｎ
θＶ２ ＝ＫＥ −ｓｉｎ ωｔ −ｃｏｓ
θとなる。ここで、Ｋは定数 Ｅは最高値 ωは角速度 θはシンクロ２１の位置 ここで、ディジタル出力の値をφとし、この信号を正弦
乗算器２３と余弦乗算器２４に入れると、その出力に ■！ ・ｃｏｓφ ■２ ・ｓｉｎφ が得られる。この信号を減算器２５に入れると、ＫＥ−
ｓｉｎ ωｔ−５ｉｎ （θ−φ）の電圧が得られ、
これがエラー検出回路２６で同期整流されてｓｉｎ
（θ−φ）になる０次いで、このｓｉｎ （θ−φ）
の信号がＶＣＯ２７からアップダウン・カウンタ２８に
加えられ、θ＝φとなったところで変換が完了する。こ
のようにして、φが常にθに一致するように追従する。
シンクロ信号をスコツトトランス２２で受けてレゾルバ
信号に変換すると、電圧Ｖ２Ｖ５は Ｖ、 ＝ＫＥ −５ｉｎ ωｔ −５ｉｎ
θＶ２ ＝ＫＥ −ｓｉｎ ωｔ −ｃｏｓ
θとなる。ここで、Ｋは定数 Ｅは最高値 ωは角速度 θはシンクロ２１の位置 ここで、ディジタル出力の値をφとし、この信号を正弦
乗算器２３と余弦乗算器２４に入れると、その出力に ■！ ・ｃｏｓφ ■２ ・ｓｉｎφ が得られる。この信号を減算器２５に入れると、ＫＥ−
ｓｉｎ ωｔ−５ｉｎ （θ−φ）の電圧が得られ、
これがエラー検出回路２６で同期整流されてｓｉｎ
（θ−φ）になる０次いで、このｓｉｎ （θ−φ）
の信号がＶＣＯ２７からアップダウン・カウンタ２８に
加えられ、θ＝φとなったところで変換が完了する。こ
のようにして、φが常にθに一致するように追従する。
〔発明が解決しようとする課題〕
上記従来のＲＤコンバータ２０は、正弦乗算器２３およ
び余弦乗算器２４として８〜１２ビツトの乗算型のＤＡ
コンバータ、１２ビツトのアップダウン・カウンタ２８
．エラー検出回路２日。
び余弦乗算器２４として８〜１２ビツトの乗算型のＤＡ
コンバータ、１２ビツトのアップダウン・カウンタ２８
．エラー検出回路２日。
ＶＯＣ２７等により構成されるので、複雑な構成となり
、かつ高価となる欠点があった。
、かつ高価となる欠点があった。
この発明は、上記の問題点を解決するためになされたも
ので、レファレンス人力を有するＡＤコンバータを用い
構成を簡易化するとともに、廉価なＲＤコンバータを得
ることを目的とする。
ので、レファレンス人力を有するＡＤコンバータを用い
構成を簡易化するとともに、廉価なＲＤコンバータを得
ることを目的とする。
この発明にかかるＲＤコンバータは、余弦信号および正
弦信号により回転位置を伝達するレゾルバの受信回路に
おいて、余弦信号および正弦信号を反転する利得“１”
のインバータと、余弦信号とその反転信号および正弦信
号と、その反転信号を選択出力する第１のアナログスイ
ッチと、この第１のアナログスイッチより出力される２
種の信号を比較選択する第２のアナログスイッチと、第
２のアナログスイッチ出力の２種の信号の比を出力する
ＡＤコンバータとを有するものである。
弦信号により回転位置を伝達するレゾルバの受信回路に
おいて、余弦信号および正弦信号を反転する利得“１”
のインバータと、余弦信号とその反転信号および正弦信
号と、その反転信号を選択出力する第１のアナログスイ
ッチと、この第１のアナログスイッチより出力される２
種の信号を比較選択する第２のアナログスイッチと、第
２のアナログスイッチ出力の２種の信号の比を出力する
ＡＤコンバータとを有するものである。
〔作用）
この発明においては、余弦信号とその反転信号、正弦信
号とその反転信号のうち、常に同一極性の信号が第１の
アナログスイッチで選択され、さらに選択された２種の
信号の大小が第２のアナログスイッチで判別選択され、
この２種の信号の比がＡＤコンバータで得られる。
号とその反転信号のうち、常に同一極性の信号が第１の
アナログスイッチで選択され、さらに選択された２種の
信号の大小が第２のアナログスイッチで判別選択され、
この２種の信号の比がＡＤコンバータで得られる。
まず、この発明の基本回路を第１図により説明する。
この図で％ １ａ、ｌｂはインバータ、２は第１のア
ナログスイッチ、３は第２のアナログスイッチ、４はＡ
Ｄコンバータである。また、Ｒ８゜Ｒ２はレゾルバ信号
である余弦信号および正弦信号、Ｃ１〜Ｃ３は制御信号
、Ｄ、は４ビツト以降のデータ、Ｄｕは上位３ビツトの
データ、Ｄは出力データを示す。
ナログスイッチ、３は第２のアナログスイッチ、４はＡ
Ｄコンバータである。また、Ｒ８゜Ｒ２はレゾルバ信号
である余弦信号および正弦信号、Ｃ１〜Ｃ３は制御信号
、Ｄ、は４ビツト以降のデータ、Ｄｕは上位３ビツトの
データ、Ｄは出力データを示す。
一般にレゾルバ信号は４００）１ｚの矩形波等の搬送波
で変調されているが、この搬送波は同期検波またはデー
タ使用時搬送波に同期させたサンプリング等で容易に除
去できるので、以下の説明では搬送波を除いて説明する
。なお、以下の回路はフラックスゲイトコンパス等搬送
波を有しない余弦、正弦信号を出力する装置の受信回路
としても使用できる。
で変調されているが、この搬送波は同期検波またはデー
タ使用時搬送波に同期させたサンプリング等で容易に除
去できるので、以下の説明では搬送波を除いて説明する
。なお、以下の回路はフラックスゲイトコンパス等搬送
波を有しない余弦、正弦信号を出力する装置の受信回路
としても使用できる。
レゾルバより送られた余弦信号Ｒ１およびこの余弦信号
Ｒ，を利得“−１”のインバータ１ａで反転した反転信
号Ｒ１と、正弦信号Ｒ２およびこの正弦信号Ｒ２を利得
“−１″のインバータ１ｂで反転した反転信号Ｒ２が第
１のアナログスイッチ２に入力される。制御信号Ｃ１お
よびｃ２により第１のアナログスイッチ２の出力を余弦
信号Ｒ１，正弦信号Ｒ２とも第２図のように正にする。
Ｒ，を利得“−１”のインバータ１ａで反転した反転信
号Ｒ１と、正弦信号Ｒ２およびこの正弦信号Ｒ２を利得
“−１″のインバータ１ｂで反転した反転信号Ｒ２が第
１のアナログスイッチ２に入力される。制御信号Ｃ１お
よびｃ２により第１のアナログスイッチ２の出力を余弦
信号Ｒ１，正弦信号Ｒ２とも第２図のように正にする。
第１のアナログスイッチ２の出力信号を第２のアナログ
スイッチ３に入力し、制御信号Ｃ３により大きい方の出
力を基準信号ＲＥＦに、小さい方の出力を入力信号ＩＮ
としＡＤコンバータ４に入力する。ＡＤコンバータ４と
して汎用リニア型を使用した場合、ＡＤコンバータ４は
基準信号ＲＥＦに対する入力信号ＩＮの電圧比ＩＮ／Ｒ
ＥＦを第３図のように出力するので、第２図、第３図よ
り明らかなように、出力データＤとレゾルバ位置θの関
係は４５′″毎にＤ＝ｌｔａｎθ１またはＤ＝１／１ｔ
ａｎθ１となる。出力データＤの値は０’ 〜４５’″
と４５°〜９０′″で左右対称、０″″〜９０°、９０
０〜１８０”、１８０”〜２７０” 、２７０”〜３６
０１では同一電圧の繰り返しとなる。すなわち、ＡＤコ
ンバータ４は４５゜毎に方位データを出力することとな
る。この出力は上位ビットとなる制御信号Ｃ１，Ｃ２，
Ｃ３に続くデータなので、４ビツト以降のデータとなる
。
スイッチ３に入力し、制御信号Ｃ３により大きい方の出
力を基準信号ＲＥＦに、小さい方の出力を入力信号ＩＮ
としＡＤコンバータ４に入力する。ＡＤコンバータ４と
して汎用リニア型を使用した場合、ＡＤコンバータ４は
基準信号ＲＥＦに対する入力信号ＩＮの電圧比ＩＮ／Ｒ
ＥＦを第３図のように出力するので、第２図、第３図よ
り明らかなように、出力データＤとレゾルバ位置θの関
係は４５′″毎にＤ＝ｌｔａｎθ１またはＤ＝１／１ｔ
ａｎθ１となる。出力データＤの値は０’ 〜４５’″
と４５°〜９０′″で左右対称、０″″〜９０°、９０
０〜１８０”、１８０”〜２７０” 、２７０”〜３６
０１では同一電圧の繰り返しとなる。すなわち、ＡＤコ
ンバータ４は４５゜毎に方位データを出力することとな
る。この出力は上位ビットとなる制御信号Ｃ１，Ｃ２，
Ｃ３に続くデータなので、４ビツト以降のデータとなる
。
上記制御信号ＣＩ、Ｃ２，Ｃ３は出力データＤの上位ビ
ットを構成する切換信号であり、ＡＤコンバータ４の出
力と合せることによりレゾルバ位置に対応するデータと
なる。したがって、第１図の回路でレゾルバ１回転の位
置データが得られる。ＡＤコンバータ４として前記１
ｔａｎθ１または１／１ｔａｎθ１をリニアに出力さ
せるよう補正した素子または回路を使用すれば、第１図
の回路はレゾルバ位置の絶対値を出力することが可能で
ある。
ットを構成する切換信号であり、ＡＤコンバータ４の出
力と合せることによりレゾルバ位置に対応するデータと
なる。したがって、第１図の回路でレゾルバ１回転の位
置データが得られる。ＡＤコンバータ４として前記１
ｔａｎθ１または１／１ｔａｎθ１をリニアに出力さ
せるよう補正した素子または回路を使用すれば、第１図
の回路はレゾルバ位置の絶対値を出力することが可能で
ある。
データＤ、を６ビツトとした出力データＤの具体例を第
１表に示す。゛なお、第１図の各アナログスイッチ２．
３の状態を“１”、他の接点を選んだ時をＯ”とした場
合である。
１表に示す。゛なお、第１図の各アナログスイッチ２．
３の状態を“１”、他の接点を選んだ時をＯ”とした場
合である。
ここで、レゾルバ位置が３００°のときは、１／ｌ
ｔａｎθＩ−０，５７７＃（３２４４４１）／６４とな
るので、データＤｄは、 Ｄ ｄｏ＝Ｄ ｄ２＝Ｄ ｄ！”“１”Ｄｄｌ雪Ｄｄ３
弓Ｄｄ４＝“０“ となる。
ｔａｎθＩ−０，５７７＃（３２４４４１）／６４とな
るので、データＤｄは、 Ｄ ｄｏ＝Ｄ ｄ２＝Ｄ ｄ！”“１”Ｄｄｌ雪Ｄｄ３
弓Ｄｄ４＝“０“ となる。
第 １ 表
しかし、前記汎用リニア型をＡＤコンバータ４として使
用しても、絶対値との誤差を数％とし得るので精度を要
しない場合十分使用可能である。
用しても、絶対値との誤差を数％とし得るので精度を要
しない場合十分使用可能である。
また、この出力データＤをＣＰＵまたはＲＯＭ等で補正
すれば精度のよいデータを出力し得る。
すれば精度のよいデータを出力し得る。
近年、ＲＤコンバータ出力を並列出力だけでなく、種々
の直列出力にして使用する必要が多く、ＲＤコンバータ
をＣＰＵまたはＲＯＭと合せ使用する必要があり、この
発明の回路は非′常に有用である。また、ＡＤコンバー
タ４内で上記ｔａｎθを補正し、レゾルバ位置に対応す
る絶対値を出力することも可能である。
の直列出力にして使用する必要が多く、ＲＤコンバータ
をＣＰＵまたはＲＯＭと合せ使用する必要があり、この
発明の回路は非′常に有用である。また、ＡＤコンバー
タ４内で上記ｔａｎθを補正し、レゾルバ位置に対応す
る絶対値を出力することも可能である。
第４図はこの発明の一実施例を示すブロック図である。
この図において、１ａ、ｉｂはインバータ、２．３は第
１．第２のアナログスイッチ、４はＡＤコンバータ、５
はＣ，ＰＵである。第４図の実施例においてはＣＰＵ５
を使用したもので、ＣＰＵ５はＲＯＭ、ＲＡＭ、Ｉｌｏ
を含んでいる。
１．第２のアナログスイッチ、４はＡＤコンバータ、５
はＣ，ＰＵである。第４図の実施例においてはＣＰＵ５
を使用したもので、ＣＰＵ５はＲＯＭ、ＲＡＭ、Ｉｌｏ
を含んでいる。
制御信号Ｃ１，Ｃ２，Ｃ３はＣＰＵ５で制御される。
第５図はこの発明の他の実施例を示すもので、第４図と
同一符号は同一部分を示し、５ａ。
同一符号は同一部分を示し、５ａ。
６ｂ、７はコンパレータである。この第５図の実施例に
おいては、第１のアナログスイッチ２はコンパレータ６
ａ、５ｂの出力によって常に正の極性になるように切換
えられる（常に負の信号を選択してもよく、要は常に同
一極性の信号を選択すればよい）、また、第２のアナロ
グスイッチ３はコンパレータ７により切換えられ、大き
い方を基準信号ＲＥＦとし、小さい方を人力信号ＩＮと
して選択する。
おいては、第１のアナログスイッチ２はコンパレータ６
ａ、５ｂの出力によって常に正の極性になるように切換
えられる（常に負の信号を選択してもよく、要は常に同
一極性の信号を選択すればよい）、また、第２のアナロ
グスイッチ３はコンパレータ７により切換えられ、大き
い方を基準信号ＲＥＦとし、小さい方を人力信号ＩＮと
して選択する。
（発明の効果）
以上説明したように、この発明は余弦信号および正弦信
号を反転し、反転信号（Ｒ１）、（Ｒ２）とするインバ
ータ（１ａ）、（１ｂ）と、余弦信号とその反転信号お
よび正弦信号とその反転信号のうち、常は同一極性の信
号を選択出力する第１のアナログスイッチ（２）と、こ
の第１のアナログスイッチより出力される２種の信号を
比較し、大きい方を基準信号（ＲＥＦ）とし、小さい方
を入力信号（ＩＮ）として選択する第２のアナログスイ
ッチ（３）と、この第２のアナログスイッチ出力の２種
の信号の比（ＩＮ／ＲＥＦ）を出力するＡＤコンバータ
（４）とを有するので、従来のように高価な正弦乗算器
や余弦乗算器やアップダウン・カウンタ等を用いること
なく構成でき、装置の簡易化と、低価格化を実現できる
利点を有する。
号を反転し、反転信号（Ｒ１）、（Ｒ２）とするインバ
ータ（１ａ）、（１ｂ）と、余弦信号とその反転信号お
よび正弦信号とその反転信号のうち、常は同一極性の信
号を選択出力する第１のアナログスイッチ（２）と、こ
の第１のアナログスイッチより出力される２種の信号を
比較し、大きい方を基準信号（ＲＥＦ）とし、小さい方
を入力信号（ＩＮ）として選択する第２のアナログスイ
ッチ（３）と、この第２のアナログスイッチ出力の２種
の信号の比（ＩＮ／ＲＥＦ）を出力するＡＤコンバータ
（４）とを有するので、従来のように高価な正弦乗算器
や余弦乗算器やアップダウン・カウンタ等を用いること
なく構成でき、装置の簡易化と、低価格化を実現できる
利点を有する。
第１図はこの発明の基本回路を示す図、第２図は、第１
図中のアナログスイッチの出力波形図、第３図は、第１
図中のＡＤコンバータの出力波形図、第４図はこの発明
の一実施例を示すブロック図、第５図はこの発明の他の
実施例を示すブロック図、第６図は従来のＲＤコンバー
タの一例を示すブロック図である。 図中、Ｉａ、ｌｂはインバータ、２．３は第１、第の２
アナログスイツチ、４はＡＤコンバータ、５はＣＰＵ、
ＣＩ、Ｃ２，Ｃ３は制御信号、Ｄは出力データ、Ｒ１は
余弦信号、Ｒ２は正弦信号である。 第 図 日２ ｆ弧メチ号
図中のアナログスイッチの出力波形図、第３図は、第１
図中のＡＤコンバータの出力波形図、第４図はこの発明
の一実施例を示すブロック図、第５図はこの発明の他の
実施例を示すブロック図、第６図は従来のＲＤコンバー
タの一例を示すブロック図である。 図中、Ｉａ、ｌｂはインバータ、２．３は第１、第の２
アナログスイツチ、４はＡＤコンバータ、５はＣＰＵ、
ＣＩ、Ｃ２，Ｃ３は制御信号、Ｄは出力データ、Ｒ１は
余弦信号、Ｒ２は正弦信号である。 第 図 日２ ｆ弧メチ号
Claims (1)
- 余弦信号（Ｒ＿１）および正弦信号（Ｒ＿２）により回
転位置を伝達するレゾルバの受信回路において、前記余
弦信号および正弦信号を反転し、反転信号（＠Ｒ＠＿１
）、（＠Ｒ＠＿２）とするインバータ（１ａ）、（１ｂ
）と、前記余弦信号とその反転信号および正弦信号とそ
の反転信号のうち常に同一極性の信号を選択出力するた
めの第１のアナログスイッチ（２）と、この第１のアナ
ログスイッチより出力される２種の信号を比較し、大き
い方を基準信号（ＲＥＦ）とし、小さい方を入力信号（
ＩＮ）として選択するための第２のアナログスイッチ（
３）と、この第２のアナログスイッチ出力の２種の信号
の比（ＩＮ／ＲＥＦ）を出力するＡＤコンバータ（４）
とを有することを特徴とするレゾルバ／ディジタルコン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21137189A JPH0375522A (ja) | 1989-08-18 | 1989-08-18 | レゾルバ／ディジタルコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21137189A JPH0375522A (ja) | 1989-08-18 | 1989-08-18 | レゾルバ／ディジタルコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0375522A true JPH0375522A (ja) | 1991-03-29 |
Family
ID=16604856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21137189A Pending JPH0375522A (ja) | 1989-08-18 | 1989-08-18 | レゾルバ／ディジタルコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0375522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016138870A (ja) * | 2015-01-29 | 2016-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229323A (ja) * | 1987-03-18 | 1988-09-26 | Fanuc Ltd | 三相式ロ−タリエンコ−ダの内挿方式 |
-
1989
- 1989-08-18 JP JP21137189A patent/JPH0375522A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229323A (ja) * | 1987-03-18 | 1988-09-26 | Fanuc Ltd | 三相式ロ−タリエンコ−ダの内挿方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016138870A (ja) * | 2015-01-29 | 2016-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10530383B2 (en) | 2015-01-29 | 2020-01-07 | Renesas Electronics Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02150717A (ja) | 精密位置検出装置 | |
| JPH0375522A (ja) | レゾルバ／ディジタルコンバータ | |
| GB1352596A (en) | Analog-to-digital-converters | |
| JPS6238302A (ja) | 角度検出装置 | |
| JPH03135724A (ja) | シンクロ／ディジタルコンバータ | |
| JPH0449892B2 (ja) | ||
| US3636554A (en) | Synchro-to-digital converter | |
| JPH01100419A (ja) | １８０ｘおよび９０ｘコンパスシンクロデータのためのステップデータ変換装置 | |
| JPH03261820A (ja) | ディジタルｒ／ｄ変換器 | |
| SU1267620A1 (ru) | Преобразователь угла поворота вала в код | |
| JP2606999B2 (ja) | レゾルバ信号の接続装置 | |
| JP2501228B2 (ja) | エンコ―ダの内挿回路 | |
| SU1282329A1 (ru) | Преобразователь угла поворота вала в код | |
| SU1697266A1 (ru) | Функциональный преобразователь угла поворота вала в код | |
| SU1349005A1 (ru) | Преобразователь угла поворота вала в код | |
| SU414612A1 (ja) | ||
| SU682931A1 (ru) | Преобразователь угла поворота вала в код | |
| JPH0552589A (ja) | 絶対値エンコーダ装置 | |
| SU1262730A1 (ru) | Преобразователь угла поворота вала в код | |
| SU942101A1 (ru) | Преобразователь угла поворота вала в код | |
| SU641480A1 (ru) | Преобразователь угловых перемещений в код | |
| JPS6243501A (ja) | 角度検出装置 | |
| JPH04183021A (ja) | アナログ・デイジタル変換装置 | |
| SU930332A1 (ru) | Устройство дл преобразовани угла поворота вала в код | |
| JPS6267401A (ja) | 角度検出装置 |