DE3854312T2 - Phasenkomparator. - Google Patents

Description

• Die vorliegende Erfindung betrifft einen Phasenkomparator und insbesondere einen in einer Phasenregelkreisschaltung (PLL) enthaltenen Phasenkomparator, zum Vergleichen zweier Eingangssignale bezüglich ihrer Phase, um ihre Phasendifferenz zu erzeugen.
• Wie im Fachgebiet allgemein bekannt ist, weist eine PLL- Schaltung einen spannungsgesteuerten Oszillator (VCO), ein Schleifenfilter und einen Phasenkomparator auf, welche in einer Schleife verbunden sind. Ein moduliertes Signal und ein von dem VCO ausgegebenes Signal werden an den Phasenkomparator angelegt. Durch den Vergleich der zwei Eingangssignale bezüglich der Phase ermittelt der Phasenkomparator deren Phasendifferenz und führt die Phasendifferenz über das Schleifenfilter auf den VCO zurück. Die PLL-Schaltung dient daher dazu, die Phase des VCO-Ausgangssignals zu veranlassen, der Phase des modulierten Signals zu folgen, und der Phasenkomparator ist ein wichtiges Element, welches die Charakteristik der PLL-Schaltung bestiinrnt. Wenn der Phasenkomparator mittels eines Multiplizierers oder eines Gegentaktmischers mit einer Multiplikationscharakteristik implementiert wird, ist die Phasenvergleichscharakteristik eine sinusförmige Charakteristik, so wie sie von der Phasendifferenz und der Amplitude eines Phasenfehlersignals, welche als die Abszisse bzw. die Ordinate dargestellt werden, definiert ist. Die Amplitude eines Phasenfehlersignals verändert sich solange konform mit dem Grad der Phasendifferenz, wie die Phasendifferenz in einen monotonen Anstiegsbereich liegt, was eine schnelle Erfassung begünstigt. Wenn jedoch die Phasendifferenz in einem monotonen Abfallbereich liegt, fällt die Amplitude des Phasenfehlersignals mit dem Anstieg in der Phasendifferenz mit dem Folge ab, daß eine erhebliche Zeitdauer zur Erfassung benötigt wird.
• Es wurden daher verschiedene Implementationen vorgeschlagen, um den vorstehend diskutierten Nachteil zu beseitigen. Von diesen weist ein in der EP-A-0 154 503 offenbarter Phasenkomparator eine Konversionstabelle auf, welche aus einem Nur-Lese-Speicher (ROM) aufgebaut ist. Die Konversionstabelle oder ROM-Tabelle speichert Phasendaten in der Form digitaler Signale, welche den Kombinationen von Amplituden eines Paars digitaler Signale entsprechen, die in einer Quadraturbeziehung zueinander stehen. Insbesondere dient das ROM als eine Polarkoordinaten-Konversionstabelle, in welcher die Phasendaten gespeichert sind und auf die mittels Adressendaten zugegriffen wird, um die Phasendaten zu erzeugen. Während ein Phasenkomparator des Typs, welcher ein ROM nutzt, auf welches mittels eines Paars digitaler Signale wie vorstehend festgestellt zugegriffen wird, den fraglichen Nachteil wirksam beseitigen kann, kann er eine gewünschte Auflösung nicht erzielen, sofern das ROM keine hohe Kapazität aufweist. Obwohl die neueste Halbleitertechnologie für Integrierte Schaltungen den Anstieg in der Kapazität eines Speichers beschleunigt hat, ist ein Speicher mit großer Kapazität zum gegenwärtigen Stand der Entwicklung immer noch teuer. Desweiteren ist ein ROM mit der gewünschten Kapazität nicht immer leicht zu erhalten. Sollte ein ROM mit der gewünschten Kapazität durch mehrere ROM's, welche relativ leicht zu erhalten sind, implementiert werden, würden die ROM's die Schaltung vergrößern und damit der Miniaturisierung eines Phasenkomparators entgegenwirken.
• Die GB-A-2 161 662 offenbart eine Phasensynchronisationsschaltung des Phasenregelkreistyps und versucht das "Aufhängen" zum Zeitpunkt der Phasensynchronisation durch Bereitstellung einer Vergleichscharakteristik mit Hysterese zu beseitigen. Die EP-A-0 118 214 offenbart einen Demodulator mit einem Phasenkomparator für die BPSK/QPSK-Anwendung. Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Phasenkomparator bereitzustellen, welcher einer PLL- Schaltung ermöglicht, schnell auf einen stabilen Punkt zu konvergieren, auch wenn eine Phasendifferenz in der Nähe eines instabilen Punktes der PLL-Schaltung liegt, und welcher aus Teilen aufgebaut werden kann, welche preiswert und leicht zu erhalten sind. Diese Aufgabe wird durch die Merkmale der Ansprüche gelöst.
• Die vorstehenden und weitere Aufgaben, Merkmale und Vorteil der Erfindung werden aus nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlicher. Es zeigen:
• Fig. 1 ein schematisches Blockschaltbild, welches eine herkömmliche PLL-Schaltung darstellt;
• Fig. 2 ein graphische Darstellung, welche eine für einen Phasenkomparator, welcher in der PLL-Schaltung der Fig. 1 enthalten und durch einen Multiplizierer implementiert ist, spezifische Phasenvergleichscharakteristik darstellt;
• Fig. 3 ein schematisches Blockschaltbild, welches einen Phasenkomparator nach dem Stand der Technik darstellt, welcher ein ROM verwendet;
• Fig. 4 eine graphische Darstellung, welche eine für den Phasenkomparator von Fig. 3 spezifische Phasenvergleichscharakteristik darstellt;
• Fig. 5 ein schematisches Blockschaltbild, welches einen die vorliegende Erfindung verkörpernden Phasenkomparator darstellt;
• Fig. 6A bis 6C graphische Darstellungen, welche die Betriebsweise des in Fig. 5 dargestellten Phasenkomparators zeigen;
• Fig. 7 ein schematisches Blockschaltbild, welches einen spezifischen Aufbau einer Phasenfehler-Konversionsschaltung darstellt, welche in dem Phasenkomparator von Fig. 5 enthalten ist;
• Fig. 8 ein Blockschaltbild ähnlich Fig. 7, welches einen weiteren spezifischen Aufbau der Phasenfehler-Konversionsschaltung darstellt;
• Fig. 9A bis 9C graphische Darstellungen, welche die Betriebsweise der Phasenfehler-Konversionsschaltung von Fig. 8 darstellen;
• Fig. 10 ein Blockschaltbild, welches in schematischer Form einen Demodulator zum Demodulieren eines Bündelsignals darstellt, bei dem die vorliegende Erfindung angewendet wird;
• Fig. 11A ein Diagramm, welche das Format eines Bündelsignals darstellt;
• Fig. 11B, 11C, und 12A bis 12C Diagramme, welche die Betriebsweise des in Fig. 10 dargestellten Demodulators darstellen.
• Fig. 13 ein schematisches Blockschaltbild, welches einen weiteren spezifischen Aufbau eines Teils des in Fig. 10 dargestellten Demodulators darstellt; und
• Fig. 14 ein schematisches Blockschaltbild, welches einen spezifischen Aufbau eines Trägersensors darstellt, welcher in dem Demodulator von Fig. 14 enthalten ist.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
• Für ein besseres Verständnis der vorliegenden Erfindung wird kurz auf einen Phasenkomparator nach dem Stand der Technik und auf eine in Fig. 1 dargestellte PLL-Schaltung, welche ihn einsetzt, Bezug genommen. Gemäß Darstellung weist eine PLL-Schaltung 10 nach dem Stand der Technik einen Phasenkomparator 12, einen Verstärker 14, ein Schleifenfilter 16 und einen spannungsgesteuerten Oszillator (VCO) 18 auf. Ein in die PLL-Schaltung 10 eingegebenes Signal 20 und ein von dem VCO 18 ausgegebenes Signal 22 werden an den Phasenkomparator 12 angelegt. Unter Vergleich der zwei Signale 20 und 22 bezüglich der Phase, führt der Phasenkomparator 12 deren Phasendifferenz zu dem VCO 18 über den Verstärker 14 und das Schleifenfilter 16 zurück. Somit arbeitet die PLL- Schaltung 10 so, daß sie die Phase des Ausgangssignal 22 des VCO 18 dazu veranlaßt, der Phase des Eingangssignals 20 zu folgen, und der Phasenkomparator bestimmt dabei die Charakteristik der PLL-Schaltung 10. Das Eingangssignal 20 ist ein Signal, welches einer Digitalmodulation unterzogen wurde, d.h., ein Sinus-Wellensignal oder Cosinus-Wellensignal oder eine Kombination davon. Ein derartiges Signal kann auch durch ein ASK-Signal (Amplitude Shift Keying, Amplitudenumtastungssignal) ein PSK-Signal (Phase Shift Keying, Phasenumtastungssignal) oder ein FSK-Signal (Frequency Shift Keying, Frequenzumtastungssignal) implementiert werden. Andererseits ist das Ausgangssignal des VCO 18 entweder ein Sinus- oder ein Cosinus-Wellensignal und dient als ein Referenzsignal, auf welchem die Betriebsweise des Phasenkomparators 12 basiert. Somit sind die zwei Eingangssignale in den Phasenkomparator 12 ein digital moduliertes Signal und ein Referenzsignal, wie vorstehend festgestellt.
• In dem Fall, daß der Phasenkomparator 12 durch einen Multiplizierer oder einen Gegentaktmischer mit Multiplikationscharakteristik implementiert wird, zeigt er eine Sinus- Wellencharakteristik gemäß Darstellung in Fig. 2. In Fig. 2 gibt die Abszisse den Phasenfehler θe an, während die Ordinate die Amplitude eines Phasenfehlersignals angibt. Solange gemäß Darstellung der Phasenfehler θe größer als -π/2 und kleiner als +π/2, d.h., innerhalb eines monotonen Anstiegsbereich bleibt, verändert sich die Amplitude des Phasenfehlersignals konform zu dem Phasenfehler θe Das bedeutet, daß die PLL-Schaltung 10 eine problemlose Erfassung ausführen kann, solange das Phasenfehlersignal θe in dem monotonen Anstiegsbereich liegt. Wenn jedoch der Phasenfehler θe größer als +π/2 und kleiner als +π wird, d.h., innerhalb eines monotonen Abfallbereichs liegt, fällt die Amplitude des Phasenfehlersignals, während der Phasenfehler θe ansteigt. Die PLL-Schaltung 10 benötigt daher eine erhebliche Erfassungszeit, wenn der Phasenfehler θe in einem solchen monotonen Abfallbereich liegt. Eine angenommene PLL-Schaltung deren Phasenkomparator eine Sinus-Wellen-Phasenvergleichscharakteristik aufweist, ist nach allgemeiner Auffassung stabil, wenn der Phasenfehler θe gleich ±2nπ ist und instabil, wenn der Phasenfehler θe gleich ±(2n + 1)π ist, wobei n gleich 0, 1, 2 usw. ist. Wenn der Phasenfehler θe nahe an dem Punkt liegt, wo die Schleife instabil ist, ist die Konvergenz einer PLL-Schaltung auf den vorstehend erwähnten stabilen Punkt hin extrem verlangsamt.
• Eine Implementation nach dem Stand der Technik zur Beseitigung des vorstehenden Nachteils beruht auf einer Konversionstabelle, in welcher Phasendaten in der Form digitaler Datensignale gespeichert sind, welche den Kombinationen von Amplituden eines Paars wechselseitig orthogonaler digitaler Signale zugeordnet sind, wie es in der vorstehend erwähnten EP-A-0 154 503 offenbart ist. Die Konversionstabelle besteht aus einem ROM. Obwohl die Patentveröffentlichung keinerlei spezifische Schaltung für den Zugriff auf das ROM darstellt oder beschreibt, wird angenommen, daß ein in ihr Konzept eingebundener Phasenkomparator einen solchen Aufbau aufweist wie er in Fig. 3 dargestellt ist. In der Fig. 3 besteht der Phasenkomparator 30 aus einem Referenzsignalgenerator 32, einem π/2-Phasenschieber 32, Multiplizierern 36 und 38, Tiefpaßfiltern 40 und 42, Analog/Digital-Wandlern (AD) 44 und 46, einem ROM 48 und einem Digital/Analog-Wandler (DA) 50. Die Betriebsweise des Phasenkomparators 30 wird nachstehend ausgeführt.
• Ein Eingangssignal 52 welches als 2cos(ωt - θA) wird an den einen Eingang der Multiplizierer 36 und 38 angelegt. Der Referenzsignalgenerator 32 erzeugt ein Referenzsignal, welches durch { 2cos(ωt - θB)} dargestellt wird, und liefert es an den anderen Eingang des Multiplizierers 36 und an den π/2- Phasenschieber 34. Als Antwort verschiebt der π/2-Phasenschieber 34 die Phase des Referenzsignals um π/2, um ein um π/2 in der Phase verschobenes Signal 56 auszugeben, welches als { 2sin(ωt + θB)} dargestellt wird, wobei das Signal 56 dem anderen Eingang des Multiplizierers 38 zugeführt wird. Der Multiplizierer 36 erzeugt ein Produkt A der zwei Eingangssignale 52 und 54 und legt es an das Tiefpaßfilter 40 an. Das Produkt A der Signale 52 und 54 wird dargestellt als:
• A = 2cos(ωt - θA) X 2cos(ωt + θB) Gl. (1)
• Nach einem Additionstheorem gilt daher:
• A = cos(θB - θA) + cos2ωtcos(θB + θA) - sin2ωtcos(θB + θA) Gl. (2)
• Da der zweite und dritte Term der Gleichung (2) durch das Tiefpaßfilter 40 entfernt werden, ist das Ausgangssignal des Tiefpaßfilters 40 ein Cosinus-Signal 58, welches durch cos(θB - θA) dargestellt wird. Der Multiplizierer 38 erzeugt ein Produkt der zwei Eingangssignale 52 und 56 und fUhrt es dem Tiefpaßfilter 42 zu. Das Produkt B wird erzeugt durch:
• B = 2cos(ωt + θA) x 2sin(ωt + θB) Gl. (3)
• Nach einem Additionstheorem gilt daher:
• B = sin(θB - θA) + cos2ωtsin(θB + θA) + sin2ωtcos(θB + θA) Gl. (4)
• Der zweite und dritte Term der Gleichung (4) werden ebenfalls durch das Tiefpaßfilter 42 entfernt, so daß das Tiefpaßfilters 42 ein Sinus-Signal 60, d.h., sin(θB + θA) erzeugt. In den Gleichungen (2) und (4) ist (θB - θA) der vorgenannte Phasenfehler θe Die in Fig. 2 dargestellte Wellenform stellt das Sinus-Signal 60 dar.
• Die AD-Wandler 44 und 46 wandeln das Cosinus-Signal 58 und das Sinus-Signal 60 in N-Bit Digitalsignale um und liefern sie als Adressendaten an das ROM 46. Auf diese Weise findet der Zugriff auf das ROM 48 mittels eines Paares digitaler Signale statt. Das ROM 48 dient als Polarkoordinaten- Konversionstabelle, in welcher Phasendaten gespeichert sind und erzeugt ein Phasendatensignal 62, welches den Adressendaten zugeordnet ist. Das Phasendatensignal 62 wird als ein Ausgangssignal 64 des Phasenkomparators 30 über den DA- Wandler 50 herausgeführt. Demzufolge erhält die Amplitude des Phasenfehlersignals gemäß Darstellung in Fig. 4 eine monoton ansteigende Charakteristik, wenn der Phasenfehler θe größer als -π und kleiner als +π ist, wodurch die Konvergenzrate in der Nachbarschaft des vorstehend erwähnten instabilen Punktes (±π) erhöht wird.
• Ein Nachteil bei einem Phasenkomparator gemäß vorstehender Beschreibung, welcher auf ein ROM mittels eines Paars digitaler Signale zugreift, besteht darin, daß eine gewünschte Auflösung nicht erreichbar ist, solange das ROM keine beträchtliche Kapazität aufweist. Unter der Annahme. daß jeder AD-Wandler 44 und 46 ein N-Bit-Ausgangssignal erzeugt, werden 2N Bit Adressen benötigt, da zwei AD-Wandler 44 und 46 mit dem Adresseneingang des ROM 48 verbunden sind, was zu dem Bedarf eines ROM's führt, dessen Kapazität eine Größe von 22N Worten beträgt. Obwohl der neueste Fortschritt in der Halbleitertechnologie für Integrierte Schaltungen den Anstieg in der Kapazität eines Speichers beschleunigt hat, ist ein Speicher mit großer Kapazität bei dem gegenwärtigen Stand der Entwicklung immer noch teuer, und darüber hinaus ist ein ROM dessen Kapazität die vorgenannten Bedingungen erfüllt, nicht immer leicht zu erhalten. Sollte das ROM mit der gewünschten Kapazität durch mehrere ROM's, welche vergleichsweise leicht zu erhalten sind, implementiert werden, würde die Schaltung vergrößert werden, was der Miniaturisierung eines Phasenkomparators entgegenwirkt.
• In Fig. 5 ist ein Phasenkomparator, welcher die vorliegende Erfindung verkörpert, dargestellt und allgemein mit dem Bezugszeichen 70 bezeichnet. In Fig. 5 werden dieselben oder ähnliche Strukturelemente wie die in Fig. 3 dargestellten, mit gleichen Bezugszeichen bezeichnet.
• In Fig. 5 weist der Phasenkomparator 70 einen Polaritätsdiskriminator 72 auf, welcher mit dem Ausgang eines Tiefpaßfilters 40 verbunden ist. Eine Phasenfehler-Konversionsschaltung 74 ist mit dem Ausgang des Polaritätsdiskriminators 72 verbunden und erzeugt ein gewünschtes Ausgangssignal 78 des Phasenkomparators 70. Das Tiefpaßfilter 42 erzeugt ein Sinus-Signal 60, welches durch sin(θB - θA), d.h., sinθe dargestellt wird. Das Sinus-Signal 60 ist an den einen Eingang der Phasenfehler-Konversionsschaltung 74 angelegt. Fig. 6A zeigt die Wellenform des Sinus-Signals 60, welche während einer Periode auftritt und welche dieselbe wie die Wellenform von Fig. 2 ist. Das Tiefpaßfilter 40 gibt ein Cosinus-Signal 58 aus, welches durch cos(θB - θA), d.h.; cosθe, wie vorstehend festgestellt, dargestellt wird. Das Cosinus-Signal 58 ist an dem Polaritätsdiskriminator 74 angelegt. Als Antwort unterscheidet der Polaritätsdiskriminator 74 die Polarität des Cosinus-Signals 58, um dadurch ein Diskriminationssignal 76 zu erzeugen, welches auf einem "+1"-Pegel während einer positiven Hälfte der Periode und auf einem "-1" -Pegel während einer negativen Hälfte der Periode verbleibt. Dieses Signal ist an die Phasenfehler-Konversionsschaltung 76 angelegt. Fig. 68 stellt das Diskriminationssignal 76, welches während der einen Periode des Sinus-Signals 60 auftritt, in Bezug auf die Wellenform von Fig. 6A dar. Gemäß Darstellung in Fig. 6A und 68 steigt die Amplitude des Sinus-Signals 60 monoton an, während das Diskriminationssignal 76 den "+1"-Pegel aufweist, und fällt monoton ab, wenn es den "-1"-Pegel aufweist. Das heißt, daß eine monotone Abfallperiode auf der Basis des Inhalts des Diskriminationssignals 76 identifiziert werden kann.
• Mit dem Empfang des Sinus-Signals 60 und des Diskriminationssignals 76 konvertiert die Phasenfehler-Konversionsschaltung 74 den vorstehend erwähnten monotonen Abfall in einen monotonen Anstieg, um dadurch das Ausgangssignal 78 des Phasenkomparators 70 zu erzeugen. Das Signal 78 weist daher eine Phasenvergleichscharakteristik auf, welche zu der in Fig. 4 dargestellten Charakteristik äquivalent ist (siehe Fig. 6C). Insbesondere ist die Charakteristik so, daß unter der Annahme von n, welches 0, ±1, ±2 usw. ist, das Ausgangssignal 78 monoton über den Bereich von (2n - 1)π bis (2n + 1)π ansteigt, wenn der Phasenfehler innerhalb eines solchen Bereiches liegt. Daraus folgt, daß eine PLL-Schaltung, welche mittels des Phasenkomparators 70 implementiert wird, auch dann schnell auf den stabilen Punkt konvergiert, wenn der Phasenfehler nahe am instabilen Punkt, d.h., bei ±(2n + 1) liegt. In diesem Falle ist n gleich 0, 1, 2 und so weiter.
• In Fig. 7 ist ein spezifischer Aufbau der Phasenfehler- Konversionsschaltung 74 dargestellt. Im wesentlichen besteht die Konversionsschaltung 74 aus einem AD-Wandler 80, einem ROM 82 und einem DA-Wandler 84. Der AD-Wandler 80 wandelt das Sinus-Signals 60 in ein digitales Signal mit ein vorbestimmten Anzahl von Bits um und liefert es an das ROM 82 als Adressendaten. Als Antwort auf das Ausgangssignal des AD- Wandlers 80 und das Diskriminationssignal 76 liefert das ROM 82 ein vorbestimmtes Phasenfehlersignal, welches ein digitales Signal ist, an den DA-Wandler 84. Das ROM 82 dient als eine Konversionstabelle, welche Phasenfehler und Amplituden speichert, welche den Phasenfehlern individuell zugeordnet sind. Insbesondere erzeugt das ROM 82 eine Phasenfehlersignal, dessen Amplitude monoton in Zuordnung zu dem Phasenfehler θe während einer Periode des Sinus-Signals 60 ansteigt, welche sich von -π bis +π erstreckt und der Periode entspricht, in welcher das Diskriminationssignal auf dem "+1"-Pegel verbleibt, d.h., über den Bereich von (2n - 1)π bis (2n + 1)π (n = 0, 1, 2 ...). Dieses Phasenfehlersignal aus dem DA-Wandler 84 wird als ein Ausgangssignal 78 des Phasenkomparators 70 herausgeführt. Die sich ergebende Phasenvergleichscharakteristik ist in Fig. 6C dargestellt.
• Was die Kapazität für das ROM 82 betrifft, reichen 2N+1 Worte aus, da die Adressendaten des ROM's 82 (N + 1) Bits betragen, wobei N die Anzahl der Wandlungsbits des AD- Wandlers 80 sind. Das ROM 82 arbeitet daher in gleicher Weise wie das ROM 48 des Phasenkomparators 30 nach dem Stand der Technik mit einer Kapazität, welche im wesentlichen die Hälfte der letzteren beträgt. Somit kann ein ROM mit einer kleinen Kapazität eingesetzt werden, welches leicht zu erhalten ist.
• Fig. 8 stellt einen weiteren spezifischen Aufbau der Phasenfehler-Konversionsschaltung dar. Gemäß Darstellung weist eine Phasenfehler-Konversionsschaltung 78A im wesentlichen einen AD-Wandler 86, eine Auswahlschaltung 88, einen DA-Wandler 90 und einen (N - 1) Inverter 92 auf. Der AD- Wandler 86 wandelt das Sinus-Signal 60 in ein N-Bit Digitalsignal um und führt das letztere an die Auswahlschaltung 88. Mit der Annahme, daß das Sinus-Signal 60 dem AD-Wandler 86 so zugeführt wird, daß sein Spitzenpegel die Hälfte des dynamischen Bereichs des AD-Wandlers 86 ist, ist das Ausgangssignal 94 des AD-Wandlers 86 ein N-Bit Digitalsignal, welches sich über einen Bereich zwischen "010 ... 0" und "101 ... 1" gemäß Darstellung in Fig. 9A verändert. Das N-Bit Digitalsignal wird direkt als ein erstes Eingangssignal der Auswahlschaltung 88 zugeführt. Gleichzeitig wird ein Signal, welches durch Invertieren der Polarität des N-Bit Digitalsignals außer dem höchstwertigen Bit MSB erzeugt wird, als ein zweites Eingangssignal der Auswahlschaltung 88 zugeführt.
• Die Auswahlschaltung 88 wählt das erste Eingangssignal, wenn das Diskriminationssignal 76 den "+1"-Pegel aufweist, und wählt das zweite Eingangssignal, wenn es den "-1"-Pegel aufweist, wobei das ausgewählte Signal dem DA-Wandler 90 zugeführt wird. Das Diskriminationssignal 76 ist in Fig. 98 dargestellt. Wenn das Diskriminationssignal 76 auf dem "+1"- Pegel verbleibt, d.h., während des Intervalls zwischen -π/2 und +π/2, weist das Ausgangssignal des AD-Wandlers 86 eine monoton steigende Charakteristik auf, und deshalb wird dieser Anteil direkt herausgeführt. Wenn andererseits das Diskriminationssignal 76 den "-1"-Pegel aufweist, tritt der nachstehende Vorgang auf. Das höchstwertige Bit des von dem AD-Wandler 86 ausgegebenen N-Bit Digitalsignals stellt die Polarität dieses Signals dar. Da die anderen (N - 1) Bits des Digitalsignals in der Polarität invertiert wurden, weist das - 1)-Bit Signal, das eingegeben wird, wenn das Diskriminationssignal 76 den "-1"-Pegel aufweist eine monoton ansteigende Wellenform auf. Somit werden die in jedem Intervall +π/2 und π und in Intervall zwischen -π/2 und -π auftretende (N - 1) Bits im Signalpegel verschoben und dann mit der Signalwellenform verbunden, welche während des Intervalls zwischen -π/2 und +π/2 auftritt. Folglich erzeugt der DA- Wandler 90 das Phasenfehlersignal 78, welches monoton während der Periode von -π/2 bis +π/2, d.h., von (2n - 1)π bis (2n + 1)π gemäß Darstellung in Fig. 9C ansteigt.
• Es ist anzumerken, daß die monoton ansteigende Charakteristik einige Krümmungen aufweist und nicht vollständig linear ist, wie es in Fig. 9C dargestellt ist. Wenn Linearität erforderlich ist, kann von dem in Fig. 7 dargestellten System Gebrauch gemacht werden, welches das ROM 82 aufweist.
• Nachstehend wird eine Anwendung des Phasenkomparators der vorliegenden Erfindung bei einem Demodulator beschrieben, welcher dafür einrichtet ist, ein moduliertes Zwei-Phasen- PSK-Bündelsignal zu demodulieren.
• Gemäß Fig. 10 weist ein Demodulator 100 der vorbeschriebenen Art einen Referenzsignalgenerator 102, welcher als ein VCO implementiert ist, einen π/2-Phasenschieber 104, Multiplizierer 106 und 108, Tiefpaßfilter 110 und 112, AD-Wandler 114 und 116, einen Trägersensor 118, einen Zeitgeber 120, ein Exklusiv-ODER-Gatter (EX-OR) 122, ein erstes ROM 124, ein zweites ROM 126, einen Auswahlschalter 128, ein Tiefpaßfilter 130 und einen DA-Wandler 132 auf. Ein Bündelsignal 134, welches in den Demodulator 100 eingegeben wird, ist ein Zwei- Pegel-PSK-Signal mit einem Format, in welchem ein Vorspann aus einem CR-Abschnitt (Carrier Recovery, Trägerrückgewinnung) besteht, d.h., aus einem Muster welches gemäß Darstellung in Fig. 11A aus lauter EINSEN oder NULLEN besteht.
• Unter der Annahme, daß der Auswahlschalter 128 wie dargestellt einen Modus I gewählt hat, weist ein Phasendetektor des Demodulators 100 eine Ein-Phasen-Charakteristik auf, welche so beschaffen ist, daß eine PLL-Schaltung an einem Einzelpunkt stabil wird, wenn (3 gleich oder größer als -π oder gleich oder kleiner als +π ist. Insbesondere dann, wenn der CR-Abschnitt des Bündelsignals 134 eingegeben wird, ist der VCO 102 auf den Eingangsträger eingerastet. Zu diesem Zeitpunkt ist die Erfassungsrate erhöht, wenn 0 gleich oder kleiner als -π/2 und gleich oder größer als +π/2 ist, da das Ausgangssignal 136 des ersten ROM's 124 dann monoton ansteigt (siehe Fig. 128). Dieses verkürzt wirksam den CR-Abschnitt des Bündelsignals 134, welcher einen Vorspann bildet. Wenn ein wiederhergestellter Träger mit dem CR-Abschnitt erfaßt wird, erkennt der Trägersensor 118 die Ankunft des Bündelsignals 134, um einen Zeitgeber 120 zu starten (siehe Fig. 118). Der Zeitgeber 120 ist so aufgebaut, daß er beispielsweise einen Punkt unmittelbar vor einem BTR-Abschnitt des Bündelsignals annimmt.
• Nach dem Start des Zeitgebers 120 wird der Auswahlschalter 128 betätigt, um anstelle des Modus I den Modus II einzustellen (siehe Fig. 11C) In dem Modus 11 erhält ein Phasendetektor des Demodulators 100 eine Zwei-Phasen- Charakteristik, welche so beschaffen ist, daß die PLL- Schaltung an zwei Punkten stabil wird, wenn θ gleich oder größer -π und gleich oder kleiner +π ist. Zu diesem Zeitpunkt erzeugt das zweite ROM 126 ein Ausgangssignal 138 gemäß Darstellung in Fig. 12C. In diesem Zustand kann das modulierte Zwei-Phasen-PSK-Signal durch schnelle Erfassung stabil demoduliert werden. Fig. 12A stellt ein Ausgangssignal des AD-Wandlers 116 dar.
• Wenn das Bündelsignal endet, wird der Auswahlschalter 128 so betätigt, daß er den Modus II durch den Modus I ersetzt, um eine Vorbereitung für die Ankunft des nächsten Bündelsignals zu treffen. Solange die Länge eines Bündelsignals bekannt ist, kann das Ende eines Bündelsignals durch die Verwendung eines Zeitgebers, welcher von dem Vorspann des Bündelsignals ausgelöst wird, im Voraus bestimmt werden. Wenn die Länge eines Bündelsignals nicht bekannt ist, kann an das Ende eines Bündelsignals ein eindeutiges Wort angefügt werden.
• Gemäß Darstellung in Fig. 3 kann der Teil des Demodulators 100, welcher die ROM's 124 und 126 und den Auswahlschalter 128 enthält und durch ein strichpunktierte Linie in Fig. 10 definiert ist, alternativ nur durch das erste ROM 124 aufgebaut werden. Das beruht darauf, daß eine nichtlineare/lineare Konversion sowohl im Modus I als auch im Modus II ausgeführt wird, und daher ein Teil des ersten ROM's 124 direkt für den Inhalt des zweiten ROM's 126 verwendet werden kann. In dem in Fig. 13 dargestellten Aufbau wird ein Ausgangssignal des Zeitgebers 120 zu dem einen Eingangsanschluß eines ODER-Gatters 140 und zu dem einem Eingangsanschluß eines UND-Gatters 142 geführt, wird ein Ausgangssignal des AD-Wandlers 114 an den anderen Eingangsanschluß des ODER-Gatters 140 und an den anderen Eingangsanschluß des UND-Gatters 142 über ein Inverter 144 geführt, und ein Ausgangssignal des AD-Wandlers 116 an den einen Eingangsanschluß eines EX-OR-Gatters 146 geführt. An den anderen Eingangsanschluß des EX-OR-Gatters 146 wird ein Ausgangssignal des UND-Gatters 142 geführt.
• Fig. 14 stellt einen spezifischen Aufbau des Trägersensors 118 dar, welcher in dem Demodulator 100 enthalten ist. Gemäß Darstellung ist der Sensor 118 aus einem a/s+a - Tiefpaßfilter 148 und einem Pegelkomparator 150 aufgebaut. Der Pegelkomparator 150 hat die Funktion, einen Ausgangspegel des Tiefpaßfilters 148 mit einem Schwellenpegel zu vergleichen.
• Der Zeitgeber 120 kann durch einen Zähler implementiert werden, welcher von einem Signal ausgelöst wird, das durch Differenzierung der positiven Flanke eines Ausgangssignals des Trägersensors 118 erzeugt wird.
• Obwohl die Anwendung der vorliegenden Erfindung in Bezug auf einen Phasendetektor mit einer Ein-Phasen- oder Zwei- Phasen-Charakteristik dargestellt und beschreiben wurde, kann sie auch bei einem Phasendetektor mit einer Vier-Phasen- oder einer Acht-Phasen-Charakteristik zur Behandlung eines Quadratur- oder eines Oktal-PSK-Signals praktisch angewendet werden.
• Zusammengefaßt kann man sehen, daß eine PLL-Schaltung, welche den Phasenkomparator der vorliegenden Erfindung einsetzt, auch dann schnell auf ein stabilen Punkt konvergieren kann, wenn sich der Phasenfehler nahe an einem instabilen Punkt befindet, und daher ein Verringerung der Erfassungszeit erreicht. Da eine in dem Phasenkomparator der vorliegenden Erfindung enthaltene Phasenfehler-Konversionsschaltung kein ROM benötigt oder nur ein ROM mit einer kleinen Kapazität benötigt, kann der Phasenkomparator mit Schaltungsteilen implementiert werden, welche preiswert und leicht erhältlich sind. Ferner benötigt der Phasenkomparator nur ein Minimum an Teilen ist deshalb sehr klein.
• Nach dem Empfang der Lehren der vorliegenden Offenbarung werden dem Fachmann auf dem Gebiet zahlreich Modifikationen möglich erscheinen, ohne von den Umfang der Patentansprüche abzuweichen.

Claims (3)

1. Phasenkomparator (70) zum Vergleichen von zwei Eingangssignalen in Bezug auf die Phase, um ein Phasendifferenzsignal zwischen den zwei Eingangssignalen zu erzeugen, mit:

a) einer ersten Multipliziereinrichtung (36), die mit einem modulierten Signal (52) und einem Referenzsignal (54) versorgt wird, welche die zwei Eingangssignale zum Erzeugen eines Ausgangssignal bilden, welches ein Produkt des Modulationssignals und des Referenzsignals darstellt;

b) einer ersten Tiefpaßfiltereinrichtung (40) zum Filtern des Ausgangssignals der ersten Multipliziereinrichtung (36), um ein gefiltertes Ausgangssignal (58) zu erzeugen;

c) einer π/2-Phasenschiebereinrichtung (34) zum Verschieben einer Phase des Referenzsignals (54) um π/2, um ein phasenverschobenes Ausgangssignal (56) zu erzeugen;

d) einer zweiten Multipliziereinrichtung (38), die mit dem modulierten Signal und dem phasenverschobenen Ausgangssignal (56) versorgt wird, um ein Ausgangssignal zu erzeugen, welches ein Produkt des modulierten Signals und des phasenverschobenen Ausgangssignals (56) darstellt;

e) einer zweiten Tiefpaßfiltereinrichtung (42) zum Filtern des Ausgangssignals der zweiten Multipliziereinrichtung (38), um ein gefiltertes Ausgangssignal (60) zu erzeugen;

gekennzeichnet durch:

f) eine Polaritäts-Diskriminatoreinrichtung (72), die mit einem Ausgangssignal von der ersten Tiefpaßfiltereinrichtung (40) oder der zweiten Tiefpaßfiltereinrichtung (42) versorgt wird, um ein Diskriminationssignal (76) zu erzeugen, welches eine positive Hälfte und eine negative Hälfte einer Periode des einen Ausgangssignals darstellt; und

g) eine Phasenfehler-Konversionseinrichtung (74), die mit dem anderen Ausgangssignal der ersten Tiefpaßfiltereinrichtung (40) oder der zweiten Tiefpaßfiltereinrichtung (42) und dem Diskriminationssignal versorgt wird, um ein Phasenfehlersignal (78) zu erzeugen, welches, wenn das Diskriminationssignal die positive Hälfte darstellt, innerhalb einer Periode des anderen Ausgangssignals monoton ansteigt, welche der positiven Hälfte zugeordnet ist, wobei die Phasenfehler-Konversionseinrichtung (74) einen Analog/Digital-Wandler (80) (AD) zum Umwandeln des Ausgangssignals (60) der zweiten Tiefpaßfiltereinrichtung (42) in ein digitales Signal (N) mit einer vorbestimmten Anzahl von Bits, um ein digitales Ausgangssignal zu erzeugen, eine Nur-Lese-Speicher-Tabelle (82) (ROM), welche mit dem digitalen Ausgangssignal des AD-Wandlers (80) und dem Diskriminationssignal (76) zum Erzeugen eines vorbestimmten Phasenfehlersignals, welches ein digitales Signal ist, versorgt wird, und einen Digital/Analog-Wandler (84) (DA) aufweist, der mit dem Phasenfehlersignal zum Umwandeln des Phasenfehlersignals in ein Analogsignal (78) versorgt wird.

2. Phasenkomparator nach Anspruch 1, wobei das modulierte Signal zumindest ein digital moduliertes Sinus-Wellensigmal oder ein digital moduliertes Cosinus-Wellensignal oder eine Kombination des Sinus-Wellensignals und des Cosinus-Wellensignals aufweist, und das Referenzsignal zumindest ein Sinus-Wellensignal oder ein Cosinus-Wellensignal aufweist.

3. Phasenkomparator nach Anspruch 2, wobei die erste Tiefpaßfiltereinrichtung (40) das Ausgangssignal der ersten Multipliziereinrichtung filtert, um ein der Phasendifferenz zugeordnetes Sinus-Komponentensignal oder Cosinus- Komponentensignal zu erzeugen, und die zweite Tiefpaßfiltereinrichtung (42) das Ausgangssignal der zweiten Multipliziereinrichtung filtert, um das andere Signal vom Sinus- oder Cosinus-Komponentensignal zu erzeugen.