DE3902826C2 - - Google Patents

Description

Die Erfindung geht aus von einer Anordnung zum Rückgewinnen der Phasenverriegelung gemäß dem Oberbegriff der Patentansprüche 1 oder 2.

Eine Anordnung der genannten Art ist aus der GB-PS 15 28 643 bekannt, bei der (siehe Fig. 3A der GB-PS 15 28 643) ein Signal aus der Detektoreinrichtung zum Erfassen eines in der PLL-Schaltung auftretenden phasenentriegelten Zustandes einer zweikanaligen Konstantstromsenke zugeführt ist, die während eines entriegelten Zustandes abwechselnd an die Eingänge des Operationsverstärkers anschließbar und mit einem Ausgang dieses Verstärkers verbunden ist. Diese Anordnung dient für Übertragungssysteme.

Aus der DE-AS 12 66 344, US-PS 47 13 630 oder DE 28 12 377 C2 ist jeweils eine Anordnung zur Rückgewinnung der Phasenver­ riegelung für eine PLL-Schaltung zur Stabilisierung eines Eingangssignals mit variabler Frequenz bekannt, wobei die PLL- Schaltung einen spannungsgesteuerten Oszillator enthält, und wobei eine mit der PLL-Schaltung verbundene Detektoreinrichtung und eine von dieser Detektoreinrichtung beeinflußbare Sägezahnsignalgeneratoreinrichtung zum Anpassen der Phase des spannungsgesteuerten Oszillators an die Phase des Eingangssignals vorgesehen ist, wenn die Detektoreinrichtung den Verlust der Phasenverriegelung feststellt.

Die Anordnung nach der US-PS 47 13 630 ist für binäre PSK- Signale vorgesehen. Als typische Anwendungsfälle der Anordnung nach der DE 28 12 377 C2 sind die Taktgewinnung aus digitalen Datenströmen in Digitalsignal-Empfangssystemen und Regeneratoren oder in FDM-Systemen die Erzeugung von Trägerfrequenzen, die zu einer Steuerfrequenz in einer festen Beziehung stehen, genannt.

In der digitalen Nachrichtenübertragungstechnik haben quater­ näre Übertragungssysteme mit Phasenumtastung, sogenannte QPSK-Systeme (PSK = Phase Shift Keying) weite Verbreitung ge­ funden. In einem QPSK-System wird eine Trägerwelle in einem Sender mit einem digitalen Signal, z. B. einem pulscodemodulierten Signal (PCM-Signal) phasenmoduliert. Man bezeichnet diese Modulationsart als QPSK-Modulation. Die auf diese Weise in dem Sender erzeugte QPSK-modulierte Welle wird zu einer Empfangsstation, z. B. einem QPSK-Systemempfänger, übertragen. Dieser gewinnt aus der QPSK-modulierten Welle zu­ nächst die Trägerwelle zurück und demoduliert dann das PCM- Signal aus der empfangenen QPSK-modulierten Welle, wobei zur Synchrondemodulation die gewonnene Trägerwelle verwendet wird.

Die Rückgewinnung der Trägerwelle im QPSK-Systemempfänger erfolgt in bekannter Weise mit Hilfe einer PLL-Schaltung.

Bei einer solchen QPSK-Demodulation durch Synchrondemodulation im QPSK-Empfänger eines Nachrichtenübertragungssystems muß eine Trägerwelle rückgewonnen werden, die dieselbe Standard­ phase hat wie die in dem Sender verwendete Trägerwelle.

Es ist in herkömmlichen QPSK-Systemempfängern schwierig, die PLL-Schaltung in den Phasenverriegelungszustand zurückzuführen, wenn die Phasenverriegelung einmal verlorengegangen ist.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Rückgewinnung der Phasenverriegelung für eine PLL-Schaltung anzugeben, die einerseits eine gute Stabilität der Phasenver­ riegelung aufweist und andererseits eine leichte Rückgewin­ nung der Phasenverriegelung ermöglicht.

Eine Lösung dieser Aufgabe ergibt sich sowohl aus dem Patent­ anspruch 1 als auch aus dem Patentanspruch 2.

Eine bevorzugte und vorteilhafte Ausgestaltung der Erfindung ist im Anspruch 3 angegeben. Es sei darauf hingewiesen, daß es aus Patent abstracts of Japan E-610, Mai 19, 1988, Vol. 12/ Nr. 167, Nr. 62-2 74 928 (A), bei einem Phasenregelkreis als Schalter einen Feldeffekttransistor zu verwenden.

Zum besseren Verständnis der Erfindung und ihrer Vorteile sei im folgenden anhand der Zeichnungen ein Ausführungsbeispiel beschrieben:

Fig. 1 zeigt das Blockschaltbild eines herkömmlichen QPSK- Systemempfängers,

Fig. 2 zeigt das Blockschaltbild eines QPSK-Systemempfängers mit einer Anordnung zur Rückgewinnung der Phasenverriegelung für eine PLL-Schaltung,

Fig. 3 zeigt ein Diagramm von Signalverläufen bei der Rück­ gewinnung der Phasenverriegelung in der Anordnung von Fig. 2,

Fig. 4 zeigt das Blockschaltbild eines QPSK-Systemempfängers mit einem Ausführungsbeispiel der erfindungsgemäßen Anordnung zur Rückgewinnung der Phasenverriegelung für eine PLL-Schaltung,

Fig. 5 zeigt ein Diagramm von Signalverläufen bei der Rück­ gewinnung der Phasenverriegelung in der Anordnung von Fig. 4.

Der QPSK-Systemempfänger nach Fig. 1 führt eine QPSK-Demodulation zur Rückgewinnung der Trägerwelle zur Demodulation des PCM-Signals aus der empfangenen QPSK-modulierten Welle durch. In dem QPSK-System wird die QPSK-modulierte Welle, die Träger des PCM-Signals ist, dem QPSK-Systemempfänger zugeführt. Das PCM-Signal umfaßt bei­ spielsweise zwei digitale Kanalsignale, die von einem Sender über ein Kabel übertragen werden.

In Fig. 1 wird die QPSK-modulierte Welle einem Eingang Pin des QPSK-Systemempfängers und von dort einem Tuner 11 zugeführt. In dem Tuner 11 wird die hochfrequente QPSK-modulierte Welle, d. h. das Hochfrequenzsignal, in ein Signal mit einer ersten vorbestimmten Zwischenfrequenz herabgesetzt. Zu diesem Zweck liefert ein erster lokaler Oszillator 12a ein erstes lokales Frequenzsignal mit einer vorbestimmten variablen Frequenz an den Tuner 11. Die Frequenz des ersten lokalen Frequenzsignals ändert sich in Abhängigkeit von einem Abstimmvorgang in der Weise, daß der Tuner 11 auf ein gewünschtes Exemplar der an dem Eingang des QPSK-Systemempfängers anliegenden QPSK-modu­ lierten Wellen abgestimmt wird. Auf diese Weise wird die QPSK-modulierte Welle, d. h. das Hochfrequenzsignal, auf das der Tuner 11 abgestimmt ist, in das erste Zwischenfrequenz­ signal umgesetzt.

Das erste Zwischenfrequenzsignal am Ausgang des Tuners 11 wird einem Frequenzwandler 13 zugeführt, der die Frequenz des ersten Zwischenfrequenzsignals auf eine zweite vorbestimmte Zwischenfrequenz herabsetzt. Zu diesem Zweck liefert ein zwei­ ter lokaler Oszillator 11b ein zweites lokales Frequenzsignal mit einer vorbestimmten festen Frequenz an den Frequenzwandler 13. Die aus dem Tuner 11, dem ersten und dem zweiten lokalen Oszillator 11a bzw. 11b und dem Frequenzwandler 13 bestehende Schaltung bildet doppeltes Frequenzwandlersystem bekannter Art. Der Frequenzwandler 13 gibt an seinem Ausgang also ein zweites Zwischenfrequenzsignal ab, das eine niedrigere Fre­ quenz hat als das erste Zwischenfrequenzsignal.

Das zweite Zwischenfrequenzsignal wird einem ersten Eingang P1 eines QPSK-Signaldemodulators 14 zugeführt, der aus einer integrierten Schaltung mit einer Phasenvergleicherstufe 14a und einer Synchrondemodulatorstufe 14b besteht.

Die Phasenvergleicherstufe 14a vergleicht die Phase des zwei­ ten Zwischenfrequenzsignals, das das von dem Sender übertrage­ ne QPSK-modulierte Signal repräsentiert, mit einem weiter unten beschriebenen Phasensignal, das einem zweiten Eingang P2 des QPSK-Signaldemodulators 14 zugeführt wird. Die Phasenver­ gleicherstufe 14a gibt somit an einem ersten Ausgang P3 des QPSK-Signaldemodulators 14 ein Phasenfehlersignal ab, das der Phasendifferenz zwischen dem QPSK-modulierten Signal und dem an dem Eingang P2 anliegenden Phasensignal entspricht.

Die Synchrondemodulatorstufe 14a demoduliert das PCM-Signal aus dem QPSK-modulierten Signal synchron mit dem Phasensignal.

Der QPSK-Signaldemodulator 14 ist mit einer Schaltung 15 zur Rückgewinnung der Trägerwelle verbunden. Diese bildet zusammen mit der Phasenvergleicherstufe 14a in dem QPSK-Signaldemodula­ tor 14 eine PLL-Schaltung 16. Die Schaltung 15 zur Rückgewin­ nung der Trägerwelle umfaßt ein Tiefpaßfilter 17, eine Spannungsüberlagerungschaltung 18 und einen spannungsgesteuerten Oszillator 19.

Das von der Phasenvergleicherstufe 14a in dem QPSK-Signal­ demodulator 14 abgegebene Phasenfehlersignal wird dem Tiefpaß­ filter 17 zugeführt, das daraus ein Gleichspannungssignal er­ zeugt, dessen Pegel sich in Abhängigkeit von dem Phasenfehler­ signal ändert. Das veränderliche Gleichspannungssignal am Ausgang des Tiefpaßfilters 17 wird der Spannungsüberlagerung­ schaltung 18 zugeführt. Diese enthält eine Spannungsquelle mit fester Spannung. Das variable Gleichspannungssignal vom Aus­ gang des Tiefpaßfilters 17 wird in der Spannungsüberlagerung­ schaltung 18 der festen Spannung der Spannungsquelle überla­ gert. Damit liefert die Spannungsüberlagerungschaltung 18 eine Überlagerungsspannung an den spannungsgesteuerten Oszillator 19.

Die Schwingungsfrequenz des spannungsgesteuerten Oszillators 19 ist von der Überlagerungs­ spannung abhängig, die ihm von Spannungsüberlagerungschaltung 18 zugeführt wird. Dabei ist der spannungsgesteuerte Oszillator 19 so ausgelegt, daß er mit einer Frequenz schwingt, die mit der Frequenz der in dem Sender verwendeten Trägerwelle übereinstimmt, wenn die Span­ nungsüberlagerungschaltung 18 ihm nur die feste Spannung ohne das variable Gleichspannungssignal zuführt. Somit weicht die Schwingungsfrequenz des spannungsgesteuerten Oszillators 19 nach Maßgabe des Gleichspan­ nungsausgangssignals des Tiefpaßfilters 17 von der Frequenz der Trägerwelle ab.

Das Oszillatorausgangssignal des spannungsgesteuerten Oszillators 19 wird zu der Phasenvergleicherstufe 14a in dem QPSK-Signaldemodulator 14 rückgekoppelt. Die PLL-Schaltung 16, die aus der Phasenvergleicherstufe 14a in dem QPSK-Signal­ demodulator 14 und der Schaltung 15 zur Rückgewinnung der Trägerwelle besteht, stabilisiert Phase und Frequenz des VCO- Signals automatisch. Dadurch wird die in dem Sender verwendete Trägerwelle mit Hilfe der PLL-Schaltung 16 als Oszillatorausgangssignal rückgewonnen.

Diese rückgewonnene Trägerwelle wird der Synchrondemodulator­ stufe 14b des QPSK-Signaldemodulators 14 zugeführt.

Die Synchrondemodulatorstufe 14b demoduliert sodann das PCM- Signal aus der am Eingang P1 des QPSK-Signaldemodulators 14 anliegenden QPSK-modulierten Welle. Es handelt sich um eine Synchrondemodulation mit der rückgewonnenen Trägerwelle. Das so demodulierte PCM-Signal wird von einem zweiten Ausgang P4 des QPSK-Signaldemodulators 14 an eine Detektoreinrichtung in Form eines PCM-Dekodierers 20 abgegeben, der aus ihm digitale Signale dekodiert. Letztere werden einem nicht dargestellten Digital-Analog-Wandler zugeführt, der sie in entsprechende Analogsignale umwandelt, die am Ausgang Pout des QPSK-Systemempfängers abgegeben werden.

Bei herkömmlichen QPSK-Systemempfängern der vorangehend beschriebenen Art besteht der spannungsgesteuerte Oszillator 19 aus einem spannungs­ gesteuerten Quarzoszillator. Dessen Schwingungsfrequenz, die der oben erwähnten festen Spannung entspricht, ist auf densel­ ben Wert, z. B. 6,4 MHz, eingestellt, wie die Trägerfrequenz der QPSK-modulierten Welle. Die aus der Phasenvergleicherstufe 14a des QPSK-Signaldemodulators 14 und der Schaltung 15 zur Rückgewinnung der Trägerwelle bestehende PLL-Schaltung 16 bewirkt eine Minimierung des Phasenfehlersignals am Ausgang des Phasenvergleicherteils 14a des QPSK-Signaldemodulators 14, d. h. des Gleichspannungssignals am Ausgang des Tiefpaßfilters 17. Somit verriegelt die PLL-Schaltung 16 die Phase der rück­ gewonnenen Trägerwelle automatisch mit der Phase der QPSK- modulierten Welle.

Die PLL-Schaltung 16 ist üblicherweise so ausgelegt, daß sie eine gute Stabilität besitzt und eine starre Verriegelung der Phase der rückgewonnenen Trägerwelle mit der Phase der QPSK- modulierten Welle ermöglicht. Wenn die PLL-Schaltung 16 jedoch auf gute Stabilität ausgelegt ist, ist der wirksame Verriege­ lungsbereich, in dem das Phasenfehlersignal verringert wird, relativ schmal.

Das Phasenfehlersignal entspricht der Differenz zwischen den Phasen oder Frequenzen der QPSK-modulierten Welle und des Oszillator­ ausgangssignals, d. h. der rückgewonnenen Trägerwelle am Ausgang des spannungsgesteuerten Oszillators 19. Große Phasenfehlersignale treten beispielsweise dann auf, wenn das Gerät eingeschaltet wird, ferner während der Kanalumschaltung oder beim Empfang einer Fremdstörung. Deshalb geht die Phasenverriegelung der PLL-Schaltung 16 mit der QPSK-modulierten Welle häufig verloren, d. h. die PLL- Schaltung gelangt in einen Zustand, in dem keine Phasenverrie­ gelung mehr gegeben ist. Wenn man beispielsweise annimmt, daß die QPSK-modulierte Welle eine Frequenz von 450 MHz hat, muß der Frequenzverriegelungsbereich der PLL-Schaltung 16 mehr als 100 kHz betragen. Die Realisierung eines derart großen Frequenzverriegelungsbereichs und damit die Erzielung einer befriedigenden Stabilität der Verriegelungswirkung der PLL- Schaltung 16 sind jedoch schwierig.

Es ist in herkömmlichen QPSK-Systemempfängern außerdem schwierig, die PLL-Schaltung 16 in dem Phasenverriegelungs­ zustand zurückzuführen, wenn die Phasenverriegelung einmal verlorengegangen ist.

Die Erfindung sei anhand von Fig. 2 bis 5 näher erläutert. In diesen sind für gleiche oder gleichwirkende Elemente durchweg dieselben Bezugszeichen verwendet wie in Fig. 1.

Die Schaltung nach Fig. 2 weist einen Eingang Pin zum Empfang einer QPSK-modulierten Welle auf, die von einem nicht dargestell­ ten QPSK-Signalsender übertragen wird. Die am Eingang Pin anliegende QPSK-modulierte Welle wird einem Tuner 11 zuge­ führt. Dieser setzt die hochfrequente QPSK-modulierte Welle, d. h. ein Hochfrequenzsignal, auf ein erstes Zwischenfrequenz­ signal mit vorgeschriebener Frequenz herab. Ein erster lokaler Oszillator 12a versorgt den Tuner 11 mit einem ersten lokalen Frequenzsignal mit vorbestimmter variabler Frequenz. Diese Frequenz ändert sich in Abhängigkeit von einem Abstimmvorgang in der Weise, daß der Tuner 11 auf ein gewünschtes Exemplar der an dem Eingang des QPSK-Systemempfängers anliegenden QPSK- modulierten Wellen abgestimmt wird. Auf diese Weise wird die QPSK-modulierte Welle, d. h. das Hochfrequenzsignal, auf das der Tuner 11 abgestimmt ist, in das erste Zwischenfrequenz­ signal umgesetzt.

Das erste Zwischenfrequenzsignal am Ausgang des Tuners 11 wird einem Frequenzwandler 13 zugeführt, der die Frequenz des ersten Zwischenfrequenzsignals auf eine zweite vorbestimmte Zwischenfrequenz herabsetzt. Zu diesem Zweck liefert ein zwei­ ter lokaler Oszillator 11b ein zweites lokales Frequenzsignal mit einer vorbestimmten festen Frequenz an den Frequenzwandler 13. Die aus dem Tuner 11, dem ersten und dem zweiten lokalen Oszillator 11a bzw. 11b und dem Frequenzwandler 13 bestehende Schaltung bildet doppeltes Frequenzwandlersystem bekannter Art. Der Frequenzwandler 13 gibt an seinem Ausgang also ein zweites Zwischenfrequenzsignal ab, das eine niedrigere Fre­ quenz hat als das erste Zwischenfrequenzsignal.

Dieses zweite Zwischenfrequenzsignal wird einem ersten Eingang P1 eines QPSK-Signaldemodulators 14 zugeführt, der aus einer integrierten Schaltung mit einer Phasenvergleicherstufe 14a und einer Synchrondemodulatorstufe 14b besteht. Die Phasenver­ gleicherstufe 14a vergleicht die Phase des zweiten Zwischen­ frequenzsignals, das das von dem Sender übertragene QPSK-modu­ lierte Signal repräsentiert, mit einem weiter unten beschrie­ benen Phasensignal, das einem zweiten Eingang P2 des QPSK- Signaldemodulators 14 zugeführt wird. Die Phasenvergleicher­ stufe 14a gibt somit an einem ersten Ausgang P3 des QPSK- Signaldemodulators 14 ein Phasenfehlersignal ab, das der Phasendifferenz zwischen dem QPSK-modulierten Signal und dem an dem Eingang P2 anliegenden Phasensignal entspricht. Die Synchrondemodulatorstufe 14a demoduliert das PCM-Signal aus dem QPSK-modulierten Signal synchron mit dem Phasensignal.

Der QPSK-Signaldemodulator 14 ist mit einer Schaltung 15 zur Rückgewinnung der Trägerwelle verbunden. Diese bildet zusammen mit der Phasenvergleicherstufe 14a in dem QPSK-Signaldemodula­ tor 14 eine PLL-Schaltung 16. Die Schaltung 15 zur Rückgewin­ nung der Trägerwelle umfaßt ein Tiefpaßfilter 17, eine Span­ nungsüberlagerungschaltung 18 und einen spannungsgesteuerten Oszillator 19.

Das von der Phasenvergleicherstufe 14a in dem QPSK-Signal­ demodulator 14 abgegebene Phasenfehlersignal wird dem Tiefpaß­ filter 17 zugeführt, das daraus ein Gleichspannungssignal er­ zeugt, dessen Pegel sich in Abhängigkeit von dem Phasenfehler­ signal ändert. Das veränderliche Gleichspannungssignal am Ausgang des Tiefpaßfilters 17 wird der Spannungsüberlagerung­ schaltung 18 zugeführt. Diese enthält eine Spannungsquelle mit fester Spannung. Das variable Gleichspannungssignal am Ausgang des Tiefpaßfilters 17 wird in der Spannungsüberlagerungschal­ tung 18 der festen Spannung der Spannungsquelle überlagert. Somit liefert die Spannungsüberlagerungschaltung 18 eine Überlagerungsspannung an den spannungsgesteuerten Oszillator 19.

Die Schwingungsfrequenz des spannungsgesteuerten Oszillators 19 ist von der Überlagerungs­ spannung abhängig, die ihm von Spannungsüberlagerungschaltung 18 zugeführt wird. Dabei ist der spannungsgesteuerte Oszillator 19 so ausgelegt, daß er mit einer Frequenz schwingt, die mit der Frequenz der in dem Sender verwendeten Trägerwelle übereinstimmt, wenn die Span­ nungsüberlagerungschaltung 18 ihm nur die feste Spannung ohne das variable Gleichspannungssignal zuführt. Somit weicht die Schwingungsfrequenz des Signal, d. h. des Oszillatorausgangssignals, in Abhängigkeit von dem Gleichspannungsausgangssignal des Tiefpaßfilters 17 von der Frequenz der Trägerwelle ab.

Das Oszillatorausgangssignal am Ausgang des spannungsgesteuerten Oszillators 19 wird zu der Phasenver­ gleicherstufe 14a in dem QPSK-Signaldemodulator 14 rückgekop­ pelt. Die PLL-Schaltung 16, die aus der Phasenvergleicherstufe 14a in dem QPSK-Signaldemodulator 14 und der Schaltung 15 zur Rückgewinnung der Trägerwelle besteht, stabilisiert Phase und Frequenz des Oszillatorausgangssignals automatisch. Dadurch wird die in dem Sender verwendete Trägerwelle mit Hilfe der PLL-Schaltung 16 als Oszillatorausgangssignal rückgewonnen.

Die auf diese Weise rückgewonnene Trägerwelle wird der Synchrondemodulatorstufe 14b des QPSK-Signaldemodulators 14 zugeführt, die sodann das PCM-Signal aus der am Eingang P1 des QPSK-Signaldemodulators 14 anliegenden QPSK-modulierten Welle demoduliert. Es handelt sich um eine Synchrondemodulation mit der rückgewonnenen Trägerwelle. Das demodulierte PCM-Signal wird von einem zweiten Ausgang P4 des QPSK-Signaldemodulators 14 an einer Detektoreinrichtung 20 in Form eines PCM-Dekodierers abgegeben, der aus ihm digitale Signale dekodiert. Letztere werden einem nicht dargestellten Digital-Analog-Wandler zugeführt, der sie in entsprechende Analogsignale umwandelt, die am Ausgang Pout des QPSK-System­ empfängers abgegeben werden.

Die Detektoreinrichtung 20 enthält eine Fehlerdetektorstufe 20a. Diese Fehlerdetektorstufe 20a dient in bekannter Weise zur Fehler­ erfassung, die in den PCM-Ausgangsdaten des QPSK-Signaldemodulators 14 oder in den von der Detektoreinrichtung 20 selbst dekodier­ ten digitalen Signalen auftreten. Die Fehlerdetektorstufe 20a erzeugt einen Fehlerdetektorimpuls S1 mit einem hohen Pegel, wenn eine vorbestimmte Menge von Fehlern auftritt. Der Fehler­ detektorimpuls S1 wird einem weiter unten beschriebenen Schalter 21 zugeführt.

In den PCM-Daten oder den digitalen Daten treten dann Fehler auf, wenn die PLL-Schaltung 16 die Phasenverriegelung mit der QPSK-modulierten Welle verliert. Das Phasenfehlersignal nimmt beispielsweise beim Einschalten des Geräts, während der Kanal­ umschaltung oder beim Empfang einer Fremdstörung, wie oben beschrieben, einen hohen Wert an.

Im folgenden sei anhand von Fig. 3 ein Beispiel für die Rück­ gewinnung der Phasenverriegelung der PLL-Schaltung 16 erläu­ tert. Fig. 3 zeigt die Beziehung zwischen dem Fehlerdetektor­ impuls S1 und einem weiter unten näher beschriebenen Kipp­ signal S2.

Der Schalter 21 ist zwischen der Spannungslagerungsschal­ tung 18 in der PLL-Schaltung 16 und einem Kippsignalgenera­ tor 22 angeordnet. Letzterer kann beispielsweise von einem Teil eines Microprozessors gebildet sein. Der Kippsignal­ generator 22 erzeugt das in Fig. 3 dargestellte Kippsignal S2. Dieses wird der Spannungsüberlagerungsschaltung 18 zuge­ führt, wenn der Schalter 21 durch den Fehlerdetektorimpuls S1 eingeschaltet wird. Das Kippsignal S2 wird zu der festen Spannung der Spannungsüberlagerungschaltung 18 addiert, so daß die an deren Ausgang auftretende Überlagerungsspannung sich nach Maßgabe des Kippsignals S2 ändert. Die Überlagerungs­ spannung der Spannungsüberlagerungschaltung 18 wird dem spannungsgesteuerten Oszillator 19 zugeführt. Dadurch wird die Frequenz des Oszillatorausgangssignals des spannungsgesteuerten Oszillators 19 entsprechend dem von dem Kippsignalgenerator 22 zugeführ­ ten Ablenksignal abgelenkt. Wenn die Ablenkspannung der Span­ nungsüberlagerungsschaltung 18 einen solchen Pegel erreicht, daß die Schwingungsfrequenz des spannungsgesteuerten Oszillators 19 in den Verriegelungs­ bereich der PLL-Schaltung fällt, rastet die Schwingungs­ frequenz des spannungsgesteuerten Oszillators 19 auf die Frequenz der dem QPSK-Signal­ demodulator zugeführten QPSK-Signale ein. Die PLL-Schaltung 16 befindet sich dann wieder in dem Zustand stabiler Phasen­ verriegelung.

Wenn die Frequenz des Oszillatorausgangssignals in dem Zeitpunkt T2 in den Verriegelungsbereich der PLL-Schaltung 16 fällt, wie dies in Fig. 3 dargestellt ist, bewirkt die PLL-Schaltung 16 eine Rückgewinnung der Trägerwelle. Deshalb befindet sich der QPSK- Signaldemodulator 14 dann in normalen Demodulationszustand und liefert korrekte PCM-Daten. Die Fehlerdetektorstufe 20a erzeugt kein Fehlerdetektorsignal mehr, und der Schalter 21 wird ausgeschaltet. Dadurch wird der Ablenksignalgenerator 22 von der Spannungsüberlagerungschaltung abgetrennt.

Bei diesem ersten Ausführungsbeispiel der Anordnung zur Rück­ gewinnung der Phasenverriegelung für die PLL-Schaltung wird der Schalter 21 durch den Fehlerdetektor-Ausgangsimpuls S1 der Detektoreinrichtung 20 eingeschaltet, so daß er der PLL-Schaltung 16 das Kippsignal S2 des Kippsignalgenerators 22 zuführt, wenn die PLL-Schaltung 16 die Phasenverriegelung verloren hat. Das Kippsignal S2 bewirkt eine Zwangsänderung der Schwingungs­ frequenz des spannungsgesteuerten Oszillators 19. Falls die Rückgewinnung der Phasenver­ riegelung nicht innerhalb des ersten Zyklus des Kippsignals S2 erfolgte, muß diese Rückgewinnung in dem zweiten oder einem anderem nachfolgenden Zyklus des Kippsignals S2 stattfinden. Die PLL-Schaltung 16 sollte rasch in den Phasenverriegelungs­ zustand zurückgeführt werden, wenn die Schwingungsfrequenz in den um die Frequenz des zweiten Zwischenfrequenzsignals, d. h. des QPSK-modulierten Eingangssignals des QPSK-Signaldemodula­ tors 14 liegenden Verriegelungsbereich gelangt ist.

Anhand von Fig. 4 ist das erfindungsgemäße Ausführungsbeispiel der Anordnung zur Rückgewinnung der Phasenverriegelung für eine PLL-Schaltung im einzelnen beschrieben. Fig. 4 zeigt ein Blockschaltbild eines QPSK-Systemempfängers nach einem zweiten Ausführungsbeispiel der Erfindung.

Die Schaltung von Fig. 4 weist einen Eingang Pin auf, an den ein nicht dargestellter QPSK-Signalsender eine QPSK-modu­ lierte Welle liefert. Die am Eingang Pin anliegende QPSK-modu­ lierte Welle wird einem Tuner 11 zugeführt. Dieser setzt die hochfrequente QPSK-modulierte Welle, d. h. ein Hochfrequenz­ signal, auf ein erstes Zwischenfrequenzsignal mit vorgeschrie­ bener Frequenz herab. Ein erster lokaler Oszillator 12a ver­ sorgt den Tuner 11 mit einem ersten lokalen Frequenzsignal mit vorbestimmter variabler Frequenz. Diese Frequenz ändert sich in Abhängigkeit von einem Abstimmvorgang in der Weise, daß der Tuner 11 auf ein gewünschtes Exemplar der an dem Eingang des QPSK-Systemempfängers anliegenden QPSK-modulierten Wellen ab­ gestimmt wird. Auf diese Weise wird die QPSK-modulierte Welle, d. h. das Hochfrequenzsignal, auf das der Tuner 11 abgestimmt ist, in das erste Zwischenfrequenzsignal umgesetzt.

Das erste Zwischenfrequenzsignal am Ausgang des Tuners 11 wird einem Frequenzwandler 13 zugeführt, der die Frequenz des ersten Zwischenfrequenzsignals auf eine zweite vorbestimmte Zwischenfrequenz herabsetzt. Zu diesem Zweck liefert ein zwei­ ter lokaler Oszillator 11b ein zweites lokales Frequenzsignal mit einer vorbestimmten festen Frequenz an den Frequenzwandler 13. Die aus dem Tuner 11, dem ersten und dem zweiten lokalen Oszillator 11a bzw. 11b und dem Frequenzwandler 13 bestehende Schaltung bildet doppeltes Frequenzwandlersystem bekannter Art. Der Frequenzwandler 13 gibt an seinem Ausgang also ein zweites Zwischenfrequenzsignal ab, das eine niedrigere Fre­ quenz hat als das erste Zwischenfrequenzsignal.

Dieses zweite Zwischenfrequenzsignal wird einem ersten Eingang P1 eines QPSK-Signaldemodulators 14 zugeführt, der aus einer integrierten Schaltung mit einer Phasenvergleicherstufe 14a und einer Synchrondemodulatorstufe 14b besteht. Die Phasenver­ gleicherstufe 14a vergleicht die Phase des zweiten Zwischen­ frequenzsignals, das das von dem Sender übertragene QPSK- modulierte Signal repräsentiert, mit einem weiter unten beschriebenen Phasensignal, das einem zweiten Eingang P2 des QPSK-Signaldemodulators 14 zugeführt wird. Die Phasenverglei­ cherstufe 14a gibt somit an einem ersten Ausgang P3 des QPSK- Signaldemodulators 14 ein Phasenfehlersignal ab, das der Phasendifferenz zwischen dem QPSK-modulierten Signal und dem an dem Eingang P2 anliegenden Phasensignal entspricht. Die Synchrondemodulatorstufe 14a demoduliert das PCM-Signal aus dem QPSK-modulierten Signal synchron mit dem Phasensignal.

Der QPSK-Signaldemodulator 14 ist mit einer Schaltung 15 zur Rückgewinnung der Trägerwelle verbunden. Diese bildet zusammen mit der Phasenvergleicherstufe 14a in dem QPSK-Signaldemodula­ tor 14 eine PLL-Schaltung 16. Die Schaltung 15 zur Rückgewin­ nung der Trägerwelle umfaßt ein Tiefpaßfilter 17, eine Span­ nungsüberlagerungschaltung 18, einen spannungsgesteuerten Oszillator 19 und eine Übertragungs­ einrichtung 23, die sowohl als Tiefpaßfilter wie auch als Kippsignalgenerator dient und weiter unten im einzelnen beschrieben wird.

Diese Übertragungseinrichtung 23 ist als TPF/Kippsignal­ generator ausgebildet.

Die Übertragungseinrichtung 23 umfaßt einen Operationsver­ stärker 24, erste bis vierte Widerstände R1 bis R4 sowie einen ersten und einen zweiten Kondensator C1 bzw. C2. Der erste Widerstand R1 ist zwischen dem ersten Eingang P3 des QPSK- Signaldemodulators 14 und einem invertierenden Eingang (-) des Operationsverstärkers 24 angeordnet. Der zweite Widerstand R2 ist zwischen einem beweglichen Abgriff des dritten Widerstands R3 und einem nichtinvertierenden Eingang (+) des Operations­ verstärkers 24 angeordnet. Der dritte Widerstand R3 ist zwi­ schen einer ersten Spannungsquelle 25 mit einer ersten Span­ nung E1 und Massepotential G angeordnet. Der die Entladeeinrichtung bildende erste Kondensator C2 ist zwischen dem invertierenden Eingang (-) und einem Ausgang des Operationsverstärkers 24 angeordnet. Ein aus dem vierten Widerstand R4 und dem zweiten Kondensator C2 bestehen­ de Reihenschaltung ist ebenfalls zwischen dem invertierenden Eingang (-) und dem Ausgang des Operationsverstärkers 24 parallel zu dem ersten Kondensator C1 angeordnet. Der inver­ tierende Eingang (-) und der nicht invertierende Eingang (+) des Operationsverstärkers 24 sind mit dem Drain bzw. mit der Source eines Feldeffektransistor-Schalters (FET-Schalter) 21a verbunden. Das Gate des FET-Schalters 21a ist mit einem weiter unten beschriebenen Detektoreinrichtung 20 in Form eines PCM-Dekodierers verbunden.

Die Übertragungseinrichtung 23 arbeitet als Tiefpaßfilter, wenn der FET-Schalter 21a ausgeschaltet ist. Sie arbeitet hingegen als Kippsignalgenerator, wenn der FET-Schalter 21a eingeschaltet ist. Der FET-Schalter 21a wird eingeschaltet, wenn in der Detektoreinrichtung 20 ein Fehlerdetektorimpuls S1 mit hohem Pegel zugeführt wird.

Es sei nun angenommen, daß der FET-Schalter 21a ausgeschaltet ist und die Übertragungseinrichtung 23 als Tiefpaßfilter arbeitet. Sie erzeugt dann ein Gleichstromsignal, dessen Pegel sich nach Maßgabe des von dem QPSK-Signaldemodulator 14 aus­ gegebenen Phasenfehlersignal ändert. Das von der Übertragungs­ einrichtung 23 ausgegebene variable Gleichspannungssignal wird über einen fünften Widerstand R5 der Spannungsüberlage­ rungschaltung 18 zugeführt.

Die Spannungsüberlagerungschaltung 18 weist Widerstände R6 bis R8 auf, die in Reihe zwischen einer zweiten Spannungsquelle 26 mit einem zweiten Spannungspegel E2 und Massepotential G geschaltet sind. Der fünfte Widerstand R5 ist mit dem Ver­ bindungspunkt zwischen den Widerständen R6 und R7 verbunden.

Der Verbindungspunkt zwischen den Widerständen R7 und R8 ist mit dem spannungsgesteuerten Oszillator 19 verbunden. Somit liefert die Spannungsüber­ lagerungschaltung 18 an ihrem Ausgang eine vorbestimmte feste Spannung, die durch den aus der Reihenschaltung der Widerstän­ de R6 bis R8 bestehenden Spannungsteiler aus der zweiten Spannung E2 heruntergeteilt ist. Das von der Übertragungs­ einrichtung 23 abgegebene variable Gleichspannungssignal wird in der Spannungsüberlagerungschaltung 18 der Spannung E2 der zweiten Spannungsquelle 26 überlagert. Somit gibt die Spannungsüberlagerungschaltung 18 am Verbindungspunkt der Widerstände R7 und R8 eine Überlagerungsspannung ab, die dem spannungsgesteuerten Oszillator 19 zugeführt wird.

Die Schwingung des spannungsgesteuerten Oszillators 19 wird durch die von der Spannungs­ überlagerungschaltung 18 zugeführte Überlagerungsspannung gesteuert. Der spannungsgesteuerte Oszillator 19 ist so ausgelegt, daß er mit einer Frequenz schwingt, die mit der Frequenz der in dem Sender verwendeten Trägerwelle übereinstimmt, wenn ihm von der Spannungsüberlagerungschaltung 18 die auf der zweiten Spannung E2 basierende feste Spannung allein, d. h. ohne das variable Gleichspannungssignal, zugeführt wird. Somit weicht die Schwingungsfrequenz des von dem spannungsgesteuerten Oszillator 19 abgegebenen Oszillatorausgangs­ signals nach Maßgabe von dem Gleichspannungssignal der Übertragungs­ einrichtung 23 von der Frequenz der Trägerwelle ab.

Das von dem spannungsgesteuerten Oszillator 19 abgegebene Oszillatorausgangssignal wird zu der Phasen­ vergleicherstufe 14a des QPSK-Signaldemodulators 14 rückgekop­ pelt. Die PLL-Schaltung 16 mit der Phasenvergleicherstufe 14a des QPSK-Signaldemodulators 24 und der Schaltung 15 zur Rück­ gewinnung der Trägerwelle stabilisiert die Phase und die Fre­ quenz des Oszillatorausgangssignals. Dadurch wird die in dem Sender verwen­ dete Trägerwelle von der PLL-Schaltung 16 mit der Schaltung 15 zur Rückgewinnung der Trägerwelle und der Phasenverglei­ cherstufe 14a des QPSK-Signaldemodulators 14 als Oszillatorausgangssignal zurückgewonnen.

Die auf diese Weise zurückgewonnene Trägerwelle wird der Synchrondemodulatorstufe 14b des QPSK-Signaldemodulators 14 zugeführt. Synchrondemodulatorstufe 14b demoduliert das PCM- Signal aus der QPSK-modulierten Welle, die am Eingang P1 des QPSK-Signaldemodulators 14 anliegt, durch synchrone Demodula­ tion mit der rückgewonnenen Trägerwelle. Das auf diese Weise demodulierte PCM-Signal wird der Detektoreinrichtung 20 zugeführt, die aus ihm digitale Signale dekodiert. Diese digitalen Signale werden über den Ausgang Pout des QPSK-Systemempfängers einem nicht dargestellten Digital-Analog-Wandler zugeführt, der sie in entsprechende analoge Signale umwandelt.

Die Detektoreinrichtung 20 enthält eine Fehlerdetektorstufe 20a, die Datenfehler erfaßt, wenn in den von QPSK-Signaldemodulator 14 ausgegebenen PCM-Daten oder in den in der Detektoreinrichtung 20 in Form des PCM-Dekoders selbst dekodierten digitalen Daten Fehler auftreten. Wenn eine vorbestimmte Fehlermenge festgestellt wird, erzeugt die Feh­ lerdetektorstufe 20a einen Fehlerdetektorimpuls S1 mit hohem Pegel. Dieser Fehlerdetektorimpuls wird, wie oben beschrieben, dem FET-Schalter 21a zugeführt.

In den PCM-Daten oder den digitalen Daten treten dann Fehler auf, wenn die PLL-Schaltung 16 die Phasenverriegelung mit der QPSK-modulierten Welle verliert. Das Phasenfehlersignal nimmt beispielsweise beim Einschalten des Geräts, während der Kanal­ umschaltung oder beim Empfang einer Fremdstörung, wie oben beschrieben, einen hohen Wert an.

Im folgenden sei anhand von Fig. 5 die Funktion der Übertragungseinrichtung 23 als Kippsignalgenerator näher erläutert. Fig. 5 zeigt die Zusammenhänge zwischen dem Fehler­ detektorimpuls S1, der Spannung S3 zwischen den Eingängen des Operationsverstärkers 24 und dem Ablenksignal S2 am Ausgang der Übertragungseinrichtung 23.

Der FET-Schalter 21a ist zwischen dem invertierenden Eingang (-) und dem nichtinvertierenden Eingang (+) des Operations­ verstärkers 24 angeordnet, wie dies oben beschrieben wurde. Der FET-Schalter 21a wird von dem am Ausgang der Detektoreinrichtung 20 erscheinenden Fehlerdetektorimpuls S1 eingeschaltet. Wäh­ rend der Hochpegelperiode TI des Fehlerdetektorimpulses S1 ist der FET-Schalter 21a eingeschaltet. Der invertierende Eingang (-) und der nichtinvertierende Eingang (+) des Operationsver­ stärkers 24 sind dann kurzgeschlossen. Ein (nicht dargestell­ ter) Eingangsstufentransistor, der mit dem invertierenden Ein­ gang (-) und dem nichtinvertierenden Eingang (+) verbunden ist, gelangt dadurch in den Ungleichgewichtszustand. Zwischen den Eingängen des Operationsverstärkers 24 tritt die in Fig. 5 dargestellte Spannung S3 auf. Deshalb wird das Potential am Ausgang des Operationsverstärkers 24, wie in Fig. 5 gezeigt, auf einem hohen Pegel H1 festgeklemmt. Wenn der Fehlerdetek­ torimpuls S1 endet, wird der FET-Schalter 21a ausgeschaltet. Das Hochpegelpotential H1 am Ausgang des Operationsverstärkers 24 entlädt sich dann über die aus dem zweiten Kondensator C2 und dem vierten Widerstand R4 bestehende Reihenschaltung. Die Zeitkonstante der Entladung ist durch das Produkt aus der Kapazität des Kondensators C2 und dem Widerstandswert des Widerstands R4 gegeben, hat also den Wert C2·R4. Hierin bezeichnen die Bezugszeichen C2 und R4 die Kapazität des zweiten Kondensators C2 bzw. den Widerstandswert des vierten Transistors R4. Auf diese Weise wird ein Zyklus des in Fig. 5 dargestellten Ablenksignals S2 erzeugt. Dieser Vorgang wird nachfolgend bei jedem Fehlerdetektorimpuls S1 wiederholt, den die Detektoreinrichtung 20 zuführt. Somit wirkt die Übertragungseinrichtung 23 dann als Kippsignalgenerator, wenn die PLL- Schaltung 16 die Phasenverriegelung verloren hat. Das Ablenk­ signal S2 wird der Spannungsüberlagerungschaltung 18 zugeführt und dort der festen Spannung überlagert, so daß sich die am Ausgang der Spannungsüberlagerungschaltung 18 auftretende Überlagerungsspannung in Abhängigkeit von dem Kippsignal S2 ändert. Die Überlagerungsspannung der Spannungsüberlagerung­ schaltung 18 wird dem spannungsgesteuerten Oszillator 19 zugeführt. Auf diese Weise wird die Schwingungsfrequenz des Oszillatorausgangssignals in dem Oszillator 19 in Abhängigkeit von dem Kippsignal der Übertragungseinrichtung 23 abgelenkt. Wenn die von der Spannungsüberlagerungschaltung 18 gelieferte Ablenkspannung einen solchen Pegel erreicht, daß die Schwingungsfrequenz des spannungsgesteuerten Oszillators 19 in den Verriegelungsbereich der PLL-Schaltung fällt, verriegelt diese die Schwingungs­ frequenz des spannungsgesteuerten Oszillators 19 auf die Frequenz des an dem QPSK-Signal­ demodulator 14 anliegenden QPSK-Signals. Die PLL-Schaltung 16 arbeitet dann wieder mit stabiler Phasenverriegelung.

Wenn die Schwingungsfrequenz des in der beschriebenen Weise abgelenkten Oszillatorausgangssignals im Zeitpunkt T2 in den Verriegelungs­ bereich der PLL-Schaltung 16 fällt, wie dies in Fig. 5 gezeigt ist, bewirkt die PLL-Schaltung 16 eine Rückgewinnung der Trägerwelle. Der QPSK-Signaldemodulator 14 führt dann wieder die normale Demodulation durch und liefert korrekte PCM-Daten. Daraufhin erzeugt die Fehlerdetektorstufe 20a kein Fehler­ detektorsignal mehr und der FET-Schalter 21a wird ausgeschal­ tet. In diesem Zeitpunkt kehrt die Übertragungseinrichtung 23 wieder in den Zustand zurück, in dem er als Tiefpaßfilter wirkt.

Das Kippsignal S2 bewirkt eine zwangsweise Änderung der Schwingungsfrequenz des spannungsgesteuerten Oszillators 19. Falls die Rückgewinnung der Phasenverriegelung nicht in dem ersten Zyklus des Kipp­ signals S2 stattfindet, kann sie im zweiten oder einem weite­ ren nachfolgenden Zyklus durchgeführt werden. Somit kann die PLL-Schaltung 16 schnell in den Zustand der Phasenverriegelung zurückkehren, wenn die Schwingungsfrequenz in den um die Fre­ quenz des zweiten Zwischenfrequenzsignals, des QPSK-modulier­ ten Signals am Eingang des QPSK-Signaldemodulators 14, liegen­ den Verriegelungsbereich eintritt.

Bei dem zweiten Ausführungsbeispiel der Anordnung zur Rück­ gewinnung der Phasenverriegelung für die PLL-Schaltung wird der FET-Schalter 21a durch den Fehlerdetektor-Ausgangsimpuls S1 der Detektoreinrichtung 20 eingeschaltet, wodurch die Übertragungs­ einrichtung 23 in ihre Funktion als Kippsignalgenerator überführt wird und das Kippsignal S2 erzeugt, wenn die PLL-Schaltung 16 ihre Phasenverriegelung verliert. Das heißt, der Kippsignalgenerator wird von der Übertragungseinrichtung 23 gebildet, die dem Tiefpaßfilter einer normalen PLL-Schal­ tung entspricht.

Aus der vorangehenden Beschreibung werden die Vorteile der erfindungsgemäß ausgebildeten PLL-Schaltung bzw. der Anord­ nung zur Rückgewinnung der Phasenverriegelung für eine PLL-Schaltung deutlich.

Es wurden Ausführungsbeispiele der Erfindung dargestellt und beschrieben, die im gegenwärtigen Zeitpunkt als besonders vorteilhaft betrachtet werden.

Claims (3)

1. Anordnung zum Rückgewinnen der Phasenverriegelung für eine Schaltung (16) mit Phasenregelkreis (PLL-Schaltung), die ein Eingangssignal mit variabler Frequenz stabilisiert und einen spannungsgesteuerten Oszillator (19) aufweist, mit
einer mit der PLL-Schaltung (16) verbundenen Detektoreinrichtung (20) zum Erfassen eines in der PLL-Schaltung (16) auf­ tretenden phasenentriegelten Zustandes und
einer Übertragungseinrichtung (23) zum Zuführen einer vorgege­ benen Kippspannung zu dem spannungsgesteuerten Oszillator (19) der PLL-Schaltung (16) abhängig vom Vorliegen eines phasenentriegelten Zustandes und mit einem Operationsverstärker (24) und einer mit dem Operationsverstärker (24) verbundenen Entladeeinrichtung (C2) zum Steuern der Kippspannung, dadurch gekennzeichnet,
daß ein Schalter (21a) zwischen dem invertierenden und dem nichtinvertierenden Eingang des Operationsverstärkers (24) angeschlossen ist und durch die Detektoreinrichtung (20) so gesteuert ist,
daß im phasenverriegelten Zustand der PLL-Schaltung (16) die Übertragungseinrichtung (23) als ein Tiefpaßfilter wirkt, das Teil der PLL-Schaltung (16) ist, und
daß im phasenentriegelten Zustand der PLL-Schaltung (16) ein Signal von der Detektoreinrichtung (20) dem Schalter (21) zugeführt wird, der dann eine Entladung der Entlade­ schaltung (C2) bewirkt, derart, daß die Übertragungseinrichtung (23) als Kippspannungs-Generator wirkt.

2. Anordnung zum Rückgewinnen der Phasenverriegelung für eine Schaltung (16) mit Phasenregelkreis (PLL-Schaltung), die ein Eingangssignal mit variabler Frequenz demoduliert und einen spannungsgesteuerten Oszillator (19) aufweist, mit
einer mit der PLL-Schaltung (16) verbundenen Fehlerdetektor­ einrichtung (20) zum Erfassen einer von mehreren Störungen im Eingangssignal der PLL-Schaltung (16) und
einer Übertragungseinrichtung (23) zum Zuführen einer vorgege­ benen Kippspannung zu dem spannungsgesteuerten Oszillator (19) der PLL-Schaltung (16) abhängig vom Vorliegen eines phasen­ entriegelten Zustandes und mit einem Operationsverstärker (24) und einer mit dem Operationsverstärker (24) verbundenen Ent­ ladeeinrichtung (C2) zum Steuern der Kippspannung, dadurch gekennzeichnet,
daß ein Schalter (21a) zwischen dem invertierenden und dem nichtinvertierenden Eingang des Operationsverstärkers (24) angeschlossen ist und durch die Fehlerdetektoreinrichtung (20) so gesteuert ist,
daß im phasenverriegelten Zustand der PLL-Schaltung (16) die Übertragungseinrichtung (23) als ein Tiefpaßfilter wirkt, das Teil der PLL-Schaltung (16) ist, und
daß im phasenentriegelten Zustand der PLL-Schaltung (16) ein Signal von der Fehlerdetektoreinrichtung (20) dem Schalter (21a) zugeführt wird, der dann eine Entladung der Entladeschaltung (C2) bewirkt, derart, daß die Übertragungs­ einrichtung (23) als Kippspannungs-Generator wirkt.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schalter (21a) einen Feldeffekttransistor aufweist.