JP2001068966A - フィルタの調整回路およびこれを使用した受信機 - Google Patents

Abstract

(57)【要約】 【課題】 フィルタのカットオフ周波数の調整を自動化
する。 【解決手段】 デジタルデータＤ48によりカットオフ周
波数が変更されるフィルタ４２と、位相比較回路４１
と、ウィンドウコンパレータ回路４４と、クロックＰCK
をカウントしてデジタルデータＤ48を生成するカウンタ
４８とを設ける。デジタルデータＤ48を、特性の調整の
対象となっているフィルタ１９にその特性の調整信号と
して供給する。ウィンドウコンパレータ回路４４の出力
信号Ｓ44が規定の範囲に収まったとき、アンド回路４５
において出力信号Ｓ44を阻止してカウンタ４８のカウン
トを停止させるとともに、電源回路５２によりフィルタ
４２、位相比較回路４１およびウィンドウコンパレータ
回路４４の動作電力の消費を停止させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、フィルタの調整
回路およびこれを使用した受信機に関する。

【０００２】

【従来の技術】デジタル音声放送として、ヨーロッパで
はＤＡＢ（Ｅｕｒｅｋａ１４７規格にしたがったデジタ
ル音声放送）が採用され、日本ではＩＳＤＢ−Ｔが提案
されている。

【０００３】そして、ＩＳＤＢ−Ｔは、 伝送帯域幅：432 ｋHz（狭帯域ＩＳＤＢ−Ｔのとき） 変調方式 ：ＯＦＤＭ 多重方式 ：ＭＰＥＧ２ を採用することにより、複数チャンネルのデジタルオー
ディオデータやデジタルデータを同時に放送するもので
ある。そして、放送には、狭帯域ＩＳＤＢ−Ｔのとき、
現行のＶＨＦのテレビ放送帯の使用が予定されている。

【０００４】このため、ＩＳＤＢ−Ｔ受信機は、例えば
図７に示すように構成される。なお、図７は、狭帯域Ｉ
ＳＤＢ−Ｔ用の受信機の場合であり、スーパーヘテロダ
イン方式に構成された場合である。

【０００５】すなわち、狭帯域ＩＳＤＢ−Ｔの放送波が
アンテナ１１により受信され、この受信信号が電子同調
方式のアンテナ同調回路１２に供給されて目的とする周
波数の受信信号ＳRXが取り出され、この信号ＳRXがＡＧ
Ｃ用の可変利得アンプ１３および電子同調方式の段間同
調回路１４を通じてミキサ回路１５Ｉ、１５Ｑに供給さ
れる。

【０００６】また、ＰＬＬ３１において所定の周波数の
発振信号が形成され、この発振信号が分周回路３２に供
給されて受信信号ＳRXのキャリア周波数（中心周波数）
よりも例えば500 ｋHzだけ高く、かつ、位相が互いに90
°異なる２つの信号に分周され、この分周信号がミキサ
回路１５Ｉ、１５Ｑに局部発振信号として供給される。

【０００７】こうして、ミキサ回路１５Ｉ、１５Ｑにお
いて、受信信号ＳRXは位相が互いに90°異なる２つの中
間周波信号ＳIFI 、ＳIFQ （中間周波数は500 ｋHz）、
すなわち、互いに直交するＩ軸およびＱ軸の中間周波信
号ＳIFI 、ＳIFQ に周波数変換される。

【０００８】なお、このとき、ＰＬＬ３１から、そのＶ
ＣＯ（図示せず）の可変容量ダイオードに供給される制
御電圧の一部が取り出され、この制御電圧が同調回路１
２、１４に同調電圧として供給され、受信信号ＳRXに対
する同調が実現される。

【０００９】そして、ミキサ回路１５Ｉ、１５Ｑからの
中間周波信号ＳIFI 、ＳIFQ が、ローパスフィルタ１６
Ｉ、１６Ｑを通じて移相回路１７Ｉ、１７Ｑに供給さ
れ、この移相回路１７Ｉ、１７Ｑにおいて、信号ＳIFI
、ＳIFQ は値φ、（φ＋90°）だけそれぞれ移相され
る。そして、この移相後の中間周波信号ＳIFI 、ＳIFQ
が加算回路１８に供給され、加算回路１８からは、イメ
ージ信号成分が相殺された中間周波信号ＳIFが取り出さ
れる。

【００１０】続いて、この中間周波信号ＳIFが、中間周
波フィルタ用のバンドパスフィルタ１９→ＡＧＣ用の可
変利得アンプ２１→ローパスフィルタ２２の信号ライン
を通じて復調回路２３に供給される。この復調回路２３
は、図示はしないが、ＩＳＤＢ−Ｔの送信時の変調処理
に対応して、複素フーリエ変換、周波数デインターリー
ブ、タイム・デインターリーブ、複数のチャンネルのう
ちの目的とするチャンネルのデジタルオーディオデータ
の選択、エラー訂正およびデータ伸長などの復調処理を
行うものである。

【００１１】したがって、復調回路２３からは、複数の
番組（チャンネル）のうちの目的とする番組のオーディ
オ信号Ｌ、Ｒが取り出される。

【００１２】また、このとき、ローパスフィルタ２２か
らの中間周波信号ＳIFがＡＧＣ検波回路３５に供給され
てＡＧＣ電圧Ｖ35が形成され、このＡＧＣ電圧Ｖ35が可
変利得アンプ２１に利得の制御信号として供給される。

【００１３】さらに、ローパスフィルタ１６Ｉ、１６Ｑ
からの中間周波信号ＳIFI 、ＳIFQがＡＧＣ検波回路３
３に供給されて遅延ＡＧＣ電圧Ｖ33が形成され、このＡ
ＧＣ電圧Ｖ33が加算回路３４に供給されるとともに、Ａ
ＧＣ電圧Ｖ35が加算回路３４に供給される。そして、加
算回路３４からはＡＧＣ電圧Ｖ33、Ｖ35の加算電圧Ｖ34
が取り出され、この電圧Ｖ34が可変利得アンプ１３に利
得の制御信号として供給される。

【００１４】したがって、ＡＧＣ電圧Ｖ34により同調回
路１２からの受信信号ＳRXに対してＡＧＣが行われると
ともに、ＡＧＣ電圧Ｖ35によりバンドパスフィルタ１９
からの中間周波信号ＳIFに対してＡＧＣが行われる。

【００１５】そして、この受信機によれば、同調回路１
２、１４、ＰＬＬ３１のＶＣＯの共振回路および復調回
路２３を除いて、１チップＩＣ化することができる。

【００１６】ところが、ＩＣにおいては、抵抗器および
コンデンサの相対的な精度は十分に高くすることができ
るが、絶対的な精度を高くすることはできず、値がばら
ついてしまう。このため、上述の受信機をＩＣ化する場
合、単純にＩＣ化したのでは、抵抗器およびコンデンサ
のばらつきのため、中間周波フィルタ用のバンドパスフ
ィルタ１９の通過帯域がばらついてしまう。そして、バ
ンドパスフィルタ１９の通過帯域がばらつくと、受信感
度の低下、妨害特性の低下、デジタルオーディオデータ
のエラーレイトの悪化などを招いてしまう。

【００１７】そこで、バンドパスフィルタ１９の通過帯
域を、カットオフ周波数を更正したフィルタを基準と
し、正しい通過帯域に調整する回路が考えられている。

【００１８】図８の符号４０は、その調整回路を示すも
ので、基準となる一定の周波数ｆ31の信号Ｓ31が位相比
較回路４１に供給されるとともに、フィルタ４２に供給
され、このフィルタ４２の出力信号Ｓ42が位相比較回路
４１に供給される。

【００１９】この場合、フィルタ４２は、そのカットオ
フ周波数ｆ42を変更できる２次のローパスフィルタとさ
れるものである。したがって、フィルタ４２の位相特性
は、図９に示すようになり、カットオフ周波数ｆ42にお
いて90°の位相遅れを示すとともに、この90°の位相遅
れを示す周波数ｆ42（＝カットオフ周波数）は、破線あ
るいは鎖線で示すように変更できることになる。また、
このことにより、信号Ｓ31、Ｓ42の周波数ｆ31における
位相遅れ量を変更できることになる。つまり、フィルタ
４２は、信号Ｓ42から見ると、可変位相回路でもある。

【００２０】そして、位相比較回路４１の比較出力がル
ープフィルタ４３に供給されて信号Ｓ31と信号Ｓ42との
位相差に対応したレベルの直流電圧Ｖ43が取り出され、
この電圧Ｖ43がローパスフィルタ４２にそのカットオフ
周波数ｆ42および位相遅れ量の調整信号として供給され
る。

【００２１】また、図７の受信機におけるバンドパスフ
ィルタ１９は、その通過帯域、すなわち、下側および上
側のカットオフ周波数を変更できる可変バンドパスフィ
ルタとされ、このフィルタ１９にもループフィルタ４３
からの電圧Ｖ43が通過帯域（カットオフ周波数）の調整
信号として供給される。

【００２２】すると、位相比較回路４１の一般的な特性
により、信号Ｓ31に対する信号Ｓ42の位相遅れθが90°
のとき、電圧Ｖ43は中心値（例えば、電源電圧の1/2 ）
となる。そして、信号Ｓ31に対する信号Ｓ42の位相遅れ
θが90°から外れると、これに対応して電圧Ｖ43の大き
さが中心値から変化し、この電圧Ｖ43の変化によりフィ
ルタ４２のカットオフ周波数ｆ42および位相遅れ量が変
化する。

【００２３】こうして、調整回路４０においては、フィ
ルタ４２のカットオフ周波数ｆ42がフィードバック制御
され、調整回路４０は信号Ｓ42の位相遅れθが90°の状
態で安定する。

【００２４】したがって、このとき、信号Ｓ31に対する
フィルタ４２のカットオフ周波数ｆ42は、信号Ｓ42の周
波数ｆ31に等しくなっている。そして、フィルタ４２に
調整信号として供給されている電圧Ｖ43が、フィルタ１
９にも調整信号として供給されているので、フィルタ１
９のカットオフ周波数、すなわち、通過帯域は所期の帯
域となっている。

【００２５】こうして、調整回路４０によれば、ＩＣ化
したとき、フィルタ１９を構成する抵抗器およびコンデ
ンサにばらつきがあっても、その通過帯域を所期の帯域
とすることができ、したがって、受信機として必要な特
性を得ることができる。

【００２６】

【発明が解決しようとする課題】ところが、図８の調整
回路４０は、放送の受信を行っている期間、常に有効に
動作させておく必要がある。このため、受信機の消費電
流が増加してしまう。

【００２７】また、ループフィルタ４３において、電圧
Ｖ43に残留する信号Ｓ31、Ｓ42の周波数成分を十分に除
去しないと、バンドパスフィルタ１９の特性が信号Ｓ3
1、Ｓ42の残留成分によって変動し、Ｓ／Ｎなどの特性
が低下してしまう。このため、ループフィルタ４３は、
大容量のコンデンサをＩＣに外付けする必要がある。

【００２８】この発明は、これらの問題点を解決しよう
とするものである。

【００２９】

【課題を解決するための手段】この発明においては、例
えば、基準周波数を提供する基準信号と、デジタルデー
タにより通過特性が変更されるフィルタと、上記基準信
号と、上記フィルタの出力信号との位相比較を行う位相
比較回路と、この位相比較回路の出力信号の大きさが規
定の範囲から外れたとき、これを通知するウィンドウコ
ンパレータ回路と、このウィンドウコンパレータ回路の
出力信号によりクロックをゲートするアンド回路と、こ
のアンド回路から出力されるクロックをカウントして上
記デジタルデータを生成するカウンタと、上記ウィンド
ウコンパレータ回路の出力信号にしたがって、上記フィ
ルタ、上記位相比較回路および上記ウィンドウコンパレ
ータ回路の電源動作を制御する回路とを有し、上記デジ
タルデータを、特性の調整の対象となっているフィルタ
にその特性の調整信号として供給し、上記ウィンドウコ
ンパレータ回路の出力信号が、上記デジタルデータによ
り上記フィルタの通過特性が変化するときの１ステップ
分に対応する範囲に収まったとき、上記アンド回路にお
いて上記ウィンドウコンパレータ回路の出力信号を阻止
して上記カウンタのカウントを停止させるとともに、上
記制御する回路により上記フィルタ、上記位相比較回路
および上記ウィンドウコンパレータ回路の動作電力の消
費を停止させるようにしたフィルタの調整回路とするも
のである。したがって、フィルタのカットオフ周波数が
基準信号の周波数に調整されるとともに、これに連動し
て対象とするフィルタのカットオフ周波数が所期の周波
数に自動的に調整される。

【００３０】

【発明の実施の形態】〔調整回路４０〕この発明による
調整回路４０は、例えば図１に示すように構成される。
なお、図１は、この発明による調整回路４０を、スーパ
ーヘテロダイン方式に構成された狭帯域ＩＳＤＢ−Ｔ用
の受信機に適用した場合である。なお、その受信機の全
体は例えば図７に示すように構成される。また、受信機
は上述のようにＩＣ化されるとともに、調整回路４０も
受信機と一体にＩＣ化される。

【００３１】そして、図１において、符号４０Ａは、調
整回路４０のうちのアナログ処理部を示し、このアナロ
グ処理部４０Ａは、回路４１〜４４を有する。すなわ
ち、例えばＰＬＬ３１の基準信号を分周することにより
基準となる一定の周波数ｆ31（例えば、１ＭHz）の信号
Ｓ31が形成され、この信号Ｓ31が位相比較回路４１に基
準信号として供給されるとともに、フィルタ４２に供給
され、このフィルタ４２の出力信号Ｓ42が位相比較回路
４１に供給される。

【００３２】この場合、詳細な構成は後述するが、フィ
ルタ４２は、２次のローパスフィルタとされるととも
に、例えば５ビットのデジタルデータ（バイナリコー
ド）Ｄ48により、そのカットオフ周波数ｆ42および位相
遅れ量を変更できる可変ローパスフィルタとされる。ま
た、中間周波フィルタ用のバンドパスフィルタ１９も、
デジタルデータＤ48により、その通過帯域（カットオフ
周波数）を変更できる可変バンドパスフィルタとされ
る。

【００３３】そして、位相比較回路４１の比較出力がル
ープフィルタ４３に供給されて信号Ｓ31と信号Ｓ42との
位相差に対応したレベルの直流電圧Ｖ43が取り出され、
この電圧Ｖ43がウィンドウコンパレータ回路４４に供給
されて基準電圧（ＶCT±ΔＶ）と比較され、２値の比較
出力Ｓ44が取り出される。この場合、電圧ＶCTは、信号
Ｓ31と信号Ｓ42との位相差が90°のときの電圧Ｖ43に等
しく、電圧ΔＶは、データＤ48の１ＬＳＢに対応する大
きさである。また、比較出力Ｓ44は、 ＶCT−ΔＶ＜Ｖ43＜ＶCT＋ΔＶのとき、Ｓ44＝“Ｌ”レ
ベル Ｖ43≦ＶCT−ΔＶのとき、Ｓ44＝“Ｈ”レベル Ｖ43≧ＶCT＋ΔＶのとき、Ｓ44＝“Ｈ”レベル となるものである。

【００３４】そして、この比較出力Ｓ44がアンド回路４
５、４７にゲート制御用として供給されるとともに、例
えばＰＬＬ３１の基準信号を分周することにより、所定
の周波数（例えば、1/7 ＭHz）のクロックＰCKが形成さ
れ、このクロックＰCKがアンド回路４５に供給される。
そして、このアンド回路４５の出力パルスＰ45が例えば
４ビットのカウンタ４６にカウント入力として供給され
て1/16の周波数に分周され、その分周パルスがアンド回
路４７に供給される。

【００３５】そして、アンド回路４７の出力パルスＰ47
が、例えば５ビットのプリセッタブルダウンカウンタ４
８にカウント入力として供給され、そのカウント値がデ
ータＤ48として取り出され、このカウント値Ｄ48が上記
のようにフィルタ４２、１９にそれらのカットオフ周波
数あるいは通過帯域の調整信号として供給される。

【００３６】こうして、回路４１〜４８によりフィード
バックループが構成され、後述から明らかなように、基
準信号Ｓ31の周波数ｆ31を基準として、フィルタ４２、
１９のカットオフ周波数が調整される。そして、この調
整が終了したとき、その状態でアナログ処理部４０Ａの
動作を停止させるため、さらに、次のように構成され
る。

【００３７】すなわち、受信機のシステムコントローラ
（図示せず）において、調整信号ＳADJ が形成される。
この調整信号ＳADJ は、電源の投入時のように、バンド
パスフィルタ１９の通過帯域を調整する必要があると
き、例えば図２Ａに示すように、期間ｔ1 〜ｔ4 にわた
って“Ｈ”レベルとなり、他の期間には“Ｌ”レベルと
なる信号である。

【００３８】そして、この信号ＳADJ がアンド回路５１
に供給され、そのアンド出力Ｓ51が電源回路５２に制御
信号として供給される。この電源回路５２は、調整回路
４０のアナログ処理部４０Ａのためのものであり、Ｓ51
＝“Ｈ”のとき、電源回路５２から直流電圧Ｖ52が出力
され、この電圧Ｖ52がアナログ処理部４０Ａにその動作
電圧として供給される。

【００３９】さらに、調整信号ＳADJ がカウンタ４８に
プリセット信号として供給され、信号ＳADJ の立ち上が
りによりカウンタ４８のカウント値は最大値“１１１１
１”にプリセットされる。また、調整信号ＳADJ が遅延
回路５３に供給され、例えば図２Ｂに示すような信号、
すなわち、信号ＳADJ が立ち上がってから所定の期間τ
だけ遅れて立ち上がり、信号ＳADJ の立ち下がりにより
立ち下がる信号Ｓ53が形成され、この信号Ｓ53がカウン
タ４８にカウントの許可信号として供給されるととも
に、ナンド回路５４に供給される。

【００４０】また、ウィンドウコンパレータ回路４４の
比較出力Ｓ44が、インバータ５５を通じてナンド回路５
４に供給され、そのナンド出力Ｓ54がアンド回路５１に
供給される。さらに、アンド回路５１のアンド出力Ｓ51
がウィンドウコンパレータ回路４４にリセット信号とし
て供給される。

【００４１】このような構成において、図２Ａに示すよ
うに、時点ｔ1 には調整信号ＳADJが“Ｌ”レベルであ
るとする。すると、アンド出力Ｓ51が“Ｌ”レベルなの
で、図２Ｄに示すように、電源回路５２の出力電圧Ｖ52
は出力されず、アナログ処理部４０Ａは動作を停止して
いる。

【００４２】また、アナログ処理部４０Ａに電源電圧が
供給されていないときには、図２Ｃに示すように、比較
出力Ｓ44は“Ｌ”レベルであり、したがって、図２Ｅ、
Ｆに示すように、パルスＰ45、Ｐ47は出力されていない
ので、カウンタ４８のカウントは行われていない。

【００４３】さらに、調整信号ＳADJ が“Ｌ”レベルな
ので、図２Ｂに示すように、信号Ｓ53も“Ｌ”レベルと
なっているとともに、これによりナンド出力Ｓ54は
“Ｈ”レベルである。

【００４４】しかし、時点ｔ1 に調整信号ＳADJ が
“Ｈ”レベルになると、このとき、Ｓ53＝“Ｌ”であ
り、Ｓ54＝“Ｈ”なので、Ｓ51＝“Ｈ”となり、電源回
路５２からは電圧Ｖ52が出力されるようになる。したが
って、時点ｔ1 から電圧Ｖ52がアナログ処理部４０Ａに
動作電圧として供給されるようになり、時点ｔ1 からア
ナログ処理部４０Ａは動作を開始する。

【００４５】ただし、アナログ処理部４０Ａは、動作電
圧が供給されるようになった直後は、動作が安定してい
ない。そして、時点ｔ1 から期間τが経過した時点ｔ2
に、動作が安定する（期間τは、そのような長さに設定
されるものであり、例えばτ＝200 μ秒）。

【００４６】また、調整信号ＳADJ が“Ｈ”レベルにな
ると、この信号ＳADJ の立ち上がりによりカウンタ４８
には最大値“１１１１１”がプリセットされ、Ｄ48＝
“１１１１１”となる。そして、このカウント値Ｄ48が
フィルタ４２にカットオフ周波数ｆ42の調整信号として
供給されているので、フィルタ４２のカットオフ周波数
ｆ42は、カウント値Ｄ48に対応して例えば最高値とな
る。

【００４７】すると、このカットオフ周波数ｆ42は、一
般に基準信号Ｓ31の周波数ｆ31とは異なっているので、
比較出力Ｓ44は“Ｈ”レベルとなる。この結果、アンド
回路４５からパルスＰ45が出力されるようになるととも
に、アンド回路４７からパルスＰ47が出力されるにな
り、このパルスＰ47がカウンタ４８にカウント入力とし
て供給されるようになる。

【００４８】そして、時点ｔ2 になると、アナログ処理
部４０Ａの動作が安定するが、このとき、信号Ｓ53が
“Ｈ”レベルになるので、カウンタ４８におけるダウン
カウントが許可される。したがって、時点ｔ2 から、カ
ウンタ４８のカウント値Ｄ48は最大値“１１１１１”か
ら次第に小さくなっていき、これに対応してフィルタ４
２のカットオフ周波数ｆ42も最高値から次第に低くなっ
ていく。

【００４９】そして、時点ｔ3 に、フィルタ４２のカッ
トオフ周波数ｆ42が基準信号Ｓ31の周波数ｆ31に等しく
なると（厳密には言えば、フィルタ４２のカットオフ周
波数が基準信号Ｓ31の周波数に対して規定の許容範囲
（データＤ48の１ＬＳＢに対応する周波数範囲）に入っ
たとすれば）、このとき、信号Ｓ31に対する信号Ｓ42の
位相遅れ量θが90°となるので、Ｓ44＝“Ｌ”となる。

【００５０】すると、アンド回路４５からパルスＰ45が
出力されなくなるとともに、アンド回路４７からもパル
スＰ47が出力されなくなり、カウンタ４８のカウントは
停止する。つまり、フィルタ４２のカットオフ周波数ｆ
42が基準信号Ｓ31の周波数ｆ31に等しくなったとき、カ
ウンタ４８のカウントはそのときのカウント値で停止す
る。

【００５１】また、Ｓ44＝“Ｌ”になると、インバータ
５５の出力が“Ｈ”レベルになるとともに、このとき、
Ｓ53＝“Ｈ”なので、ナンド出力Ｓ54は“Ｌ”レベルと
なる。この結果、Ｓ51＝“Ｌ”となるので、電源回路５
２からは電源電圧Ｖ52が出力されなくなり、アナログ処
理部４０Ａは動作を停止する。

【００５２】そして、時点ｔ4 になると、調整信号ＳAD
J も“Ｌ”レベルとなり、これにより信号Ｓ53も“Ｌ”
レベルとなる。なお、この時点ｔ4 以後は時点ｔ1 以前
と同じである。

【００５３】そして、カウンタ４８のカウントは時点ｔ
3 に停止したが、この停止により時点ｔ3 におけるカウ
ント値Ｄ48は、時点ｔ3 以後も保持されている。したが
って、フィルタ４２のカットオフ周波数ｆ42は、時点ｔ
3 以後も、基準信号Ｓ31の周波数ｆ31に等しい周波数に
保持されている。

【００５４】そして、このとき、フィルタ１９にもカウ
ント値Ｄ48が調整信号として供給されているので、フィ
ルタ１９の通過帯域（カットオフ周波数）も、基準信号
Ｓ31の周波数ｆ31に対応した周波数となっているととも
に、その通過帯域は時点ｔ3以後も保持される。

【００５５】こうして、上述の調整回路４０によれば、
バンドパスフィルタ１９の通過帯域を基準信号Ｓ31の周
波数ｆ31を基準にして目的とする通過帯域に調整するこ
とができる。そして、その場合、特に上述の調整回路４
０によれば、フィルタ１９の調整後は、アナログ処理部
４０Ａの動作電圧を切ることができるので、消費電流を
低減することができる。

【００５６】また、フィルタ１９の調整後は、アナログ
処理部４０Ａは電力消費が停止しているとともに、回路
４５〜４８、５１〜５５における信号も“Ｌ”レベルあ
るいは“Ｈ”レベルに固定されているので、放送の受信
にノイズ妨害を与えることがない。

【００５７】さらに、フィルタ１９の通過帯域は、一度
調整すると、電源をオフにしないかぎり、カウンタ４８
により保持され、放送の受信中に再調整をする必要がな
い。また、ループフィルタ４３のために大容量のコンデ
ンサをＩＣに外付けする必要もない。さらに、フィルタ
１９の通過帯域の基準となる基準信号Ｓ31は、ＰＬＬ３
１の基準信号から形成することができるので、あるいは
ＰＬＬ３１の基準信号の形成回路と、基準信号Ｓ31の形
成回路とを共用することができるので、部品点数の増加
がない。

【００５８】〔ローパスフィルタ４２〕ローパスフィル
タ４２は、例えば図３に示すように、バイカッド型に構
成することができる。すなわち、入力端子Ｔ11が、後述
する可変抵抗回路ＶＲ11を通じてオペアンプＡ11の反転
入力端に接続され、その出力端と反転入力端との間に、
コンデンサＣ11と可変抵抗回路ＶＲ12との並列回路が接
続される。

【００５９】また、オペアンプＡ11の出力端が、可変抵
抗回路ＶＲ13を通じてオペアンプアンプＡ12の反転入力
端に接続され、このオペアンプＡ12の出力端が出力端子
Ｔ12に接続されるとともに、その出力端と反転入力端と
の間に、コンデンサＣ12が接続される。

【００６０】さらに、オペアンプＡ12の出力端が抵抗器
Ｒ11を通じてオペアンプＡ13の反転入力端に接続され、
このオペアンプＡ13の出力端と反転入力端との間に、抵
抗器Ｒ12が接続され、その出力端が可変抵抗回路ＶＲ14
を通じてオペアンプＡ11の反転入力端に接続される。

【００６１】そして、データ（カウント値）Ｄ48が制御
端子Ｔ13を通じて可変抵抗回路ＶＲ11〜ＶＲ14にその制
御信号として供給される。また、オペアンプＡ11〜Ａ13
の非反転入力端は接地される。

【００６２】このような構成によれば、この回路は、２
次のローパスフィルタとして動作するとともに、そのカ
ットオフ周波数ｆ42および位相遅れ量をデータＤ48によ
り変更することができる。そして、そのとき、ＩＣ化が
容易である。

【００６３】〔可変抵抗回路ＶＲ11〜ＶＲ14〕可変抵抗
回路ＶＲ11〜ＶＲ14のそれぞれは、例えば図４に示すよ
うに構成することができる。すなわち、端子Ｔ21と端子
Ｔ22との間に、抵抗器Ｒ25が接続されるとともに、抵抗
器Ｒ24〜Ｒ20と、ＦＥＴ（Ｑ24〜Ｑ20）のドレイン・ソ
ース間との各直列回路が接続される。また、ＦＥＴ（Ｑ
24〜Ｑ20）のゲートに、データＤ48のビットｂ4 〜ｂ0
がそれぞれ供給される。

【００６４】そして、この可変抵抗回路ＶＲ11〜ＶＲ14
が、図３のフィルタ４２に使用される場合、可変抵抗回
路ＶＲ11、ＶＲ13は、端子Ｔ21が前段側、端子Ｔ22が後
段側となるように接続され、可変抵抗回路ＶＲ12、ＶＲ
14は、端子Ｔ21が後段側、端子Ｔ22が前段側となるよう
に接続される。すなわち、可変抵抗回路ＶＲ11〜ＶＲ14
をそれぞれ流れる信号から見て、端子Ｔ21が入力側とな
り、端子Ｔ22が出力側となるように接続される。

【００６５】また、端子Ｔ21と端子Ｔ22との間に、例え
ば1.5 ｋΩ〜３ｋΩの間を変化する抵抗値を得る場合に
は、抵抗器Ｒ25〜Ｒ20の抵抗値は、ビットｂ4 〜ｂ0 の
重みに対応して Ｒ25＝３ｋΩ Ｒ24＝６ｋΩ Ｒ23＝12ｋΩ Ｒ22＝24ｋΩ Ｒ21＝48ｋΩ Ｒ20＝96ｋΩ とされる。さらに、ＦＥＴ（Ｑ24〜Ｑ20）のゲート幅Ｗ
24〜Ｗ20もビットｂ5 〜ｂ0 の重みに対応して、例えば Ｗ24＝32μｍ Ｗ23＝16μｍ Ｗ22＝８μｍ Ｗ21＝４μｍ Ｗ20＝２μｍ とされる。

【００６６】このような構成によれば、ビットｂ4 〜ｂ
0 のうちの任意のビットが“１”あるいは“０”になれ
ば、ＦＥＴ（Ｑ24〜Ｑ20）のうちの対応するＦＥＴがオ
ンあるいはオフとなり、このＦＥＴ（Ｑ24〜Ｑ20）のオ
ンオフに対応して抵抗器Ｒ24〜Ｒ20が並列接続され、そ
の並列抵抗値が、約３ｋΩ〜０の間を32ステップにわた
って変化する。

【００６７】したがって、端子Ｔ21と端子Ｔ22との間の
抵抗値は、約1.5 ｋΩ〜３ｋΩの間を32ステップにわた
って変化することなり、この回路は、可変抵抗回路ＶＲ
11（ＶＲ12〜ＶＲ14）として動作する。

【００６８】〔バンドパスフィルタ１９〕バンドパスフ
ィルタ１９は、例えば図５および図６に示すように、複
数のフィルタを縦続接続することにより構成することが
できる。なお、図５および図６においては、紙面の都合
でバンドパスフィルタ１９を２分割して示すもので、図
５に図６が続く。

【００６９】そして、この図５および図６において、オ
ペアンプＡ31、可変抵抗回路ＶＲ31、ＶＲ32およびコン
デンサによりバンドパスフィルタ９３が構成され、加算
回路１８（図７参照）から中間周波信号ＳIFが供給され
る。そして、このフィルタ９３の出力信号が、ローパス
フィルタ９４、９５に順に供給される。この場合、ロー
パスフィルタ９４は、オペアンプＡ41〜Ａ43、可変抵抗
回路ＶＲ41〜ＶＲ44、抵抗器およびコンデンサによりバ
イカッド型に構成され、ローパスフィルタ９５も、オペ
アンプＡ51〜Ａ53、可変抵抗回路ＶＲ51〜ＶＲ54、抵抗
器およびコンデンサによりバイカッド型に構成される。

【００７０】さらに、フィルタ９５の出力信号がハイパ
スフィルタ９６に供給される。このフィルタ９６は、オ
ペアンプＡ61、可変抵抗回路ＶＲ61、ＶＲ62およびコン
デンサにより多重帰還型に構成され、その出力信号がフ
ィルタ９７に供給される。このフィルタ９７も、フィル
タ９４と同様、オペアンプＡ71〜Ａ73、可変抵抗回路Ｖ
Ｒ71〜ＶＲ74、抵抗器およびコンデンサによりバイカッ
ド型に構成されるものであるが、オペアンプＡ71からバ
ンドパスフィルタ出力が取り出され、オペアンプＡ72か
らローパスフィルタ出力が取り出される。

【００７１】そして、これらバンドパスフィルタ出力
と、ローパスフィルタ出力と、フィルタ９６の出力信号
とが、オペアンプＡ81に供給されて合成され、その出力
信号がアンプＡ82を通じてローパスフィルタ９９に供給
される。このフィルタ９９は、オペアンプＡ91、抵抗器
およびコンデンサにより多重帰還型に構成されるもので
あり、このフィルタ９９の出力信号がフィルタ１９の出
力信号として取り出される。

【００７２】なお、オペアンプＡ31〜Ａ91は、どれも反
転入力端に信号が供給され、反転アンプとして使用され
る。また、可変抵抗回路ＶＲ31〜ＶＲ74は、例えば図４
に示すように構成され、調整信号としてデータＤ48が供
給される。

【００７３】こうして、フィルタ１９は、10次のバンド
パスフィルタに構成され、ローパスフィルタ４２のカッ
トオフ周波数ｆ42が基準信号Ｓ31の周波数ｆ31に調整さ
れるとき、これに連動してフィルタ１９の通過帯域も所
期の帯域に調整される。

【００７４】〔その他〕上述においては、電源回路５２
の出力電圧Ｖ52がアナログ処理部４０Ａにその動作電圧
として供給される場合であるが、アナログ処理部４０Ａ
に常に動作電圧を供給しておくとともに、信号Ｓ51によ
りアナログ処理部４０Ａのバイアス回路を制御すること
により、Ｓ51＝“Ｈ”のときのみ、アナログ処理部４０
Ａが動作電力を消費して目的とする動作を行うようにす
ることもできる。

【００７５】また、フィルタ４２は、基準信号Ｓ31の周
波数ｆ31のとき、90°の位相差を与える特性であればよ
く、例えばハイパスフィルタとすることもできる。さら
に、カウンタ４８をプリセッタブルアップカウンタとし
て最小値“０００００”からカウントを開始してもよ
い。あるいは、フィルタ１９の通過特性の調整に多少の
時間がかかってもよい場合には、カウンタ４８を単なる
アップカウンタあるいはダウンカウンタとし、ランダム
な値からカウントを開始してもよい。

【００７６】

【発明の効果】この発明によれば、フィルタ１９の特性
を基準値に自動的に調整することができる。そして、そ
のとき、ＩＣ化が容易である。

【００７７】さらに、消費電流を低減することができ
る。また、放送の受信にノイズ妨害を与えることがな
い。さらに、フィルタ１９の通過帯域は、一度調整する
と、放送の受信中に再調整をする必要がない。また、部
品点数の増加がない。

【図面の簡単な説明】

【図１】この発明の一形態を示す系統図である。

【図２】この発明を説明するための波形図である。

【図３】この発明を説明するための接続図である。

【図４】この発明を説明するための接続図である。

【図５】この発明を説明するための接続図である。

【図６】この発明を説明するための接続図である。

【図７】この発明の一形態を示す系統図である。

【図８】この発明を説明するための系統図である。

【図９】この発明を説明するための特性図である。

【符号の説明】

１１…アンテナ、１２…同調回路、１３…可変利得アン
プ、１４…同調回路、１５Ｉおよび１５Ｑ…ミキサ回
路、１６Ｉおよび１６Ｑ…ローパスフィルタ、１７Ｉお
よび１７Ｑ…移相回路、１８…加算回路、１８Ｉおよび
１８Ｑ…位相反転回路、１９…バンドパスフィルタ、２
１…可変利得アンプ、２２…ローパスフィルタ、２３…
復調回路、３１…ＰＬＬ、３２…分周回路、３３…ＡＧ
Ｃ検波回路、３４…加算回路、３５…ＡＧＣ検波回路、
４０…調整回路、４０Ａ…アナログ処理部、４１…位相
比較回路、４２…ローパスフィルタ、４３…ループフィ
ルタ、４４…ウィンドウコンパレータ回路、４５…アン
ド回路、４６…分周回路、４７…アンド回路、４８…プ
リセッタブルダウンカウンタ、５１…アンド回路、５２
…電源回路、５３…遅延回路、５４…ナンド回路、５５
…インバータ、Ｓ31…基準信号、ＳADJ …調整信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】基準周波数を提供する基準信号と、 デジタルデータにより通過特性が変更されるフィルタ
   と、 上記基準信号と、上記フィルタの出力信号との位相比較
   を行う位相比較回路と、 この位相比較回路の出力信号の大きさが規定の範囲から
   外れたとき、これを通知するウィンドウコンパレータ回
   路と、 このウィンドウコンパレータ回路の出力信号によりクロ
   ックをゲートするアンド回路と、 このアンド回路から出力されるクロックをカウントして
   上記デジタルデータを生成するカウンタと、 上記ウィンドウコンパレータ回路の出力信号にしたがっ
   て、上記フィルタ、上記位相比較回路および上記ウィン
   ドウコンパレータ回路の電源動作を制御する回路とを有
   し、 上記デジタルデータを、特性の調整の対象となっている
   フィルタにその特性の調整信号として供給し、 上記ウィンドウコンパレータ回路の出力信号が、上記デ
   ジタルデータにより上記フィルタの通過特性が変化する
   ときの１ステップ分に対応する範囲に収まったとき、上
   記アンド回路において上記ウィンドウコンパレータ回路
   の出力信号を阻止して上記カウンタのカウントを停止さ
   せるとともに、上記制御する回路により上記フィルタ、
   上記位相比較回路および上記ウィンドウコンパレータ回
   路の動作電力の消費を停止させるようにしたフィルタの
   調整回路。
2. 【請求項２】請求項１に記載のフィルタの調整回路にお
   いて、 上記通過特性が変更されるフィルタは、２次のローパス
   フィルタあるいはハイパスフィルタとされ、 調整の開始時、上記制御する回路により上記フィルタ、
   上記位相比較回路および上記ウィンドウコンパレータ回
   路を動作させるとともに、 この動作が立ち上がるまで、上記カウンタの動作を停止
   させておくようにしたフィルタの調整回路。
3. 【請求項３】目的とする周波数の受信信号を局部発振信
   号により中間周波信号に周波数変換するミキサ回路と、 このミキサ回路から出力される上記中間周波信号の供給
   される中間周波フィルタ用のバンドパスフィルタと、 このバンドパスフィルタから出力される上記中間周波信
   号からもとの信号を復調する復調回路と、 基準周波数を提供する基準信号と、 デジタルデータにより通過特性が変更されるフィルタ
   と、 上記基準信号と、上記フィルタの出力信号との位相比較
   を行う位相比較回路と、 この位相比較回路の出力信号の大きさが規定の範囲から
   外れたとき、これを通知するウィンドウコンパレータ回
   路と、 このウィンドウコンパレータ回路の出力信号によりクロ
   ックをゲートするアンド回路と、 このアンド回路から出力されるクロックをカウントして
   上記デジタルデータを生成するカウンタと、 上記ウィンドウコンパレータ回路の出力信号にしたがっ
   て、上記フィルタ、上記位相比較回路および上記ウィン
   ドウコンパレータ回路の電源動作を制御する回路とを有
   し、 上記デジタルデータを、上記バンドパスフィルタにその
   特性の調整信号として供給し、 上記ウィンドウコンパレータ回路の出力信号が、上記デ
   ジタルデータにより上記フィルタの通過特性が変化する
   ときの１ステップ分に対応する範囲に収まったとき、上
   記アンド回路において上記ウィンドウコンパレータ回路
   の出力信号を阻止して上記カウンタのカウントを停止さ
   せるとともに、上記制御する回路により上記フィルタ、
   上記位相比較回路および上記ウィンドウコンパレータ回
   路の動作電力の消費を停止させるようにした受信機。
4. 【請求項４】請求項３に記載の受信機において、 上記局部発振信号をＰＬＬにより形成するとともに、 このＰＬＬにおける基準信号を分周して上記基準周波数
   を提供する基準信号を得るようにした受信機。