JPH11177347A - チューナ装置 - Google Patents
チューナ装置Info
- Publication number
- JPH11177347A JPH11177347A JP34628197A JP34628197A JPH11177347A JP H11177347 A JPH11177347 A JP H11177347A JP 34628197 A JP34628197 A JP 34628197A JP 34628197 A JP34628197 A JP 34628197A JP H11177347 A JPH11177347 A JP H11177347A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- frequency
- current
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 地上波デジタルテレビジョン放送受信用チュ
ーナは、受信帯域が５０ＭＨｚ〜８０６ＭＨｚ（米国仕
様）と非常に広帯域で、位相雑音特性が大きく変動する
ため、分周比設定データだけでは精密なチャージポンプ
電流の制御ができず、位相雑音特性が大きく変動し、受
信チャンネル間の偏差が大きかった。 【解決手段】 ＰＬＬ回路のチャージポンプ回路に印加
する電流を制御して、局部発振器の出力周波数を変化さ
せ、該出力周波数に基づいて周波数変換を行う周波数変
換器を有するチューナ装置において、チャージポンプ回
路に印加される電流を分周比設定データとは別に設定さ
れたチャージポンプ制御データにより制御することによ
りチャージポンプ電流を適切に設定することができ、チ
ューナ装置の位相雑音特性を向上させることができる。
ーナは、受信帯域が５０ＭＨｚ〜８０６ＭＨｚ（米国仕
様）と非常に広帯域で、位相雑音特性が大きく変動する
ため、分周比設定データだけでは精密なチャージポンプ
電流の制御ができず、位相雑音特性が大きく変動し、受
信チャンネル間の偏差が大きかった。 【解決手段】 ＰＬＬ回路のチャージポンプ回路に印加
する電流を制御して、局部発振器の出力周波数を変化さ
せ、該出力周波数に基づいて周波数変換を行う周波数変
換器を有するチューナ装置において、チャージポンプ回
路に印加される電流を分周比設定データとは別に設定さ
れたチャージポンプ制御データにより制御することによ
りチャージポンプ電流を適切に設定することができ、チ
ューナ装置の位相雑音特性を向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明はデジタル変調方式テ
レビジョン受信等に用いられるチューナ装置に関するも
のである。
レビジョン受信等に用いられるチューナ装置に関するも
のである。
【０００２】
【従来の技術】図４は、チューナ装置を示すブロック図
である。受信した高周波ＲＦ(Radio Frequency)信号
を、２回の周波数変換処理によって、中間周波数ＩＦ(I
ntermediate Frequency)信号を出力する。１はＲＦ入力
端子、２は受信帯域内のＲＦ信号のみを通過させるバン
ドパスフィルタ、３はＡＧＣ(Automatic Gain Control)
増幅回路、４はＲＦ増幅回路、５は第１の周波数変換
器、６は第１の局部発振器、７はＰＬＬ回路、８と１０
はバンドパスフィルタ、９は第１のＩＦ増幅回路、１１
は第２の周波数変換器、１２は第２の局部発振器、１３
はバンドパスフィルタ、１４は第２のＩＦ増幅回路、１
５はこのチューナのＩＦ信号出力端子である。この２つ
の周波数変換器を持つチューナ装置は一般にダブルコン
バージョンチューナと呼ばれている。
である。受信した高周波ＲＦ(Radio Frequency)信号
を、２回の周波数変換処理によって、中間周波数ＩＦ(I
ntermediate Frequency)信号を出力する。１はＲＦ入力
端子、２は受信帯域内のＲＦ信号のみを通過させるバン
ドパスフィルタ、３はＡＧＣ(Automatic Gain Control)
増幅回路、４はＲＦ増幅回路、５は第１の周波数変換
器、６は第１の局部発振器、７はＰＬＬ回路、８と１０
はバンドパスフィルタ、９は第１のＩＦ増幅回路、１１
は第２の周波数変換器、１２は第２の局部発振器、１３
はバンドパスフィルタ、１４は第２のＩＦ増幅回路、１
５はこのチューナのＩＦ信号出力端子である。この２つ
の周波数変換器を持つチューナ装置は一般にダブルコン
バージョンチューナと呼ばれている。
【０００３】ＲＦ入力端子１より入力されたＲＦ信号
は、バンドパスフィルタ２により、受信周波数帯に対応
したフィルタリング処理が施され、ＡＧＣ増幅回路３に
て、ＲＦ信号レベルに応じたＡＧＣ電圧により、所定の
レベル範囲に制限された後、ＲＦ増幅回路４により増幅
されて、第１の周波数変換器５に供給される。第１の周
波数変換器５は、第１の局部発振器６から出力される第
１の局部発振信号に基づいて、入力されたＲＦ信号を第
１のＩＦ信号に周波数変換している。この場合、第１の
局部発振器６は、ＰＬＬ回路７により、受信チャンネル
に合わせてその発振周波数が制御されると共に、周波数
の安定化が図られる。
は、バンドパスフィルタ２により、受信周波数帯に対応
したフィルタリング処理が施され、ＡＧＣ増幅回路３に
て、ＲＦ信号レベルに応じたＡＧＣ電圧により、所定の
レベル範囲に制限された後、ＲＦ増幅回路４により増幅
されて、第１の周波数変換器５に供給される。第１の周
波数変換器５は、第１の局部発振器６から出力される第
１の局部発振信号に基づいて、入力されたＲＦ信号を第
１のＩＦ信号に周波数変換している。この場合、第１の
局部発振器６は、ＰＬＬ回路７により、受信チャンネル
に合わせてその発振周波数が制御されると共に、周波数
の安定化が図られる。
【０００４】ここで、上記第１の周波数変換器５から出
力された第１のＩＦ信号は、バンドパスフィルタ８によ
り、第１中間周波数帯に対応した帯域フィルタリング処
理が施され、第１のＩＦ増幅回路９で増幅された後、バ
ンドパスフィルタ１０により、再度第１中間周波数帯に
対応した帯域フィルタリング処理が施され、第２の周波
数変換器１１に供給される。第２の周波数変換器１１
は、第２の局部発振器１２から出力される第２の局部発
振信号に基づいて、入力された第１のＩＦ信号を第２の
ＩＦ信号に周波数変換している。
力された第１のＩＦ信号は、バンドパスフィルタ８によ
り、第１中間周波数帯に対応した帯域フィルタリング処
理が施され、第１のＩＦ増幅回路９で増幅された後、バ
ンドパスフィルタ１０により、再度第１中間周波数帯に
対応した帯域フィルタリング処理が施され、第２の周波
数変換器１１に供給される。第２の周波数変換器１１
は、第２の局部発振器１２から出力される第２の局部発
振信号に基づいて、入力された第１のＩＦ信号を第２の
ＩＦ信号に周波数変換している。
【０００５】そして、上記第２の周波数変換器１１から
出力された第２のＩＦ信号は、バンドパスフィルタ１３
により、第２中間周波数帯に対応した帯域フィルタリン
グ処理が施され、第２のＩＦ増幅回路１４で増幅された
後、ＩＦ信号出力端子１５より出力される。
出力された第２のＩＦ信号は、バンドパスフィルタ１３
により、第２中間周波数帯に対応した帯域フィルタリン
グ処理が施され、第２のＩＦ増幅回路１４で増幅された
後、ＩＦ信号出力端子１５より出力される。
【０００６】図５は従来例のチューナ装置のＰＬＬ回路
のブロック図である。また、図７は、従来例の分周比設
定シリアルデータを示す説明図である。５は第１の周波
数変換器、６は第１の局部発振器（ＶＣＯ）、７はＰＬ
Ｌ回路であり、ＰＬＬ回路７において、７０は水晶発振
器、７１は位相比較器、７２はチャージポンプ回路、７
３はループフィルタ、７４はプログラマブル分周器、７
５はチャージポンプ電流制御回路、７６は直並列変換
器、７７はマイクロコンピュータである。
のブロック図である。また、図７は、従来例の分周比設
定シリアルデータを示す説明図である。５は第１の周波
数変換器、６は第１の局部発振器（ＶＣＯ）、７はＰＬ
Ｌ回路であり、ＰＬＬ回路７において、７０は水晶発振
器、７１は位相比較器、７２はチャージポンプ回路、７
３はループフィルタ、７４はプログラマブル分周器、７
５はチャージポンプ電流制御回路、７６は直並列変換
器、７７はマイクロコンピュータである。
【０００７】位相比較器７１は、水晶発振器７０からの
基準周波数frと第１の局部発振器６の発振周波数fvcoを
Ｎ分周した（後述）周波数fvco／Ｎとの位相を比較し、
位相の進み遅れに対応した位相比較信号Ｑ１、Ｑ２をチ
ャージポンプ回路７２に出力する。チャージポンプ回路
７２は、位相比較信号Ｑ１、Ｑ２に基づき、正又は負の
直流電流信号Ｐを生成し、ループフィルタ７３に供給す
る。ループフィルタ７３は、チャージポンプ信号Ｐをフ
ィルタリング処理（積分処理）して、制御電圧信号Ｖを
出力する。第１の局部発振器６は、制御電圧信号Ｖに基
づく発振周波数fvcoで発振して、出力信号を第１の周波
数変換器５に出力すると共に、プログラマブル分周器７
４に出力する。プログラマブル分周器７４は、第１の局
部発振器６からの出力信号をＮ分周した周波数fvco／Ｎ
を、位相比較器７１に供給する。
基準周波数frと第１の局部発振器６の発振周波数fvcoを
Ｎ分周した（後述）周波数fvco／Ｎとの位相を比較し、
位相の進み遅れに対応した位相比較信号Ｑ１、Ｑ２をチ
ャージポンプ回路７２に出力する。チャージポンプ回路
７２は、位相比較信号Ｑ１、Ｑ２に基づき、正又は負の
直流電流信号Ｐを生成し、ループフィルタ７３に供給す
る。ループフィルタ７３は、チャージポンプ信号Ｐをフ
ィルタリング処理（積分処理）して、制御電圧信号Ｖを
出力する。第１の局部発振器６は、制御電圧信号Ｖに基
づく発振周波数fvcoで発振して、出力信号を第１の周波
数変換器５に出力すると共に、プログラマブル分周器７
４に出力する。プログラマブル分周器７４は、第１の局
部発振器６からの出力信号をＮ分周した周波数fvco／Ｎ
を、位相比較器７１に供給する。
【０００８】データ生成手段であるマイクロコンピュー
タ７７は、図７に示されるような選局された受信チャン
ネル周波数に対応した分周比設定シリアルデータＤｓ
（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）を、直並列変換器７６
に出力する。直並列変換器７６は、シリアルデータＤｓ
（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）を、パラレルデータＤ
ｐ（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）に変換し、プログラ
マブル分周器７４に出力する。
タ７７は、図７に示されるような選局された受信チャン
ネル周波数に対応した分周比設定シリアルデータＤｓ
（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）を、直並列変換器７６
に出力する。直並列変換器７６は、シリアルデータＤｓ
（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）を、パラレルデータＤ
ｐ（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）に変換し、プログラ
マブル分周器７４に出力する。
【０００９】また、パラレルデータＤｐのうち、上位２
ビットのＤn，Ｄn-1は、チャージポンプ電流制御回路７
５にも供給される。チャージポンプ電流制御回路１５
は、パラレルデータＤn，Ｄn-1に基づき、チャージポン
プ回路７２のチャージポンプ電流を４段階に制御する。
ビットのＤn，Ｄn-1は、チャージポンプ電流制御回路７
５にも供給される。チャージポンプ電流制御回路１５
は、パラレルデータＤn，Ｄn-1に基づき、チャージポン
プ回路７２のチャージポンプ電流を４段階に制御する。
【００１０】分周比設定パラレルデータＤｐのうち、Ｄ
n，Ｄn-1を、チャージポンプ電流制御データに割り当て
たが、チャージポンプ電流制御データの割り当ては、こ
の限りではなく、任意に設定可能である。
n，Ｄn-1を、チャージポンプ電流制御データに割り当て
たが、チャージポンプ電流制御データの割り当ては、こ
の限りではなく、任意に設定可能である。
【００１１】図６は、従来例のチューナ装置のチャージ
ポンプ回路とチャージポンプ電流制御回路とを示すブロ
ック回路図である。７１は位相比較器、７２はチャージ
ポンプ回路、７５はチャージポンプ電流制御回路、７６
は直並列変換器である。
ポンプ回路とチャージポンプ電流制御回路とを示すブロ
ック回路図である。７１は位相比較器、７２はチャージ
ポンプ回路、７５はチャージポンプ電流制御回路、７６
は直並列変換器である。
【００１２】チャージポンプ回路７２は、ＰＮＰバイポ
ーラトランジスタＱ２０、Ｑ２４、Ｑ２６、ＮＰＮバイ
ポーラトランジスタＱ２３、Ｑ２５、ＰＭＯＳトランジ
スタＱ２１、ＮＭＯＳトランジスタＱ２２から構成され
る。バイポーラトランジスタＱ２０、Ｑ２４、Ｑ２６各
々のエミッタが電源（＋Ｂ）に共通に接続され、バイポ
ーラトランジスタＱ２０、Ｑ２４は、バイポーラトラン
ジスタＱ２６に対し、カレントミラー接続され、バイポ
ーラトランジスタＱ２０のコレクタが、ＰＭＯＳトラン
ジスタＱ２１のソースに接続される。従って、バイポー
ラトランジスタＱ２０のコレクタ電流である供給電流Ｉ
aは、バイポーラトランジスタＱ２６のコレクタを流れ
る制御電流Ｉcに比例した電流量となる。バイポーラト
ランジスタＱ２３、Ｑ２５各々のエミッタが接地される
と共に、カレントミラー接続されている。そして、バイ
ポーラトランジスタＱ２５のコレクタ及びベースが、バ
イポーラトランジスタＱ２４のコレクタに接続され、バ
イポーラトランジスタＱ２３のコレクタがＮＭＯＳトラ
ンジスタＱ２２のソースに接続される。従って、バイポ
ーラトランジスタＱ２３のコレクタ電流である供給電流
Ｉbも、バイポーラトランジスタＱ２６のコレクタを流
れる制御電流Ｉcに比例した電流量となる。
ーラトランジスタＱ２０、Ｑ２４、Ｑ２６、ＮＰＮバイ
ポーラトランジスタＱ２３、Ｑ２５、ＰＭＯＳトランジ
スタＱ２１、ＮＭＯＳトランジスタＱ２２から構成され
る。バイポーラトランジスタＱ２０、Ｑ２４、Ｑ２６各
々のエミッタが電源（＋Ｂ）に共通に接続され、バイポ
ーラトランジスタＱ２０、Ｑ２４は、バイポーラトラン
ジスタＱ２６に対し、カレントミラー接続され、バイポ
ーラトランジスタＱ２０のコレクタが、ＰＭＯＳトラン
ジスタＱ２１のソースに接続される。従って、バイポー
ラトランジスタＱ２０のコレクタ電流である供給電流Ｉ
aは、バイポーラトランジスタＱ２６のコレクタを流れ
る制御電流Ｉcに比例した電流量となる。バイポーラト
ランジスタＱ２３、Ｑ２５各々のエミッタが接地される
と共に、カレントミラー接続されている。そして、バイ
ポーラトランジスタＱ２５のコレクタ及びベースが、バ
イポーラトランジスタＱ２４のコレクタに接続され、バ
イポーラトランジスタＱ２３のコレクタがＮＭＯＳトラ
ンジスタＱ２２のソースに接続される。従って、バイポ
ーラトランジスタＱ２３のコレクタ電流である供給電流
Ｉbも、バイポーラトランジスタＱ２６のコレクタを流
れる制御電流Ｉcに比例した電流量となる。
【００１３】チャージポンプ電流制御回路７５はスイッ
チング機能付き定電流源ＲＩ1、ＲＩ2より構成される。
定電流源ＲＩ1、ＲＩ2の片方は、バイポーラトランジス
タＱ２６のコレクタに共通に接続され、もう片方は、共
通に接地される。定電流源ＲＩ1、ＲＩ2の供給電流量
は、それぞれＩc1、Ｉc2である。定電流源ＲＩ1、ＲＩ2
は、直並列変換器７６から出力されるチャージポンプ電
流制御データＤn，Ｄn-1によりオン／オフ制御される。
即ち、制御電流Ｉcは、オン状態となる定電流源の電流
値の和に比例した電流量となることから、制御電流Ｉc
は、チャージポンプ電流制御データＤn，Ｄn-1にて制御
可能となる。すなわちＤn、Ｄn-1よって電流が流れない
場合を含めて４通りの制御電流を得ることができる。
チング機能付き定電流源ＲＩ1、ＲＩ2より構成される。
定電流源ＲＩ1、ＲＩ2の片方は、バイポーラトランジス
タＱ２６のコレクタに共通に接続され、もう片方は、共
通に接地される。定電流源ＲＩ1、ＲＩ2の供給電流量
は、それぞれＩc1、Ｉc2である。定電流源ＲＩ1、ＲＩ2
は、直並列変換器７６から出力されるチャージポンプ電
流制御データＤn，Ｄn-1によりオン／オフ制御される。
即ち、制御電流Ｉcは、オン状態となる定電流源の電流
値の和に比例した電流量となることから、制御電流Ｉc
は、チャージポンプ電流制御データＤn，Ｄn-1にて制御
可能となる。すなわちＤn、Ｄn-1よって電流が流れない
場合を含めて４通りの制御電流を得ることができる。
【００１４】シリアルデータＤｓおよびパラレルデータ
Ｄｐは周波数の大きさをそれに対応する２進数で表して
おり、したがって、例えば低周波帯域ＶＨＳ帯を指定し
たときには上位ビットに０が多くなり、また、高周波数
帯を指定したときには上位ビットに１が多くなる。その
ため、上位２ビットをチャージポンプ電流制御データと
して取り出すことにより、４段階の制御電流Ｉcを得る
ことができる。
Ｄｐは周波数の大きさをそれに対応する２進数で表して
おり、したがって、例えば低周波帯域ＶＨＳ帯を指定し
たときには上位ビットに０が多くなり、また、高周波数
帯を指定したときには上位ビットに１が多くなる。その
ため、上位２ビットをチャージポンプ電流制御データと
して取り出すことにより、４段階の制御電流Ｉcを得る
ことができる。
【００１５】前記の説明で、チャージポンプ電流制御デ
ータをＤn，Ｄn-1の２ビットとしたが、チャージポンプ
電流制御データの割り当ては、先にも述べたように、こ
の限りではなく、任意に設定可能である。また、それに
伴い、チャージポンプ電流制御回路７５のスイッチング
機能付き定電流源ＲＩ1、ＲＩ2の個数も、任意に設定可
能であり、チャージポンプ電流制御データおよびスイッ
チング機能付き定電流個数が増えるほどより多段階に制
御電流Ｉcを制御することができる。しかし、チャージ
ポンプ制御電流と分周比設定データの大きさとの関係は
複雑であり、分周比設定データだけでは定電流源のスイ
ッチング等の簡単な回路で最適なチャージポンプ制御電
流値を供給することはできない。
ータをＤn，Ｄn-1の２ビットとしたが、チャージポンプ
電流制御データの割り当ては、先にも述べたように、こ
の限りではなく、任意に設定可能である。また、それに
伴い、チャージポンプ電流制御回路７５のスイッチング
機能付き定電流源ＲＩ1、ＲＩ2の個数も、任意に設定可
能であり、チャージポンプ電流制御データおよびスイッ
チング機能付き定電流個数が増えるほどより多段階に制
御電流Ｉcを制御することができる。しかし、チャージ
ポンプ制御電流と分周比設定データの大きさとの関係は
複雑であり、分周比設定データだけでは定電流源のスイ
ッチング等の簡単な回路で最適なチャージポンプ制御電
流値を供給することはできない。
【００１６】このような構成において、チャージポンプ
回路７２は、位相比較器７１からの位相比較信号Ｑ１、
Ｑ２がそれぞれＰＭＯＳトランジスタＱ２１とＮＭＯＳ
トランジスタＱ２２のゲートに入力される。位相比較信
号Ｑ１が「Ｌ」時、ＰＭＯＳトランジスタＱ２１がオン
し、供給電流Ｉaがソースされ、位相比較信号Ｑ２が
「Ｈ」時、ＮＭＯＳトランジスタＱ２２がオンし、供給
電流Ｉbがシンクされる。そして、ＰＭＯＳトランジス
タＱ２１のドレインとＮＭＯＳトランジスタＱ２２のド
レインとの間から、チャージポンプ信号Ｐが得られる。
チャージポンプ信号Ｐは、ループフィルタ７３に供給さ
れる。
回路７２は、位相比較器７１からの位相比較信号Ｑ１、
Ｑ２がそれぞれＰＭＯＳトランジスタＱ２１とＮＭＯＳ
トランジスタＱ２２のゲートに入力される。位相比較信
号Ｑ１が「Ｌ」時、ＰＭＯＳトランジスタＱ２１がオン
し、供給電流Ｉaがソースされ、位相比較信号Ｑ２が
「Ｈ」時、ＮＭＯＳトランジスタＱ２２がオンし、供給
電流Ｉbがシンクされる。そして、ＰＭＯＳトランジス
タＱ２１のドレインとＮＭＯＳトランジスタＱ２２のド
レインとの間から、チャージポンプ信号Ｐが得られる。
チャージポンプ信号Ｐは、ループフィルタ７３に供給さ
れる。
【００１７】次に、このＰＬＬ回路７の位相雑音特性に
ついて述べる。このＰＬＬ回路７の位相雑音特性を決定
づけるのが、位相伝達関数Ｈ（Ｓ）である。Ｈ（Ｓ）は
次式（１）で表される。
ついて述べる。このＰＬＬ回路７の位相雑音特性を決定
づけるのが、位相伝達関数Ｈ（Ｓ）である。Ｈ（Ｓ）は
次式（１）で表される。
【００１８】
【数１】
【００１９】ここで、フィルタ時定数τ1、τ2はループ
フィルタ７３の時定数であり、ωnは自然周波数であ
り、すなわち、系を持続発振させた場合の振動角周波数
である。ζはダンピングファクタである。自然周波数ω
nとダンピングファクタζとはそれぞれ、ωn＝（Ｋ／τ
1）1/2、ζ＝τ2／２×（Ｋ／τ1）1/2で与えられる。
ｓはラプラス演算子である。Ｋはループゲインであり、
Ｋ＝Ｋφ×Ｋvco／Ｎである。但し、Ｋφは位相比較器
７１の感度、Ｋvcoは第１の局部発振器６の感度であ
り、Ｓはラプラス演算子である。従って、チャンネル選
局にて、分周比Ｎが変化すると、ループゲインＫが変化
し、自然周波数ωn及びダンピングファクターζが変化
する。
フィルタ７３の時定数であり、ωnは自然周波数であ
り、すなわち、系を持続発振させた場合の振動角周波数
である。ζはダンピングファクタである。自然周波数ω
nとダンピングファクタζとはそれぞれ、ωn＝（Ｋ／τ
1）1/2、ζ＝τ2／２×（Ｋ／τ1）1/2で与えられる。
ｓはラプラス演算子である。Ｋはループゲインであり、
Ｋ＝Ｋφ×Ｋvco／Ｎである。但し、Ｋφは位相比較器
７１の感度、Ｋvcoは第１の局部発振器６の感度であ
り、Ｓはラプラス演算子である。従って、チャンネル選
局にて、分周比Ｎが変化すると、ループゲインＫが変化
し、自然周波数ωn及びダンピングファクターζが変化
する。
【００２０】式（１）より、受信チャンネルによって位
相伝達関数Ｈ(Ｓ)は変化し、位相雑音特性も変動するた
め、前記で説明したように、分周比設定シリアルデータ
の内、Ｄn，Ｄn-1を、チャージポンプ電流制御データに
割り当てることにより、チャージポンプ電流を４段階に
制御し、その受信チャンネルに適したＰＬＬループフィ
ルタ時定数を設定し、位相雑音特性のチャンネル間偏差
を少なくしていた。
相伝達関数Ｈ(Ｓ)は変化し、位相雑音特性も変動するた
め、前記で説明したように、分周比設定シリアルデータ
の内、Ｄn，Ｄn-1を、チャージポンプ電流制御データに
割り当てることにより、チャージポンプ電流を４段階に
制御し、その受信チャンネルに適したＰＬＬループフィ
ルタ時定数を設定し、位相雑音特性のチャンネル間偏差
を少なくしていた。
【００２１】
【発明が解決しようとする課題】しかしながら、従来例
のチューナ装置では、分周比設定シリアルデータの、任
意のデータをチャージポンプ電流制御データに割り当て
ているので、受信チャンネル毎に、チャージポンプ電流
を最適値に制御することは難しかった。すなわち、位相
伝達関数Ｈ（Ｓ）の値は分周比Ｎによって変化するが、
Ｈ（Ｓ）値の変化は複雑であり、単純な一次関数では表
現できず、単に分周比の値をそのまま利用するだけで
は、適切なチャージポンプ電流を設定することは難しか
った。
のチューナ装置では、分周比設定シリアルデータの、任
意のデータをチャージポンプ電流制御データに割り当て
ているので、受信チャンネル毎に、チャージポンプ電流
を最適値に制御することは難しかった。すなわち、位相
伝達関数Ｈ（Ｓ）の値は分周比Ｎによって変化するが、
Ｈ（Ｓ）値の変化は複雑であり、単純な一次関数では表
現できず、単に分周比の値をそのまま利用するだけで
は、適切なチャージポンプ電流を設定することは難しか
った。
【００２２】特に前述のチューナ装置を例えば、地上波
デジタルテレビジョン放送受信用チューナとして使用し
た場合、受信帯域が５０ＭＨｚ〜８０６ＭＨｚ（米国仕
様）と非常に広帯域で、位相雑音特性が大きく変動す
る。すなわち、適切なチャージポンプ電流の制御ができ
ないため、位相雑音特性が大きく変動し、受信チャンネ
ル間の偏差が大きかった。
デジタルテレビジョン放送受信用チューナとして使用し
た場合、受信帯域が５０ＭＨｚ〜８０６ＭＨｚ（米国仕
様）と非常に広帯域で、位相雑音特性が大きく変動す
る。すなわち、適切なチャージポンプ電流の制御ができ
ないため、位相雑音特性が大きく変動し、受信チャンネ
ル間の偏差が大きかった。
【００２３】本発明は上記問題点を鑑みてなされたもの
であり、受信帯域が広帯域でも位相雑音特性を適切に制
御できるチューナ装置を提供することを目的とする。
であり、受信帯域が広帯域でも位相雑音特性を適切に制
御できるチューナ装置を提供することを目的とする。
【００２４】
【課題を解決するための手段】本発明の請求項１記載の
チューナ装置は、ＰＬＬ回路のチャージポンプ回路に印
加する電流を制御して、局部発振器の出力周波数を変化
させ、該出力周波数に基づいて周波数変換を行う周波数
変換器を有するチューナ装置において、前記チャージポ
ンプ回路に印加される電流は、分周比設定データとは別
に設定されたチャージポンプ制御データにより制御され
ることを特徴とするものである。
チューナ装置は、ＰＬＬ回路のチャージポンプ回路に印
加する電流を制御して、局部発振器の出力周波数を変化
させ、該出力周波数に基づいて周波数変換を行う周波数
変換器を有するチューナ装置において、前記チャージポ
ンプ回路に印加される電流は、分周比設定データとは別
に設定されたチャージポンプ制御データにより制御され
ることを特徴とするものである。
【００２５】また、本発明の請求項２記載のチューナ装
置は、チャージポンプ制御データは記憶手段に記録され
てなり、分周比設定データとともにデータ生成手段から
直並列変換器に送られることを特徴とするものである。
置は、チャージポンプ制御データは記憶手段に記録され
てなり、分周比設定データとともにデータ生成手段から
直並列変換器に送られることを特徴とするものである。
【００２６】また、本発明の請求項３記載のチューナ装
置は、前記チャージポンプ制御データは選局チャンネル
毎に設定されることを特徴とするものである。
置は、前記チャージポンプ制御データは選局チャンネル
毎に設定されることを特徴とするものである。
【００２７】
【発明の実施の形態】以下、この発明の一実施例につい
て、図１から図３を参照して詳細に説明する。本発明の
チューナ装置の全体の構成は、従来例の図４と同じであ
り、その説明を省略する。
て、図１から図３を参照して詳細に説明する。本発明の
チューナ装置の全体の構成は、従来例の図４と同じであ
り、その説明を省略する。
【００２８】図１は本発明の一実施の形態であるチュー
ナ装置のＰＬＬ回路を示すブロック図である。また、
図３は、本発明のシリアルデータを示す説明図である。
ナ装置のＰＬＬ回路を示すブロック図である。また、
図３は、本発明のシリアルデータを示す説明図である。
【００２９】図１において、従来例と同一部分には同一
符号を付して示すと、５は第１の周波数変換器、６は第
１の局部発振器（ＶＣＯ）、７はＰＬＬ回路であり、Ｐ
ＬＬ回路７において、７０は水晶発振器、７１は位相比
較器、７２はチャージポンプ回路、７３はループフィル
タ、７４はプログラマブル分周器、７５はチャージポン
プ電流制御回路、７６は直並列変換器、７７はマイクロ
コンピュータ、７８はメモリである。
符号を付して示すと、５は第１の周波数変換器、６は第
１の局部発振器（ＶＣＯ）、７はＰＬＬ回路であり、Ｐ
ＬＬ回路７において、７０は水晶発振器、７１は位相比
較器、７２はチャージポンプ回路、７３はループフィル
タ、７４はプログラマブル分周器、７５はチャージポン
プ電流制御回路、７６は直並列変換器、７７はマイクロ
コンピュータ、７８はメモリである。
【００３０】メモリ７８には、受信チャンネルに対応し
た、チャージポンプ電流制御シリアルデータＤｓ
2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）が、格納されてい
る。位相比較器７１は、水晶発振器７０からの基準周波
数frと第１の局部発振器６の発振周波数fvcoをＮ分周し
た（後述）周波数fvco／Ｎとの位相を比較し、位相の進
み遅れに対応した位相比較信号Ｑ１、Ｑ２をチャージポ
ンプ回路７２に出力する。チャージポンプ回路７２は、
位相比較信号Ｑ１、Ｑ２に基づき、正又は負の直流電流
信号Ｐを生成し、ループフィルタ７３に供給する。ルー
プフィルタ７３は、チャージポンプ信号Ｐをフィルタリ
ング処理（積分処理）して、制御電圧信号Ｖを出力す
る。第１の局部発振器６は、制御電圧信号Ｖに基づく発
振周波数fvcoで発振して、出力信号を第１の周波数変換
器５に出力すると共に、プログラマブル分周器７４に出
力する。プログラマブル分周器７４は、第１の局部発振
器６からの出力信号をＮ分周し、周波数fvco／Ｎを、位
相比較器１１に供給する。
た、チャージポンプ電流制御シリアルデータＤｓ
2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）が、格納されてい
る。位相比較器７１は、水晶発振器７０からの基準周波
数frと第１の局部発振器６の発振周波数fvcoをＮ分周し
た（後述）周波数fvco／Ｎとの位相を比較し、位相の進
み遅れに対応した位相比較信号Ｑ１、Ｑ２をチャージポ
ンプ回路７２に出力する。チャージポンプ回路７２は、
位相比較信号Ｑ１、Ｑ２に基づき、正又は負の直流電流
信号Ｐを生成し、ループフィルタ７３に供給する。ルー
プフィルタ７３は、チャージポンプ信号Ｐをフィルタリ
ング処理（積分処理）して、制御電圧信号Ｖを出力す
る。第１の局部発振器６は、制御電圧信号Ｖに基づく発
振周波数fvcoで発振して、出力信号を第１の周波数変換
器５に出力すると共に、プログラマブル分周器７４に出
力する。プログラマブル分周器７４は、第１の局部発振
器６からの出力信号をＮ分周し、周波数fvco／Ｎを、位
相比較器１１に供給する。
【００３１】データ生成手段であるマイクロコンピュー
タ７７は、受信チャンネル周波数に対応した分周比設定
シリアルデータＤｓ1（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）
と、メモリ７８より読み出したチャージポンプ電流制御
シリアルデータＤｓ2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）
から図３に示されるシリアルデータＤｓ3（Ｄn，Ｄn-1,
Dn-2，…，Ｄ0，Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）を生成
し、直並列変換器７６に出力する。直並列変換器７６
は、シリアルデータＤｓ3を、パラレルデータＤｐ1（Ｄ
n，Ｄn-1，Ｄn-2，…，Ｄ0）とパラレルデータＤｐ
2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）に変換する。その
後、分周比を設定するためのパラレルデータＤｐ
1（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）は、プログラマブル
分周器７４へ、チャージポンプ電流制御するためのパラ
レルデータＤｐ2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）は、
チャージポンプ電流制御回路７５へ、それぞれ出力され
る。
タ７７は、受信チャンネル周波数に対応した分周比設定
シリアルデータＤｓ1（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）
と、メモリ７８より読み出したチャージポンプ電流制御
シリアルデータＤｓ2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）
から図３に示されるシリアルデータＤｓ3（Ｄn，Ｄn-1,
Dn-2，…，Ｄ0，Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）を生成
し、直並列変換器７６に出力する。直並列変換器７６
は、シリアルデータＤｓ3を、パラレルデータＤｐ1（Ｄ
n，Ｄn-1，Ｄn-2，…，Ｄ0）とパラレルデータＤｐ
2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）に変換する。その
後、分周比を設定するためのパラレルデータＤｐ
1（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）は、プログラマブル
分周器７４へ、チャージポンプ電流制御するためのパラ
レルデータＤｐ2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）は、
チャージポンプ電流制御回路７５へ、それぞれ出力され
る。
【００３２】本実施例においてはシリアルデータＤｓ1
とＤｓ2とよりＤｓ3を形成したが、シリアルデータＤｓ
3を予めメモリ７８に蓄えておき、データ生成手段であ
るマイクロコンピュータ７７によってプログラマブル分
周器７４へ出力してもよい。
とＤｓ2とよりＤｓ3を形成したが、シリアルデータＤｓ
3を予めメモリ７８に蓄えておき、データ生成手段であ
るマイクロコンピュータ７７によってプログラマブル分
周器７４へ出力してもよい。
【００３３】また、分周比設定シリアルデータＤｓ
1（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）及び、チャージポン
プ電流制御シリアルデータＤｓ2（Ｃm，Ｃm-1，Ｃm-2，
…，Ｃ0）の出力順序、各データのビット数は、任意に
設定可能である。
1（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0）及び、チャージポン
プ電流制御シリアルデータＤｓ2（Ｃm，Ｃm-1，Ｃm-2，
…，Ｃ0）の出力順序、各データのビット数は、任意に
設定可能である。
【００３４】チャージポンプ電流制御回路７５は、パラ
レルデータＤｐ2（Ｃm，Ｃm-1，Ｃm -2，…，Ｃ0）に基
づき、チャージポンプ回路７２のチャージポンプ電流を
制御する。パラレルデータＤｐ2（Ｃm，Ｃm-1，Ｃm-2，
…，Ｃ0）には最適なチャージポンプ電流の値が書き込
まれているのでチャージポンプ電流制御回路７５によっ
て最適なチャージポンプ電流を供給することができる。
レルデータＤｐ2（Ｃm，Ｃm-1，Ｃm -2，…，Ｃ0）に基
づき、チャージポンプ回路７２のチャージポンプ電流を
制御する。パラレルデータＤｐ2（Ｃm，Ｃm-1，Ｃm-2，
…，Ｃ0）には最適なチャージポンプ電流の値が書き込
まれているのでチャージポンプ電流制御回路７５によっ
て最適なチャージポンプ電流を供給することができる。
【００３５】図２は、本発明の一実施の形態であるチュ
ーナ装置のチャージポンプ回路とチャージポンプ電流制
御回路を示すブロック回路図である。図２において、従
来例と同一部分には同一の符号を付して示すと、７１は
位相比較器、７２はチャージポンプ回路、７５はチャー
ジポンプ電流制御回路、７６は直並列変換器である。
ーナ装置のチャージポンプ回路とチャージポンプ電流制
御回路を示すブロック回路図である。図２において、従
来例と同一部分には同一の符号を付して示すと、７１は
位相比較器、７２はチャージポンプ回路、７５はチャー
ジポンプ電流制御回路、７６は直並列変換器である。
【００３６】チャージポンプ回路７２は、ＰＮＰバイポ
ーラトランジスタＱ２０、Ｑ２４、Ｑ２６、ＮＰＮバイ
ポーラトランジスタＱ２３、Ｑ２５、ＰＭＯＳトランジ
スタＱ２１、ＮＭＯＳトランジスタＱ２２から構成され
る。バイポーラトランジスタＱ２０、Ｑ２４、Ｑ２６各
々のエミッタが電源（＋Ｂ）に共通に接続され、バイポ
ーラトランジスタＱ２０、Ｑ２４は、バイポーラトラン
ジスタＱ２６に対し、カレントミラー接続され、バイポ
ーラトランジスタＱ２０のコレクタが、ＰＭＯＳトラン
ジスタＱ２１のソースに接続される。従って、バイポー
ラトランジスタＱ２０のコレクタ電流である供給電流Ｉ
aは、バイポーラトランジスタＱ２６のコレクタを流れ
る制御電流Ｉcに比例した電流量となる。バイポーラト
ランジスタＱ２３、Ｑ２５各々のエミッタが接地される
と共に、カレントミラー接続されている。そして、バイ
ポーラトランジスタＱ２５のコレクタ及びベースが、バ
イポーラトランジスタＱ２４のコレクタに接続され、バ
イポーラトランジスタＱ２３のコレクタがＮＭＯＳトラ
ンジスタＱ２２のソースに接続される。従って、バイポ
ーラトランジスタＱ２３のコレクタ電流である供給電流
Ｉbも、バイポーラトランジスタＱ２６のコレクタを流
れる制御電流Ｉcに比例した電流量となる。
ーラトランジスタＱ２０、Ｑ２４、Ｑ２６、ＮＰＮバイ
ポーラトランジスタＱ２３、Ｑ２５、ＰＭＯＳトランジ
スタＱ２１、ＮＭＯＳトランジスタＱ２２から構成され
る。バイポーラトランジスタＱ２０、Ｑ２４、Ｑ２６各
々のエミッタが電源（＋Ｂ）に共通に接続され、バイポ
ーラトランジスタＱ２０、Ｑ２４は、バイポーラトラン
ジスタＱ２６に対し、カレントミラー接続され、バイポ
ーラトランジスタＱ２０のコレクタが、ＰＭＯＳトラン
ジスタＱ２１のソースに接続される。従って、バイポー
ラトランジスタＱ２０のコレクタ電流である供給電流Ｉ
aは、バイポーラトランジスタＱ２６のコレクタを流れ
る制御電流Ｉcに比例した電流量となる。バイポーラト
ランジスタＱ２３、Ｑ２５各々のエミッタが接地される
と共に、カレントミラー接続されている。そして、バイ
ポーラトランジスタＱ２５のコレクタ及びベースが、バ
イポーラトランジスタＱ２４のコレクタに接続され、バ
イポーラトランジスタＱ２３のコレクタがＮＭＯＳトラ
ンジスタＱ２２のソースに接続される。従って、バイポ
ーラトランジスタＱ２３のコレクタ電流である供給電流
Ｉbも、バイポーラトランジスタＱ２６のコレクタを流
れる制御電流Ｉcに比例した電流量となる。
【００３７】チャージポンプ電流制御回路７５はスイッ
チング機能付き定電流源ＲＩ0…ＲＩmより構成される。
定電流源ＲＩ0…ＲＩmの片方は、バイポーラトランジス
タＱ２６のコレクタに共通に接続され、もう片方は、共
通に接地される。定電流源ＲＩ0…ＲＩmの供給電流量
は、Ｉｃ0…Ｉｃmである。定電流源ＲＩ0…ＲＩmは、直
並列変換器７６から出力されるパラレルデータＤｐ
2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）によりオン／オフ制
御される。即ち、制御電流Ｉcは、定電流源ＲＩ0…ＲＩ
mのうち、オン状態となる定電流源の電流値の和に比例
した電流量となることから、制御電流Ｉcは、パラレル
データＤｐ2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）にて制御
可能となる。
チング機能付き定電流源ＲＩ0…ＲＩmより構成される。
定電流源ＲＩ0…ＲＩmの片方は、バイポーラトランジス
タＱ２６のコレクタに共通に接続され、もう片方は、共
通に接地される。定電流源ＲＩ0…ＲＩmの供給電流量
は、Ｉｃ0…Ｉｃmである。定電流源ＲＩ0…ＲＩmは、直
並列変換器７６から出力されるパラレルデータＤｐ
2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）によりオン／オフ制
御される。即ち、制御電流Ｉcは、定電流源ＲＩ0…ＲＩ
mのうち、オン状態となる定電流源の電流値の和に比例
した電流量となることから、制御電流Ｉcは、パラレル
データＤｐ2（Ｃm，Ｃm-1，Ｃm-2，…，Ｃ0）にて制御
可能となる。
【００３８】パラレルデータＤｐ2（Ｃm，Ｃm-1，
Ｃm-2，…，Ｃ0）のデータビット数は、任意に設定可能
である。また、それに伴い、チャージポンプ電流制御回
路７５のスイッチング機能付き定電流源ＲＩ0…ＲＩmの
個数も、任意に設定可能である。
Ｃm-2，…，Ｃ0）のデータビット数は、任意に設定可能
である。また、それに伴い、チャージポンプ電流制御回
路７５のスイッチング機能付き定電流源ＲＩ0…ＲＩmの
個数も、任意に設定可能である。
【００３９】このような構成において、チャージポンプ
回路７２は、位相比較器７１からの位相比較信号Ｑ１、
Ｑ２がそれぞれＰＭＯＳトランジスタＱ２１とＮＭＯＳ
トランジスタＱ２２のゲートに入力される。位相比較信
号Ｑ１が「Ｌ」時、ＰＭＯＳトランジスタＱ２１がオン
し、供給電流Ｉａがソースされ、位相比較信号Ｑ２が
「Ｈ」時、ＮＭＯＳトランジスタＱ２２がオンし、供給
電流Ｉbがシンクされる。そして、ＰＭＯＳトランジス
タＱ２１のドレインとＮＭＯＳトランジスタＱ２２のド
レインとの間から、チャージポンプ信号Ｐが得られる。
チャージポンプ信号Ｐは、ループフィルタ７３に供給さ
れる。
回路７２は、位相比較器７１からの位相比較信号Ｑ１、
Ｑ２がそれぞれＰＭＯＳトランジスタＱ２１とＮＭＯＳ
トランジスタＱ２２のゲートに入力される。位相比較信
号Ｑ１が「Ｌ」時、ＰＭＯＳトランジスタＱ２１がオン
し、供給電流Ｉａがソースされ、位相比較信号Ｑ２が
「Ｈ」時、ＮＭＯＳトランジスタＱ２２がオンし、供給
電流Ｉbがシンクされる。そして、ＰＭＯＳトランジス
タＱ２１のドレインとＮＭＯＳトランジスタＱ２２のド
レインとの間から、チャージポンプ信号Ｐが得られる。
チャージポンプ信号Ｐは、ループフィルタ７３に供給さ
れる。
【００４０】上述のようにチャージポンプ回路制御用デ
ータとして、最適なチャージポンプ電流値と直接対応し
ているパラレルデータＤｐ2（Ｃm，Ｃm-1，Ｃm-2，…，
Ｃ0）を使用することにより、最適なチャージポンプ電
流が供給でき、位相雑音特性の少ないチューナ装置を得
ることができる。特に、このチューナ装置は地上波デジ
タルテレビ放送受信用チューナのように、例えば受信帯
域が５０ＭＨｚ〜８０６ＭＨｚ（米国仕様）と非常に広
帯域で位相雑音特性が性能に大きく影響する場合におい
て効果がある。
ータとして、最適なチャージポンプ電流値と直接対応し
ているパラレルデータＤｐ2（Ｃm，Ｃm-1，Ｃm-2，…，
Ｃ0）を使用することにより、最適なチャージポンプ電
流が供給でき、位相雑音特性の少ないチューナ装置を得
ることができる。特に、このチューナ装置は地上波デジ
タルテレビ放送受信用チューナのように、例えば受信帯
域が５０ＭＨｚ〜８０６ＭＨｚ（米国仕様）と非常に広
帯域で位相雑音特性が性能に大きく影響する場合におい
て効果がある。
【００４１】また、マイクロコンピュータ７７からシリ
アルデータＤｓ3（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0，Ｃm，
Ｃm-1，Ｃm-2，…，Ｃ0）をおくり、分周比設定データ
とともにチャージポンプ回路制御用データを送ること
で、直並列変換器７６からパラレルデータＤｐ2（Ｃm，
Ｃm-1，Ｃm-2，…，Ｃ0）を送ることができ、直並列変
換器以降はデータの加工が不要であり、簡単な構成のチ
ャージ電流制御回路で最適なチャージポンプ電流を得る
ことができる。
アルデータＤｓ3（Ｄn，Ｄn-1，Ｄn-2，…，Ｄ0，Ｃm，
Ｃm-1，Ｃm-2，…，Ｃ0）をおくり、分周比設定データ
とともにチャージポンプ回路制御用データを送ること
で、直並列変換器７６からパラレルデータＤｐ2（Ｃm，
Ｃm-1，Ｃm-2，…，Ｃ0）を送ることができ、直並列変
換器以降はデータの加工が不要であり、簡単な構成のチ
ャージ電流制御回路で最適なチャージポンプ電流を得る
ことができる。
【００４２】分周比設定シリアルデータとは別に独立し
たチャージポンプ電流制御データを追加し、受信チャン
ネル毎にチャージポンプ電流が最適値となる制御データ
を備えることにより、きめ細やかなチャージポンプ電流
制御が可能となる。
たチャージポンプ電流制御データを追加し、受信チャン
ネル毎にチャージポンプ電流が最適値となる制御データ
を備えることにより、きめ細やかなチャージポンプ電流
制御が可能となる。
【００４３】
【発明の効果】本発明の請求項１記載のチューナ装置に
よれば、ＰＬＬ回路のチャージポンプ回路に印加する電
流を制御して、局部発振器の出力周波数を変化させ、該
出力周波数に基づいて周波数変換を行う周波数変換器を
有するチューナ装置において、前記チャージポンプ回路
に印加される電流は、分周比設定データとは別に設定さ
れたチャージポンプ制御データにより制御されることに
よりチャージポンプ電流を適切に設定することができ、
チューナ装置の位相雑音特性を適切に制御することがで
きる。
よれば、ＰＬＬ回路のチャージポンプ回路に印加する電
流を制御して、局部発振器の出力周波数を変化させ、該
出力周波数に基づいて周波数変換を行う周波数変換器を
有するチューナ装置において、前記チャージポンプ回路
に印加される電流は、分周比設定データとは別に設定さ
れたチャージポンプ制御データにより制御されることに
よりチャージポンプ電流を適切に設定することができ、
チューナ装置の位相雑音特性を適切に制御することがで
きる。
【００４４】また、本発明の請求項２記載のチューナ装
置よれば、チャージポンプ制御データは記憶手段に記録
されてなり、分周比設定データとともにデータ生成手段
から直並列変換器に送られることにより簡単な構成で適
切なチャージポンプ電流を得ることができ、チューナ装
置の位相雑音特性を適切に制御することができる。
置よれば、チャージポンプ制御データは記憶手段に記録
されてなり、分周比設定データとともにデータ生成手段
から直並列変換器に送られることにより簡単な構成で適
切なチャージポンプ電流を得ることができ、チューナ装
置の位相雑音特性を適切に制御することができる。
【００４５】また、本発明の請求項３記載のチューナ装
置によれば、前記チャージポンプ制御データは選局チャ
ンネル毎に設定されることを特徴とするものであり、選
局チャンネルに対して適切なチャージポンプ電流を得る
ことができ、チューナ装置の位相雑音特性を適切に制御
することができる。
置によれば、前記チャージポンプ制御データは選局チャ
ンネル毎に設定されることを特徴とするものであり、選
局チャンネルに対して適切なチャージポンプ電流を得る
ことができ、チューナ装置の位相雑音特性を適切に制御
することができる。
【図１】本発明の一実施の形態であるチューナ装置のＰ
ＬＬ回路を示すブロック図である。
ＬＬ回路を示すブロック図である。
【図２】本発明の一実施の形態であるチューナ装置のチ
ャージポンプ回路とチャージポンプ電流制御回路を示す
ブロック回路図である。
ャージポンプ回路とチャージポンプ電流制御回路を示す
ブロック回路図である。
【図３】本発明のシリアルデータＤｓ3を示す説明図で
ある。
ある。
【図４】チューナ装置を示すブロック図である。
【図５】従来例のチューナ装置のＰＬＬ回路を示すブロ
ック図である。
ック図である。
【図６】従来例のチューナ装置のチャージポンプ回路と
チャージポンプ電流制御回路とを示すブロック回路図で
ある。
チャージポンプ電流制御回路とを示すブロック回路図で
ある。
【図７】従来例のシリアルデータＤｓを示す説明図であ
る。
る。
５ 第１の周波数変換器 ６ 第１の局部発振器 ７ ＰＬＬ回路 ７２ チャージポンプ回路 ７５ チャージポンプ電流制御回路 ７６ 直並列変換器 ７７ マイクロコンピュータ ７８ メモリ
Claims (3)
- 【請求項１】 ＰＬＬ回路のチャージポンプ回路に印加
する電流を制御して、局部発振器の出力周波数を変化さ
せ、該出力周波数に基づいて周波数変換を行う周波数変
換器を有するチューナ装置において、前記チャージポン
プ回路に印加される電流は、分周比設定データとは別に
設定されたチャージポンプ制御データにより制御される
ことを特徴とするチューナ装置。 - 【請求項２】 請求項１記載のチューナ装置において、
チャージポンプ制御データは記憶手段に記録されてな
り、分周比設定データとともにデータ生成手段から直並
列変換器に送られることを特徴とするチューナ装置。 - 【請求項３】 請求項１記載のチューナ装置において、
前記チャージポンプ制御データは選局チャンネル毎に設
定されることを特徴とするチューナ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34628197A JPH11177347A (ja) | 1997-12-16 | 1997-12-16 | チューナ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34628197A JPH11177347A (ja) | 1997-12-16 | 1997-12-16 | チューナ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177347A true JPH11177347A (ja) | 1999-07-02 |
Family
ID=18382344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34628197A Pending JPH11177347A (ja) | 1997-12-16 | 1997-12-16 | チューナ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177347A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069685A (ko) * | 2001-02-27 | 2002-09-05 | 엘지이노텍 주식회사 | 디지털 튜너용 전압제어발진기 |
| JP2005124028A (ja) * | 2003-10-20 | 2005-05-12 | Ricoh Co Ltd | Ｐｌｌ回路 |
-
1997
- 1997-12-16 JP JP34628197A patent/JPH11177347A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069685A (ko) * | 2001-02-27 | 2002-09-05 | 엘지이노텍 주식회사 | 디지털 튜너용 전압제어발진기 |
| JP2005124028A (ja) * | 2003-10-20 | 2005-05-12 | Ricoh Co Ltd | Ｐｌｌ回路 |
| JP4679814B2 (ja) * | 2003-10-20 | 2011-05-11 | 株式会社リコー | Ｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5790942A (en) | Frequency modulation radio transmission device | |
| JPS627728B2 (ja) | ||
| EP0595632A2 (en) | Phase synchronization circuits | |
| JPH0251288B2 (ja) | ||
| US5281930A (en) | Frequency modulator | |
| KR100396880B1 (ko) | 가변 반송 주파수를 가지는 저잡음 주파수 변조기 | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH11177347A (ja) | チューナ装置 | |
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| US6469583B1 (en) | PLL control circuit for digital oscillation frequency control and control method adopted in the same | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH11308101A (ja) | チューナ装置 | |
| JPS627729B2 (ja) | ||
| KR20010057036A (ko) | 차동 차지펌프를 이용한 위상동기루프의 필터부 | |
| JP4163141B2 (ja) | Ｐｌｌ回路 | |
| JPH0698277A (ja) | テレビジョン受像機のａｇｃ装置 | |
| Kianush et al. | A global car radio IC with inaudible signal quality checks | |
| JPS5852374B2 (ja) | 周波数シンセサイザ受信機 | |
| JPH09181572A (ja) | 受信機の自動同調装置 | |
| JP2001068966A (ja) | フィルタの調整回路およびこれを使用した受信機 | |
| JPH04145728A (ja) | 電子チューナーの選局装置 | |
| JP2000183736A (ja) | 周波数シンセサイザ | |
| JPS6012828A (ja) | Ｒｆ部自動調整機能を有するシンセサイザ−チユ−ナ | |
| US4918407A (en) | Oscillation circuit | |
| JPH0191531A (ja) | 位相固定ループ回路に関する改良 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |