JP2000183736A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2000183736A JP2000183736A JP10362355A JP36235598A JP2000183736A JP 2000183736 A JP2000183736 A JP 2000183736A JP 10362355 A JP10362355 A JP 10362355A JP 36235598 A JP36235598 A JP 36235598A JP 2000183736 A JP2000183736 A JP 2000183736A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- periodic signal
- voltage
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＰＬＬシンセサイザを用いた周波数シンセサ
イザにおいて、設定された周波数チャンネルにおけるＶ
ＣＯの出力する周期信号の電力レベル及び電力分配器の
減衰量の差異により、周波数シンセサイザから出力され
る周期信号の電力レベルが変動するという課題があっ
た。 【解決手段】 周波数シンセサイザにおいてＰＬＬシン
セサイザの出力側に可変減衰器と、Ｄ−Ａ変換器と、Ｒ
ＯＭとから構成された利得制御回路を挿入することによ
り、周波数シンセサイザから出力される周期信号の電力
レベルを補正する。
イザにおいて、設定された周波数チャンネルにおけるＶ
ＣＯの出力する周期信号の電力レベル及び電力分配器の
減衰量の差異により、周波数シンセサイザから出力され
る周期信号の電力レベルが変動するという課題があっ
た。 【解決手段】 周波数シンセサイザにおいてＰＬＬシン
セサイザの出力側に可変減衰器と、Ｄ−Ａ変換器と、Ｒ
ＯＭとから構成された利得制御回路を挿入することによ
り、周波数シンセサイザから出力される周期信号の電力
レベルを補正する。
Description
【０００１】
【発明の属する技術分野】この発明は、ディジタル通信
やレーダ装置等に使用される周波数シンセサイザに関す
るものである。
やレーダ装置等に使用される周波数シンセサイザに関す
るものである。
【０００２】
【従来の技術】図６は従来の周波数シンセサイザのブロ
ック図である。図において、１は電圧制御発振器（以
下、ＶＣＯと称する。）、２は電力分配器、３は可変分
周器、４は基準信号発振器、５は位相比較器、６はルー
プフィルタ、７は第１の位相同期ループシンセサイザ
（以下、ＰＬＬシンセサイザと称する。）、８は第２の
ＰＬＬシンセサイザ、９はミキサ、１０は周波数シンセ
サイザの出力端子、１１は制御回路である。
ック図である。図において、１は電圧制御発振器（以
下、ＶＣＯと称する。）、２は電力分配器、３は可変分
周器、４は基準信号発振器、５は位相比較器、６はルー
プフィルタ、７は第１の位相同期ループシンセサイザ
（以下、ＰＬＬシンセサイザと称する。）、８は第２の
ＰＬＬシンセサイザ、９はミキサ、１０は周波数シンセ
サイザの出力端子、１１は制御回路である。
【０００３】次に、動作について説明する。まず、第１
及び第２のＰＬＬシンセサイザの動作について説明す
る。ＶＣＯ１の出力する周期信号を電力分配器２により
二つに電力分配し、一方を可変分周器３に入力し、外部
からの制御信号に設定された分周数にて分周する。位相
比較器５は、可変分周器３により分周された周期信号と
基準信号発振器４からの基準信号との位相差を検出して
ループフィルタ６に位相差に対応した誤差信号を送り、
一般的に低域通過フィルタにより構成されたループフィ
ルタ６は、この誤差信号をＶＣＯ１に必要な直流の電圧
信号に変換する。この電圧信号をＶＣＯ１に供給するこ
とにより位相同期の帰還ループが形成される。この位相
同期の帰還ループにより基準信号発振器４と位相同期し
た所望の周波数の周期信号を生成でき、電力分配器２に
より二つに分配した周期信号の他方がＰＬＬシンセサイ
ザの出力としてミキサ９に出力される。ミキサ９では第
１のＰＬＬシンセサイザ７と第２のＰＬＬシンセサイザ
８のそれぞれから出力された周期信号が周波数合成さ
れ、出力端子１０より出力信号として出力される。ここ
で、出力信号の周波数を変更するには、制御回路１１か
らの制御信号により可変分周器３の分周数を変更するこ
とにより行う。こうして、多くのチャンネルを持つ二つ
のＰＬＬシンセサイザを周波数合成することにより、さ
らにチャンネル数を増やす構成としている。
及び第２のＰＬＬシンセサイザの動作について説明す
る。ＶＣＯ１の出力する周期信号を電力分配器２により
二つに電力分配し、一方を可変分周器３に入力し、外部
からの制御信号に設定された分周数にて分周する。位相
比較器５は、可変分周器３により分周された周期信号と
基準信号発振器４からの基準信号との位相差を検出して
ループフィルタ６に位相差に対応した誤差信号を送り、
一般的に低域通過フィルタにより構成されたループフィ
ルタ６は、この誤差信号をＶＣＯ１に必要な直流の電圧
信号に変換する。この電圧信号をＶＣＯ１に供給するこ
とにより位相同期の帰還ループが形成される。この位相
同期の帰還ループにより基準信号発振器４と位相同期し
た所望の周波数の周期信号を生成でき、電力分配器２に
より二つに分配した周期信号の他方がＰＬＬシンセサイ
ザの出力としてミキサ９に出力される。ミキサ９では第
１のＰＬＬシンセサイザ７と第２のＰＬＬシンセサイザ
８のそれぞれから出力された周期信号が周波数合成さ
れ、出力端子１０より出力信号として出力される。ここ
で、出力信号の周波数を変更するには、制御回路１１か
らの制御信号により可変分周器３の分周数を変更するこ
とにより行う。こうして、多くのチャンネルを持つ二つ
のＰＬＬシンセサイザを周波数合成することにより、さ
らにチャンネル数を増やす構成としている。
【０００４】
【発明が解決しようとする課題】前記のように構成され
た周波数シンセサイザにおいて、ＶＣＯ１、電力分配器
２はそれぞれ図２（ａ），（ｂ）に示すように、固有の
周波数特性を持っている。そのために第１のＰＬＬシン
セサイザ及び第２のＰＬＬシンセサイザから出力される
周期信号の電力レベルの周波数特性は、ＶＣＯ１及び電
力分配器２の周波数特性が合成されるため、図２（ｃ）
に示すように、設定する周波数チャンネルにより非線形
に変動し、それにより周波数シンセサイザから出力され
る周期信号の電力レベルも非線形に変動する。これまで
は、上記のような周波数シンセサイザの非線形な周波数
特性を補正するには、ＶＣＯ１及び電力分配器２の周波
数特性を個々の試験調整により平坦化していたが、その
ためにＶＣＯ１及び電力分配器２が高価になるという課
題があった。
た周波数シンセサイザにおいて、ＶＣＯ１、電力分配器
２はそれぞれ図２（ａ），（ｂ）に示すように、固有の
周波数特性を持っている。そのために第１のＰＬＬシン
セサイザ及び第２のＰＬＬシンセサイザから出力される
周期信号の電力レベルの周波数特性は、ＶＣＯ１及び電
力分配器２の周波数特性が合成されるため、図２（ｃ）
に示すように、設定する周波数チャンネルにより非線形
に変動し、それにより周波数シンセサイザから出力され
る周期信号の電力レベルも非線形に変動する。これまで
は、上記のような周波数シンセサイザの非線形な周波数
特性を補正するには、ＶＣＯ１及び電力分配器２の周波
数特性を個々の試験調整により平坦化していたが、その
ためにＶＣＯ１及び電力分配器２が高価になるという課
題があった。
【０００５】この発明は、かかる課題を解決するために
なされたものであり、ＶＣＯ及び電力分配器の試験調整
を行わずに、第１のＰＬＬシンセサイザ及び第２のＰＬ
Ｌシンセサイザの周波数特性を平坦化する回路を追加す
ることにより、周波数シンセサイザが出力する周期信号
の電力レベルを設定された周波数チャンネルに依存しな
いよう安定化させることを目的とする。
なされたものであり、ＶＣＯ及び電力分配器の試験調整
を行わずに、第１のＰＬＬシンセサイザ及び第２のＰＬ
Ｌシンセサイザの周波数特性を平坦化する回路を追加す
ることにより、周波数シンセサイザが出力する周期信号
の電力レベルを設定された周波数チャンネルに依存しな
いよう安定化させることを目的とする。
【０００６】
【課題を解決するための手段】第１の発明による周波数
シンセサイザは、第１の制御電圧により設定された周波
数の周期信号を発生する電圧制御発振器、前記電圧制御
発振器の出力する周期信号を二つに電力分配する電力分
配器、前記電力分配器により分配された一方の周期信号
を外部からの制御信号により設定された分周数にて分周
する可変分周器、設定された周波数の基準信号を発生す
る基準信号発振器、前記基準信号発振器の出力する基準
信号と前記可変分周器の出力する周期信号との位相差を
検出する位相比較器、前記位相比較器の出力する検波信
号から不要波を除去し、前記電圧制御発振器へ前記第１
の制御電圧として出力するループフィルタにより構成さ
れる第１の位相同期ループシンセサイザと、前記電力分
配器により分配された他方の周期信号に対し、第２の制
御電圧により減衰量を設定する可変減衰器、前記可変減
衰器に前記第２の制御電圧を供給するディジタル−アナ
ログ変換器、前記ディジタル−アナログ変換器から出力
される電圧値が予めディジタル値で記憶されているＲＯ
Ｍにより構成される第１の利得制御回路と、前記第１の
位相同期ループシンセサイザと同一の構成からなる第２
の位相同期ループシンセサイザと、前記第１の利得制御
回路と同一の構成からなる第２の利得制御回路と、前記
第１の利得制御回路から出力される周期信号と前記第２
の利得制御回路から出力される周期信号を周波数合成す
るミキサとを備えたものである。
シンセサイザは、第１の制御電圧により設定された周波
数の周期信号を発生する電圧制御発振器、前記電圧制御
発振器の出力する周期信号を二つに電力分配する電力分
配器、前記電力分配器により分配された一方の周期信号
を外部からの制御信号により設定された分周数にて分周
する可変分周器、設定された周波数の基準信号を発生す
る基準信号発振器、前記基準信号発振器の出力する基準
信号と前記可変分周器の出力する周期信号との位相差を
検出する位相比較器、前記位相比較器の出力する検波信
号から不要波を除去し、前記電圧制御発振器へ前記第１
の制御電圧として出力するループフィルタにより構成さ
れる第１の位相同期ループシンセサイザと、前記電力分
配器により分配された他方の周期信号に対し、第２の制
御電圧により減衰量を設定する可変減衰器、前記可変減
衰器に前記第２の制御電圧を供給するディジタル−アナ
ログ変換器、前記ディジタル−アナログ変換器から出力
される電圧値が予めディジタル値で記憶されているＲＯ
Ｍにより構成される第１の利得制御回路と、前記第１の
位相同期ループシンセサイザと同一の構成からなる第２
の位相同期ループシンセサイザと、前記第１の利得制御
回路と同一の構成からなる第２の利得制御回路と、前記
第１の利得制御回路から出力される周期信号と前記第２
の利得制御回路から出力される周期信号を周波数合成す
るミキサとを備えたものである。
【０００７】第２の発明による周波数シンセサイザは、
第１の制御電圧により設定された周波数の周期信号を発
生する電圧制御発振器、前記電圧制御発振器の出力する
周期信号を二つに電力分配する電力分配器、前記電力分
配器により分配された一方の周期信号を外部からの制御
信号により設定された分周数にて分周する可変分周器、
設定された周波数の基準信号を発生する基準信号発振
器、前記基準信号発振器の出力する基準信号と前記可変
分周器の出力する周期信号との位相差を検出する位相比
較器、前記位相比較器の出力する検波信号から不要波を
除去し、前記電圧制御発振器へ前記第１の制御電圧とし
て出力するループフィルタにより構成される第１の位相
同期ループシンセサイザと、前記電力分配器により分配
された他方の周期信号に対し、第２の制御電圧により利
得を設定する可変利得増幅器、前記可変利得増幅器に前
記第２の制御電圧を供給するディジタル−アナログ変換
器、前記ディジタル−アナログ変換器から出力される電
圧値が予めディジタル値で記憶されているＲＯＭにより
構成される第１の利得制御回路と、前記第１の位相同期
ループシンセサイザと同一の構成からなる第２の位相同
期ループシンセサイザと、前記第１の利得制御回路と同
一の構成からなる第２の利得制御回路と、前記第１の利
得制御回路から出力される周期信号と前記第２の利得制
御回路から出力される周期信号を周波数合成するミキサ
とを備えたものである。
第１の制御電圧により設定された周波数の周期信号を発
生する電圧制御発振器、前記電圧制御発振器の出力する
周期信号を二つに電力分配する電力分配器、前記電力分
配器により分配された一方の周期信号を外部からの制御
信号により設定された分周数にて分周する可変分周器、
設定された周波数の基準信号を発生する基準信号発振
器、前記基準信号発振器の出力する基準信号と前記可変
分周器の出力する周期信号との位相差を検出する位相比
較器、前記位相比較器の出力する検波信号から不要波を
除去し、前記電圧制御発振器へ前記第１の制御電圧とし
て出力するループフィルタにより構成される第１の位相
同期ループシンセサイザと、前記電力分配器により分配
された他方の周期信号に対し、第２の制御電圧により利
得を設定する可変利得増幅器、前記可変利得増幅器に前
記第２の制御電圧を供給するディジタル−アナログ変換
器、前記ディジタル−アナログ変換器から出力される電
圧値が予めディジタル値で記憶されているＲＯＭにより
構成される第１の利得制御回路と、前記第１の位相同期
ループシンセサイザと同一の構成からなる第２の位相同
期ループシンセサイザと、前記第１の利得制御回路と同
一の構成からなる第２の利得制御回路と、前記第１の利
得制御回路から出力される周期信号と前記第２の利得制
御回路から出力される周期信号を周波数合成するミキサ
とを備えたものである。
【０００８】第３の発明による周波数シンセサイザは、
第１の制御電圧により設定された周波数の周期信号を発
生する電圧制御発振器、前記電圧制御発振器の出力する
周期信号を二つに電力分配する電力分配器、前記電力分
配器により分配された一方の周期信号を外部からの制御
信号により設定された分周数にて分周する可変分周器、
設定された周波数の基準信号を発生する基準信号発振
器、前記基準信号発振器の出力する基準信号と前記可変
分周器の出力する周期信号との位相差を検出する位相比
較器、前記位相比較器の出力する検波信号から不要波を
除去し、前記電圧制御発振器へ前記第１の制御電圧とし
て出力するループフィルタにより構成される第１の位相
同期ループシンセサイザと、前記電力分配器により分配
された他方の周期信号に対し、第２の制御信号により減
衰量を設定するディジタル減衰器、前記ディジタル減衰
器の前記第２の制御信号に対応した減衰量をディジタル
値として記憶するＲＯＭにより構成される第１の利得制
御回路と、前記第１の位相同期ループシンセサイザと同
一の構成からなる第２の位相同期ループシンセサイザ
と、前記第１の利得制御回路と同一の構成からなる第２
の利得制御回路と、前記第１の利得制御回路から出力さ
れる周期信号と前記第２の利得制御回路から出力される
周期信号を周波数合成するミキサとを備えたものであ
る。
第１の制御電圧により設定された周波数の周期信号を発
生する電圧制御発振器、前記電圧制御発振器の出力する
周期信号を二つに電力分配する電力分配器、前記電力分
配器により分配された一方の周期信号を外部からの制御
信号により設定された分周数にて分周する可変分周器、
設定された周波数の基準信号を発生する基準信号発振
器、前記基準信号発振器の出力する基準信号と前記可変
分周器の出力する周期信号との位相差を検出する位相比
較器、前記位相比較器の出力する検波信号から不要波を
除去し、前記電圧制御発振器へ前記第１の制御電圧とし
て出力するループフィルタにより構成される第１の位相
同期ループシンセサイザと、前記電力分配器により分配
された他方の周期信号に対し、第２の制御信号により減
衰量を設定するディジタル減衰器、前記ディジタル減衰
器の前記第２の制御信号に対応した減衰量をディジタル
値として記憶するＲＯＭにより構成される第１の利得制
御回路と、前記第１の位相同期ループシンセサイザと同
一の構成からなる第２の位相同期ループシンセサイザ
と、前記第１の利得制御回路と同一の構成からなる第２
の利得制御回路と、前記第１の利得制御回路から出力さ
れる周期信号と前記第２の利得制御回路から出力される
周期信号を周波数合成するミキサとを備えたものであ
る。
【０００９】第４の発明による周波数シンセサイザは、
第１の制御電圧により設定された周波数の周期信号を発
生する電圧制御発振器、前記電圧制御発振器の出力する
周期信号を二つに電力分配する電力分配器、前記電力分
配器により分配された一方の周期信号を外部からの制御
信号により設定された分周数にて分周する可変分周器、
設定された周波数の基準信号を発生する基準信号発振
器、前記基準信号発振器の出力する基準信号と前記可変
分周器の出力する周期信号との位相差を検出する位相比
較器、前記位相比較器の出力する検波信号から不要波を
除去し、前記電圧制御発振器へ前記第１の制御電圧とし
て出力するループフィルタにより構成される第１の位相
同期ループシンセサイザと、前記電力分配器により分配
された他方の周期信号に対し、第２の制御信号により減
衰量を設定する第１のディジタル減衰器と、前記第１の
位相同期ループシンセサイザと同一の構成からなる第２
の位相同期ループシンセサイザと、前記第１のディジタ
ル減衰器と同一の構成からなる第２のディジタル減衰器
と、前記第１のディジタル減衰器及び第２のディジタル
減衰器の前記第２の制御信号に対応した減衰量をディジ
タル値として記憶するＲＯＭと、前記第１のディジタル
減衰器から出力される周期信号と前記第２のディジタル
減衰器から出力される周期信号を周波数合成するミキサ
とを備えたものである。
第１の制御電圧により設定された周波数の周期信号を発
生する電圧制御発振器、前記電圧制御発振器の出力する
周期信号を二つに電力分配する電力分配器、前記電力分
配器により分配された一方の周期信号を外部からの制御
信号により設定された分周数にて分周する可変分周器、
設定された周波数の基準信号を発生する基準信号発振
器、前記基準信号発振器の出力する基準信号と前記可変
分周器の出力する周期信号との位相差を検出する位相比
較器、前記位相比較器の出力する検波信号から不要波を
除去し、前記電圧制御発振器へ前記第１の制御電圧とし
て出力するループフィルタにより構成される第１の位相
同期ループシンセサイザと、前記電力分配器により分配
された他方の周期信号に対し、第２の制御信号により減
衰量を設定する第１のディジタル減衰器と、前記第１の
位相同期ループシンセサイザと同一の構成からなる第２
の位相同期ループシンセサイザと、前記第１のディジタ
ル減衰器と同一の構成からなる第２のディジタル減衰器
と、前記第１のディジタル減衰器及び第２のディジタル
減衰器の前記第２の制御信号に対応した減衰量をディジ
タル値として記憶するＲＯＭと、前記第１のディジタル
減衰器から出力される周期信号と前記第２のディジタル
減衰器から出力される周期信号を周波数合成するミキサ
とを備えたものである。
【００１０】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示すブロック図である。図において１〜
１１は従来の技術と同様の部分であり、１２はＲＯＭ、
１３はＤ−Ａ変換器、１４は可変減衰器、１５は第１の
利得制御回路、１６は第２の利得制御回路である。
実施の形態１を示すブロック図である。図において１〜
１１は従来の技術と同様の部分であり、１２はＲＯＭ、
１３はＤ−Ａ変換器、１４は可変減衰器、１５は第１の
利得制御回路、１６は第２の利得制御回路である。
【００１１】前記のように構成された周波数シンセサイ
ザにおいて、第１のＰＬＬシンセサイザ７、第２のＰＬ
Ｌシンセサイザ８及びミキサ９の動作は従来の技術と同
一である。第１のＰＬＬシンセサイザ７及び第２のＰＬ
Ｌシンセサイザ８より出力される周期信号は、ＲＯＭ１
２、Ｄ−Ａ変換器１３、可変減衰器１４により構成され
た第１の利得制御回路１５及び第２の利得制御回路１６
にそれぞれ入力される。第１の利得制御回路１５及び第
２の利得制御回路１６は、ＲＯＭ１２が各周波数チャン
ネルごとに図２（ｄ）に示すようなＶＣＯ１の電力レベ
ル及び電力分配器２の減衰量の補正データを予め記録し
ており、可変分周器３への制御信号と同一の制御信号が
制御回路１１からＲＯＭ１２に供給されることによりＲ
ＯＭ１２及びＤ−Ａ変換器１３が可変減衰器１４の周波
数チャンネルに応じた減衰量を設定するため、図２
（ｅ）のように電力レベルを補正する。よってミキサ９
には電力レベルが均一な周期信号が選択周波数チャンネ
ルに応じて出力される。ミキサ９は第１の利得制御回路
１５及び第２の利得制御回路１６より入力された周期信
号を周波数合成し、周波数シンセサイザの出力端子１０
より出力する。なお、ＲＯＭ１２への補正データの記録
は、予め図２（ｃ）に示すようなデータを測定してお
き、このデータから図２（ｄ）の補正データを作成し
て、この作成された補正データをＲＯＭに格納すること
によって行われる。
ザにおいて、第１のＰＬＬシンセサイザ７、第２のＰＬ
Ｌシンセサイザ８及びミキサ９の動作は従来の技術と同
一である。第１のＰＬＬシンセサイザ７及び第２のＰＬ
Ｌシンセサイザ８より出力される周期信号は、ＲＯＭ１
２、Ｄ−Ａ変換器１３、可変減衰器１４により構成され
た第１の利得制御回路１５及び第２の利得制御回路１６
にそれぞれ入力される。第１の利得制御回路１５及び第
２の利得制御回路１６は、ＲＯＭ１２が各周波数チャン
ネルごとに図２（ｄ）に示すようなＶＣＯ１の電力レベ
ル及び電力分配器２の減衰量の補正データを予め記録し
ており、可変分周器３への制御信号と同一の制御信号が
制御回路１１からＲＯＭ１２に供給されることによりＲ
ＯＭ１２及びＤ−Ａ変換器１３が可変減衰器１４の周波
数チャンネルに応じた減衰量を設定するため、図２
（ｅ）のように電力レベルを補正する。よってミキサ９
には電力レベルが均一な周期信号が選択周波数チャンネ
ルに応じて出力される。ミキサ９は第１の利得制御回路
１５及び第２の利得制御回路１６より入力された周期信
号を周波数合成し、周波数シンセサイザの出力端子１０
より出力する。なお、ＲＯＭ１２への補正データの記録
は、予め図２（ｃ）に示すようなデータを測定してお
き、このデータから図２（ｄ）の補正データを作成し
て、この作成された補正データをＲＯＭに格納すること
によって行われる。
【００１２】実施の形態２．図３はこの発明の実施の形
態２を示すブロック図である。図において１〜１１は従
来の技術と同様の部分であり、１２はＲＯＭ、１３はＤ
−Ａ変換器、１５は第１の利得制御回路、１６は第２の
利得制御回路、１７は可変利得増幅器である。
態２を示すブロック図である。図において１〜１１は従
来の技術と同様の部分であり、１２はＲＯＭ、１３はＤ
−Ａ変換器、１５は第１の利得制御回路、１６は第２の
利得制御回路、１７は可変利得増幅器である。
【００１３】前記のように構成された周波数シンセサイ
ザにおいて、第１のＰＬＬシンセサイザ７、第２のＰＬ
Ｌシンセサイザ８及びミキサ９の動作は従来の技術と同
一である。第１のＰＬＬシンセサイザ７及び第２のＰＬ
Ｌシンセサイザ８より出力される周期信号は、ＲＯＭ１
２、Ｄ−Ａ変換器１３、可変利得増幅器１７により構成
された第１の利得制御回路１５及び第２の利得制御回路
１６にそれぞれ入力される。第１の利得制御回路１５及
び第２の利得制御回路１６は、ＲＯＭ１２が各周波数チ
ャンネルごとに図２（ｄ）に示すようなＶＣＯ１の電力
レベル及び電力分配器２の減衰量の補正データを予め記
録しており、可変分周器３への制御信号と同一の制御信
号が制御回路１１からＲＯＭ１２に供給されることによ
りＲＯＭ１２及びＤ−Ａ変換器１３が可変利得増幅器１
７の周波数チャンネルに応じた利得を設定するため、図
２（ｅ）のように電力レベルを補正する。よってミキサ
９には電力レベルが均一な周期信号が選択周波数チャン
ネルに応じて出力される。ミキサ９は第１の利得制御回
路１５及び第２の利得制御回路１６より入力された周期
信号を周波数合成し、周波数シンセサイザの出力端子１
０より出力する。
ザにおいて、第１のＰＬＬシンセサイザ７、第２のＰＬ
Ｌシンセサイザ８及びミキサ９の動作は従来の技術と同
一である。第１のＰＬＬシンセサイザ７及び第２のＰＬ
Ｌシンセサイザ８より出力される周期信号は、ＲＯＭ１
２、Ｄ−Ａ変換器１３、可変利得増幅器１７により構成
された第１の利得制御回路１５及び第２の利得制御回路
１６にそれぞれ入力される。第１の利得制御回路１５及
び第２の利得制御回路１６は、ＲＯＭ１２が各周波数チ
ャンネルごとに図２（ｄ）に示すようなＶＣＯ１の電力
レベル及び電力分配器２の減衰量の補正データを予め記
録しており、可変分周器３への制御信号と同一の制御信
号が制御回路１１からＲＯＭ１２に供給されることによ
りＲＯＭ１２及びＤ−Ａ変換器１３が可変利得増幅器１
７の周波数チャンネルに応じた利得を設定するため、図
２（ｅ）のように電力レベルを補正する。よってミキサ
９には電力レベルが均一な周期信号が選択周波数チャン
ネルに応じて出力される。ミキサ９は第１の利得制御回
路１５及び第２の利得制御回路１６より入力された周期
信号を周波数合成し、周波数シンセサイザの出力端子１
０より出力する。
【００１４】このように利得制御回路１５，１６に可変
利得増幅器１７を用いる構成をとることによって、実施
の形態１と異なり、出力電力の小さいＶＣＯ１を用いて
も周波数シンセサイザの所定の電力レベルまで電力増幅
できるために、ＶＣＯ１の小型化・低価格化が図れる。
利得増幅器１７を用いる構成をとることによって、実施
の形態１と異なり、出力電力の小さいＶＣＯ１を用いて
も周波数シンセサイザの所定の電力レベルまで電力増幅
できるために、ＶＣＯ１の小型化・低価格化が図れる。
【００１５】実施の形態３．図４はこの発明の実施の形
態３を示すブロック図である。図において１〜１１は従
来の技術と同様の部分であり、１２はＲＯＭ、１５は第
１の利得制御回路、１６は第２の利得制御回路、１８は
ディジタル減衰器である。
態３を示すブロック図である。図において１〜１１は従
来の技術と同様の部分であり、１２はＲＯＭ、１５は第
１の利得制御回路、１６は第２の利得制御回路、１８は
ディジタル減衰器である。
【００１６】前記のように構成された周波数シンセサイ
ザにおいて、第１のＰＬＬシンセサイザ７、第２のＰＬ
Ｌシンセサイザ８及びミキサ９の動作は従来の技術と同
一である。第１のＰＬＬシンセサイザ７及び第２のＰＬ
Ｌシンセサイザ８より出力される周期信号は、ＲＯＭ１
２、ディジタル減衰器１８により構成された第１の利得
制御回路１５及び第２の利得制御回路１６にそれぞれ入
力される。第１の利得制御回路１５及び第２の利得制御
回路１６は、ＲＯＭ１２が各周波数チャンネルごとに図
２（ｄ）に示すようなＶＣＯ１の電力レベル及び電力分
配器２の減衰量の補正データを記録しており、可変分周
器３への制御信号と同一の制御信号が制御回路１１から
ＲＯＭ１２に供給されることによりＲＯＭ１２及びＤ−
Ａ変換器１３がディジタル減衰器１８の周波数チャンネ
ルに応じた減衰量を設定するため、図２（ｅ）のように
電力レベルを補正する。よってミキサ９には電力レベル
が均一な周期信号が選択周波数チャンネルに応じて出力
される。ミキサ９は第１の利得制御回路１５及び第２の
利得制御回路１６より入力された周期信号を周波数合成
し、周波数シンセサイザの出力端子１０より出力する。
ザにおいて、第１のＰＬＬシンセサイザ７、第２のＰＬ
Ｌシンセサイザ８及びミキサ９の動作は従来の技術と同
一である。第１のＰＬＬシンセサイザ７及び第２のＰＬ
Ｌシンセサイザ８より出力される周期信号は、ＲＯＭ１
２、ディジタル減衰器１８により構成された第１の利得
制御回路１５及び第２の利得制御回路１６にそれぞれ入
力される。第１の利得制御回路１５及び第２の利得制御
回路１６は、ＲＯＭ１２が各周波数チャンネルごとに図
２（ｄ）に示すようなＶＣＯ１の電力レベル及び電力分
配器２の減衰量の補正データを記録しており、可変分周
器３への制御信号と同一の制御信号が制御回路１１から
ＲＯＭ１２に供給されることによりＲＯＭ１２及びＤ−
Ａ変換器１３がディジタル減衰器１８の周波数チャンネ
ルに応じた減衰量を設定するため、図２（ｅ）のように
電力レベルを補正する。よってミキサ９には電力レベル
が均一な周期信号が選択周波数チャンネルに応じて出力
される。ミキサ９は第１の利得制御回路１５及び第２の
利得制御回路１６より入力された周期信号を周波数合成
し、周波数シンセサイザの出力端子１０より出力する。
【００１７】このような構成をとることによって、実施
の形態１及び実施の形態２と異なり、第１の利得制御回
路１５及び第２の利得制御回路１６においてＤ−Ａ変換
器が必要なくなるため、回路の小型化が図れる。
の形態１及び実施の形態２と異なり、第１の利得制御回
路１５及び第２の利得制御回路１６においてＤ−Ａ変換
器が必要なくなるため、回路の小型化が図れる。
【００１８】実施の形態４．図５はこの発明の実施の形
態４を示すブロック図である。図において１〜１１は従
来の技術と同様の部分であり、１２はＲＯＭ、１９は第
１のディジタル減衰器、２０は第２のディジタル減衰器
である。
態４を示すブロック図である。図において１〜１１は従
来の技術と同様の部分であり、１２はＲＯＭ、１９は第
１のディジタル減衰器、２０は第２のディジタル減衰器
である。
【００１９】前記のように構成された周波数シンセサイ
ザにおいて、第１のＰＬＬシンセサイザ７、第２のＰＬ
Ｌシンセサイザ８及びミキサ９の動作は従来の技術と同
一である。第１のＰＬＬシンセサイザ７及び第２のＰＬ
Ｌシンセサイザ８より出力される周期信号は、第１のデ
ィジタル減衰器１９及び第２のディジタル減衰器２０に
それぞれ入力される。第１のディジタル減衰器１９及び
第２のディジタル減衰器２０は、ＲＯＭ１２が各周波数
チャンネルごとに図２（ｄ）に示すようなＶＣＯ１の電
力レベル及び電力分配器２の減衰量の補正データを記録
しており、可変分周器３への制御信号と同一の制御信号
が制御回路１１からＲＯＭ１２に供給されることにより
ＲＯＭ１２及びＤ−Ａ変換器１３が第１のディジタル減
衰器１９及び第２のディジタル減衰器２０の周波数チャ
ンネルに応じた減衰量を設定するため、図２（ｅ）のよ
うに電力レベルを補正する。よってミキサ９には電力レ
ベルが均一な周期信号が選択周波数チャンネルに応じて
出力される。ミキサ９は第１のディジタル減衰器１９及
び第２のディジタル減衰器２０より入力された周期信号
を周波数合成し、周波数シンセサイザの出力端子１０よ
り出力する。
ザにおいて、第１のＰＬＬシンセサイザ７、第２のＰＬ
Ｌシンセサイザ８及びミキサ９の動作は従来の技術と同
一である。第１のＰＬＬシンセサイザ７及び第２のＰＬ
Ｌシンセサイザ８より出力される周期信号は、第１のデ
ィジタル減衰器１９及び第２のディジタル減衰器２０に
それぞれ入力される。第１のディジタル減衰器１９及び
第２のディジタル減衰器２０は、ＲＯＭ１２が各周波数
チャンネルごとに図２（ｄ）に示すようなＶＣＯ１の電
力レベル及び電力分配器２の減衰量の補正データを記録
しており、可変分周器３への制御信号と同一の制御信号
が制御回路１１からＲＯＭ１２に供給されることにより
ＲＯＭ１２及びＤ−Ａ変換器１３が第１のディジタル減
衰器１９及び第２のディジタル減衰器２０の周波数チャ
ンネルに応じた減衰量を設定するため、図２（ｅ）のよ
うに電力レベルを補正する。よってミキサ９には電力レ
ベルが均一な周期信号が選択周波数チャンネルに応じて
出力される。ミキサ９は第１のディジタル減衰器１９及
び第２のディジタル減衰器２０より入力された周期信号
を周波数合成し、周波数シンセサイザの出力端子１０よ
り出力する。
【００２０】このような構成をとることによって実施の
形態３と異なり、第１のディジタル減衰器１９及び第２
のディジタル減衰器２０を一つのＲＯＭで制御するた
め、回路の小型化が図れる。
形態３と異なり、第１のディジタル減衰器１９及び第２
のディジタル減衰器２０を一つのＲＯＭで制御するた
め、回路の小型化が図れる。
【００２１】
【発明の効果】第１の発明によれば、前記のように構成
された周波数シンセサイザにおいて、可変減衰器を用い
た利得制御回路がＲＯＭ及びＤ−Ａ変換器により減衰量
を制御されるために、選択された周波数チャンネルによ
るＶＣＯの電力レベル及び電力分配器の減衰量の差異が
補正されて、周波数シンセサイザが出力する周期信号の
電力レベルが選択された周波数チャンネルに依存しない
ように安定化される。
された周波数シンセサイザにおいて、可変減衰器を用い
た利得制御回路がＲＯＭ及びＤ−Ａ変換器により減衰量
を制御されるために、選択された周波数チャンネルによ
るＶＣＯの電力レベル及び電力分配器の減衰量の差異が
補正されて、周波数シンセサイザが出力する周期信号の
電力レベルが選択された周波数チャンネルに依存しない
ように安定化される。
【００２２】また、第２の発明によれば、前記のように
構成された周波数シンセサイザにおいて、可変利得増幅
器を用いた利得制御回路がＲＯＭ及びＤ−Ａ変換器によ
り利得を制御されるために、選択された周波数チャンネ
ルによるＶＣＯの電力レベル及び電力分配器の減衰量の
差異が補正されて、周波数シンセサイザが出力する周期
信号の電力レベルが選択された周波数チャンネルに依存
しないように安定化される。また、利得制御回路での電
力損失をなくすことができる。
構成された周波数シンセサイザにおいて、可変利得増幅
器を用いた利得制御回路がＲＯＭ及びＤ−Ａ変換器によ
り利得を制御されるために、選択された周波数チャンネ
ルによるＶＣＯの電力レベル及び電力分配器の減衰量の
差異が補正されて、周波数シンセサイザが出力する周期
信号の電力レベルが選択された周波数チャンネルに依存
しないように安定化される。また、利得制御回路での電
力損失をなくすことができる。
【００２３】また、第３の発明によれば、前記のように
構成された周波数シンセサイザにおいて、ディジタル減
衰器を用いた利得制御回路がＲＯＭにより減衰量を制御
されるために、選択された周波数チャンネルによるＶＣ
Ｏの電力レベル及び電力分配器の減衰量の差異が補正さ
れて、周波数シンセサイザが出力する周期信号の電力レ
ベルが選択された周波数チャンネルに依存しないように
安定化される。また、利得制御回路においてＤ−Ａ変換
器が必要なくなり、回路の小型化が図れる。
構成された周波数シンセサイザにおいて、ディジタル減
衰器を用いた利得制御回路がＲＯＭにより減衰量を制御
されるために、選択された周波数チャンネルによるＶＣ
Ｏの電力レベル及び電力分配器の減衰量の差異が補正さ
れて、周波数シンセサイザが出力する周期信号の電力レ
ベルが選択された周波数チャンネルに依存しないように
安定化される。また、利得制御回路においてＤ−Ａ変換
器が必要なくなり、回路の小型化が図れる。
【００２４】また、第４の発明によれば、前記のように
構成された周波数シンセサイザにおいて、ディジタル減
衰器がＲＯＭにより減衰量を制御されるために、選択さ
れた周波数チャンネルによるＶＣＯの電力レベル及び電
力分配器の減衰量の差異が補正されて、周波数シンセサ
イザが出力する周期信号の電力レベルが選択された周波
数チャンネルに依存しないように安定化される。また、
二つのディジタル減衰器を一つのＲＯＭで制御すること
により、回路の小型化が図れる。
構成された周波数シンセサイザにおいて、ディジタル減
衰器がＲＯＭにより減衰量を制御されるために、選択さ
れた周波数チャンネルによるＶＣＯの電力レベル及び電
力分配器の減衰量の差異が補正されて、周波数シンセサ
イザが出力する周期信号の電力レベルが選択された周波
数チャンネルに依存しないように安定化される。また、
二つのディジタル減衰器を一つのＲＯＭで制御すること
により、回路の小型化が図れる。
【図１】 この発明による周波数シンセサイザの実施の
形態１を示す図である。
形態１を示す図である。
【図２】 この発明による周波数シンセサイザの実施の
形態２を示す図である。
形態２を示す図である。
【図３】 この発明による周波数シンセサイザの実施の
形態３を示す図である。
形態３を示す図である。
【図４】 この発明による周波数シンセサイザの実施の
形態４を示す図である。
形態４を示す図である。
【図５】 従来の周波数シンセサイザを示す図である。
【図６】 この発明による周波数シンセサイザの電力レ
ベルの変動とその補正動作の一例を示す図である。
ベルの変動とその補正動作の一例を示す図である。
１ ＶＣＯ、２ 電力分配器、３ 可変分周器、４ 基
準信号発振器、５ 位相比較器、６ ループフィルタ、
７ 第１のＰＬＬシンセサイザ、８ 第２のＰＬＬシン
セサイザ、９ ミキサ、１０ 周波数シンセサイザの出
力端子、１１制御回路、１２ ＲＯＭ、１３ Ｄ−Ａ変
換器、１４ 可変減衰器、１５ 第１の利得制御回路、
１６ 第２の利得制御回路、１７ 可変利得増幅器、１
８ ディジタル減衰器、１９ 第１のディジタル減衰
器、２０ 第２のディジタル減衰器。
準信号発振器、５ 位相比較器、６ ループフィルタ、
７ 第１のＰＬＬシンセサイザ、８ 第２のＰＬＬシン
セサイザ、９ ミキサ、１０ 周波数シンセサイザの出
力端子、１１制御回路、１２ ＲＯＭ、１３ Ｄ−Ａ変
換器、１４ 可変減衰器、１５ 第１の利得制御回路、
１６ 第２の利得制御回路、１７ 可変利得増幅器、１
８ ディジタル減衰器、１９ 第１のディジタル減衰
器、２０ 第２のディジタル減衰器。
Claims (4)
- 【請求項１】 第１の制御電圧により設定された周波数
の周期信号を発生する電圧制御発振器、前記電圧制御発
振器の出力する周期信号を二つに電力分配する電力分配
器、前記電力分配器により分配された一方の周期信号を
外部からの制御信号により設定された分周数にて分周す
る可変分周器、設定された周波数の基準信号を発生する
基準信号発振器、前記基準信号発振器の出力する基準信
号と前記可変分周器の出力する周期信号との位相差を検
出する位相比較器、前記位相比較器の出力する検波信号
から不要波を除去し、前記電圧制御発振器へ前記第１の
制御電圧として出力するループフィルタにより構成され
る第１の位相同期ループシンセサイザと、前記電力分配
器により分配された他方の周期信号に対し、第２の制御
電圧により減衰量を設定する可変減衰器、前記可変減衰
器に前記第２の制御電圧を供給するディジタル−アナロ
グ変換器、前記ディジタル−アナログ変換器から出力さ
れる電圧値が予めディジタル値で記憶されているＲＯＭ
により構成される第１の利得制御回路と、前記第１の位
相同期ループシンセサイザと同一の構成からなる第２の
位相同期ループシンセサイザと、前記第１の利得制御回
路と同一の構成からなる第２の利得制御回路と、前記第
１の利得制御回路から出力される周期信号と前記第２の
利得制御回路から出力される周期信号を周波数合成する
ミキサとを備えたことを特徴とする周波数シンセサイ
ザ。 - 【請求項２】 第１の制御電圧により設定された周波数
の周期信号を発生する電圧制御発振器、前記電圧制御発
振器の出力する周期信号を二つに電力分配する電力分配
器、前記電力分配器により分配された一方の周期信号を
外部からの制御信号により設定された分周数にて分周す
る可変分周器、設定された周波数の基準信号を発生する
基準信号発振器、前記基準信号発振器の出力する基準信
号と前記可変分周器の出力する周期信号との位相差を検
出する位相比較器、前記位相比較器の出力する検波信号
から不要波を除去し、前記電圧制御発振器へ前記第１の
制御電圧として出力するループフィルタにより構成され
る第１の位相同期ループシンセサイザと、前記電力分配
器により分配された他方の周期信号に対し、第２の制御
電圧により利得を設定する可変利得増幅器、前記可変利
得増幅器に前記第２の制御電圧を供給するディジタル−
アナログ変換器、前記ディジタル−アナログ変換器から
出力される電圧値が予めディジタル値で記憶されている
ＲＯＭにより構成される第１の利得制御回路と、前記第
１の位相同期ループシンセサイザと同一の構成からなる
第２の位相同期ループシンセサイザと、前記第１の利得
制御回路と同一の構成からなる第２の利得制御回路と、
前記第１の利得制御回路から出力される周期信号と前記
第２の利得制御回路から出力される周期信号を周波数合
成するミキサとを備えたことを特徴とする周波数シンセ
サイザ。 - 【請求項３】 第１の制御電圧により設定された周波数
の周期信号を発生する電圧制御発振器、前記電圧制御発
振器の出力する周期信号を二つに電力分配する電力分配
器、前記電力分配器により分配された一方の周期信号を
外部からの制御信号により設定された分周数にて分周す
る可変分周器、設定された周波数の基準信号を発生する
基準信号発振器、前記基準信号発振器の出力する基準信
号と前記可変分周器の出力する周期信号との位相差を検
出する位相比較器、前記位相比較器の出力する検波信号
から不要波を除去し、前記電圧制御発振器へ前記第１の
制御電圧として出力するループフィルタにより構成され
る第１の位相同期ループシンセサイザと、前記電力分配
器により分配された他方の周期信号に対し、第２の制御
信号により減衰量を設定するディジタル減衰器、前記デ
ィジタル減衰器の前記第２の制御信号に対応した減衰量
をディジタル値として記憶するＲＯＭにより構成される
第１の利得制御回路と、前記第１の位相同期ループシン
セサイザと同一の構成からなる第２の位相同期ループシ
ンセサイザと、前記第１の利得制御回路と同一の構成か
らなる第２の利得制御回路と、前記第１の利得制御回路
から出力される周期信号と前記第２の利得制御回路から
出力される周期信号を周波数合成するミキサとを備えた
ことを特徴とする周波数シンセサイザ。 - 【請求項４】 第１の制御電圧により設定された周波数
の周期信号を発生する電圧制御発振器、前記電圧制御発
振器の出力する周期信号を二つに電力分配する電力分配
器、前記電力分配器により分配された一方の周期信号を
外部からの制御信号により設定された分周数にて分周す
る可変分周器、設定された周波数の基準信号を発生する
基準信号発振器、前記基準信号発振器の出力する基準信
号と前記可変分周器の出力する周期信号との位相差を検
出する位相比較器、前記位相比較器の出力する検波信号
から不要波を除去し、前記電圧制御発振器へ前記第１の
制御電圧として出力するループフィルタにより構成され
る第１の位相同期ループシンセサイザと、前記電力分配
器により分配された他方の周期信号に対し、第２の制御
信号により減衰量を設定する第１のディジタル減衰器
と、前記第１の位相同期ループシンセサイザと同一の構
成からなる第２の位相同期ループシンセサイザと、前記
第１のディジタル減衰器と同一の構成からなる第２のデ
ィジタル減衰器と、前記第１のディジタル減衰器及び第
２のディジタル減衰器の前記第２の制御信号に対応した
減衰量をディジタル値として記憶するＲＯＭと、前記第
１のディジタル減衰器から出力される周期信号と前記第
２のディジタル減衰器から出力される周期信号を周波数
合成するミキサとを備えたことを特徴とする周波数シン
セサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10362355A JP2000183736A (ja) | 1998-12-21 | 1998-12-21 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10362355A JP2000183736A (ja) | 1998-12-21 | 1998-12-21 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183736A true JP2000183736A (ja) | 2000-06-30 |
Family
ID=18476644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10362355A Pending JP2000183736A (ja) | 1998-12-21 | 1998-12-21 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183736A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141657A (ja) * | 2006-12-05 | 2008-06-19 | Anritsu Corp | 信号発生装置 |
| KR101017592B1 (ko) | 2008-11-13 | 2011-02-28 | 엘아이지넥스원 주식회사 | 주파수 합성 장치 및 방법 |
| JP2011239127A (ja) * | 2010-05-10 | 2011-11-24 | Mitsubishi Electric Corp | 高周波発振源 |
-
1998
- 1998-12-21 JP JP10362355A patent/JP2000183736A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141657A (ja) * | 2006-12-05 | 2008-06-19 | Anritsu Corp | 信号発生装置 |
| KR101017592B1 (ko) | 2008-11-13 | 2011-02-28 | 엘아이지넥스원 주식회사 | 주파수 합성 장치 및 방법 |
| JP2011239127A (ja) * | 2010-05-10 | 2011-11-24 | Mitsubishi Electric Corp | 高周波発振源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236267B1 (en) | Linearization for power amplifiers using feed-forward and feedback control | |
| US6975687B2 (en) | Linearized offset QPSK modulation utilizing a sigma-delta based frequency modulator | |
| US5604468A (en) | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same | |
| CA1294013C (en) | Frequency modulation in phase-locked loops | |
| JP3079219B2 (ja) | 信号発生器 | |
| EP0961412B1 (en) | Frequency synthesiser | |
| US4313209A (en) | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation | |
| EP0044155B1 (en) | Frequency modulated phase-locked loop signal source | |
| US7558542B2 (en) | System and method for providing a transmitter for polar modulation and power amplifier linearization | |
| US20090108891A1 (en) | Bandwidth control in a mostly-digital pll/fll | |
| US20040183602A1 (en) | RC and SC filter compensation in a radio transceiver | |
| JP2901120B2 (ja) | 半整数による分割器およびアナログ利得補償を使用した低雑音周波数シンセサイザ | |
| US5424688A (en) | Frequency synthesizer apparatus incorporating phase modulation tracking means | |
| US6993300B2 (en) | Accurate gain direct modulation (KMOD) using a dual-loop PLL | |
| JPS58105631A (ja) | 周波数変調送信機 | |
| US5281930A (en) | Frequency modulator | |
| JP2000183736A (ja) | 周波数シンセサイザ | |
| JPH08222955A (ja) | 位相ロック周波数シンセサイザの広帯域周波数変調方法及び装置 | |
| JPH11355139A (ja) | 周波数シンセサイザ | |
| JPH05211449A (ja) | 分離変調及びチャンネル信号径路を有するｆｍ変調器回路 | |
| JP4815572B2 (ja) | 補償された高速ｐｌｌ回路 | |
| JPH08265145A (ja) | 周波数シンセサイザ | |
| JP2794707B2 (ja) | 周波数シフトキーイング式変調器 | |
| JPH11177347A (ja) | チューナ装置 | |
| JPS5819036A (ja) | 周波数シンセサイザ |