JPH08265145A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH08265145A JPH08265145A JP7063995A JP6399595A JPH08265145A JP H08265145 A JPH08265145 A JP H08265145A JP 7063995 A JP7063995 A JP 7063995A JP 6399595 A JP6399595 A JP 6399595A JP H08265145 A JPH08265145 A JP H08265145A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency synthesizer
- frequency
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 周波数シンセサイザにおいて、選択された周
波数チャンネルにおける周波数シンセサイザ内の各機能
回路における減衰量の差異を補償することにより、周波
数シンセサイザの出力信号の電力レベルを選択された周
波数チャンネルに依存しないように安定化させることを
目的とする。 【構成】 周波数シンセサイザにおいて電力分配器と周
波数合成器との間に可変減衰器と、ＤＡ変換器と、ＲＯ
Ｍとから構成された利得制御回路を挿入した。
波数チャンネルにおける周波数シンセサイザ内の各機能
回路における減衰量の差異を補償することにより、周波
数シンセサイザの出力信号の電力レベルを選択された周
波数チャンネルに依存しないように安定化させることを
目的とする。 【構成】 周波数シンセサイザにおいて電力分配器と周
波数合成器との間に可変減衰器と、ＤＡ変換器と、ＲＯ
Ｍとから構成された利得制御回路を挿入した。
Description
【０００１】
【産業上の利用分野】この発明は、デジタル通信やレー
ダ装置等に使用される周波数シンセサイザに関するもの
である。
ダ装置等に使用される周波数シンセサイザに関するもの
である。
【０００２】
【従来の技術】図８は従来の周波数シンセサイザのブロ
ック図である。図において、１は電圧制御発振器、２は
電力分配器、３は可変分周器、４は第１の基準信号発振
器、５は位相検波器、６はループフィルタ、７は第２の
基準信号発振器、８は周波数合成器、９は帯域通過フィ
ルタ、１０は周波数シンセサイザの出力端子である。
ック図である。図において、１は電圧制御発振器、２は
電力分配器、３は可変分周器、４は第１の基準信号発振
器、５は位相検波器、６はループフィルタ、７は第２の
基準信号発振器、８は周波数合成器、９は帯域通過フィ
ルタ、１０は周波数シンセサイザの出力端子である。
【０００３】次に動作について説明する。電力分配器２
により二つに分配した電圧制御発振器１の出力信号の一
方を外部制御による可変分周器３に入力し、設定周波数
により分周した信号を位相検波器５に入力する。この位
相検波器５では第１の基準信号発振器４の出力と可変分
周器３の出力との位相差を検出してループフィルタ６に
検波出力を送り、ループフィルタ６で不要波を除去し、
振幅・位相変調した電圧信号として出力する。この出力
電圧を電圧制御発振器１に供給することにより位相同期
の帰還ループが形成される。この位相同期の帰還ループ
により所望の周波数、及び第１の基準信号発振器４と合
った位相を持つ信号を生成でき、電力分配器２により二
つに分配した信号の他方が第２の基準信号発振器７と周
波数合成器８で周波数合成され、帯域通過フィルタ９を
通過して出力端子１０より出力信号として出力される。
により二つに分配した電圧制御発振器１の出力信号の一
方を外部制御による可変分周器３に入力し、設定周波数
により分周した信号を位相検波器５に入力する。この位
相検波器５では第１の基準信号発振器４の出力と可変分
周器３の出力との位相差を検出してループフィルタ６に
検波出力を送り、ループフィルタ６で不要波を除去し、
振幅・位相変調した電圧信号として出力する。この出力
電圧を電圧制御発振器１に供給することにより位相同期
の帰還ループが形成される。この位相同期の帰還ループ
により所望の周波数、及び第１の基準信号発振器４と合
った位相を持つ信号を生成でき、電力分配器２により二
つに分配した信号の他方が第２の基準信号発振器７と周
波数合成器８で周波数合成され、帯域通過フィルタ９を
通過して出力端子１０より出力信号として出力される。
【０００４】
【発明が解決しようとする課題】上記のように構成され
た周波数シンセサイザにおいて、図８の各機能回路はそ
れぞれ固有の周波数特性を持っており、そのために周波
数シンセサイザの出力端子１０の出力信号は電力レベル
が選択された周波数チャンネルごとに変動するという課
題があった。
た周波数シンセサイザにおいて、図８の各機能回路はそ
れぞれ固有の周波数特性を持っており、そのために周波
数シンセサイザの出力端子１０の出力信号は電力レベル
が選択された周波数チャンネルごとに変動するという課
題があった。
【０００５】この発明は、係る課題を解決するためにな
されたものであり、選択された周波数チャンネルごとの
各機能回路の減衰量のデータをもとに電力レベルの補正
を行う電力レベルの補償回路を挿入することにより、周
波数シンセサイザの出力信号の電力レベルを選択された
周波数チャンネルに依存しないように安定化させること
を目的とする。
されたものであり、選択された周波数チャンネルごとの
各機能回路の減衰量のデータをもとに電力レベルの補正
を行う電力レベルの補償回路を挿入することにより、周
波数シンセサイザの出力信号の電力レベルを選択された
周波数チャンネルに依存しないように安定化させること
を目的とする。
【０００６】
【課題を解決するための手段】この発明の実施例１によ
る周波数シンセサイザは、電力分配器と周波数合成器と
の間にダイオードにより構成された可変減衰器と、上記
可変減衰器に制御電圧を供給するＤＡ変換器及び、外部
制御信号に対応した上記ＤＡ変換器の出力電圧値をデジ
タル値として記憶したＲＯＭとからなる利得制御回路を
具備したものである。
る周波数シンセサイザは、電力分配器と周波数合成器と
の間にダイオードにより構成された可変減衰器と、上記
可変減衰器に制御電圧を供給するＤＡ変換器及び、外部
制御信号に対応した上記ＤＡ変換器の出力電圧値をデジ
タル値として記憶したＲＯＭとからなる利得制御回路を
具備したものである。
【０００７】また、この発明の実施例２による周波数シ
ンセサイザは、上記可変減衰器をバイポーラトランジス
タで構成するものである。
ンセサイザは、上記可変減衰器をバイポーラトランジス
タで構成するものである。
【０００８】また、この発明の実施例３による周波数シ
ンセサイザは、上記の可変減衰器を電界効果トランジス
タで構成するものである。
ンセサイザは、上記の可変減衰器を電界効果トランジス
タで構成するものである。
【０００９】また、この発明の実施例４による周波数シ
ンセサイザは、電力分配器と周波数合成器との間にバイ
ポーラトランジスタにより構成された可変利得増幅器
と、上記可変利得増幅器に制御電圧を供給するＤＡ変換
器及び、外部制御信号に対応した上記ＤＡ変換器の出力
電圧値をデジタル値として記憶したＲＯＭとからなる利
得制御回路を具備したものである。
ンセサイザは、電力分配器と周波数合成器との間にバイ
ポーラトランジスタにより構成された可変利得増幅器
と、上記可変利得増幅器に制御電圧を供給するＤＡ変換
器及び、外部制御信号に対応した上記ＤＡ変換器の出力
電圧値をデジタル値として記憶したＲＯＭとからなる利
得制御回路を具備したものである。
【００１０】また、この発明の実施例５による周波数シ
ンセサイザは、上記の可変利得増幅器を電界効果トラン
ジスタで構成するものである。
ンセサイザは、上記の可変利得増幅器を電界効果トラン
ジスタで構成するものである。
【００１１】また、この発明の実施例１による周波数シ
ンセサイザは、電力分配器と周波数合成器との間にダイ
オードにより構成されたデジタル減衰器及び、上記デジ
タル減衰器の外部制御信号に対応した減衰量をデジタル
値として記憶したＲＯＭとからなる利得制御回路を具備
したものである。
ンセサイザは、電力分配器と周波数合成器との間にダイ
オードにより構成されたデジタル減衰器及び、上記デジ
タル減衰器の外部制御信号に対応した減衰量をデジタル
値として記憶したＲＯＭとからなる利得制御回路を具備
したものである。
【００１２】また、この発明の実施例７による周波数シ
ンセサイザは、上記のデジタル減衰器を電界効果トラン
ジスタで構成するものである。
ンセサイザは、上記のデジタル減衰器を電界効果トラン
ジスタで構成するものである。
【００１３】
【作用】この発明の実施例１によれば、上記のように構
成された周波数シンセサイザにおいて、可変減衰器がＲ
ＯＭ及びＤＡ変換器により減衰量を制御されるために、
選択された周波数チャンネルによる各機能回路の減衰量
の差異が補正されて、周波数シンセサイザの出力信号の
電力レベルが選択された周波数チャンネルに依存せずに
安定化される。
成された周波数シンセサイザにおいて、可変減衰器がＲ
ＯＭ及びＤＡ変換器により減衰量を制御されるために、
選択された周波数チャンネルによる各機能回路の減衰量
の差異が補正されて、周波数シンセサイザの出力信号の
電力レベルが選択された周波数チャンネルに依存せずに
安定化される。
【００１４】また、この発明の実施例２によれば、上記
の同一の可変減衰器をバイポーラトランジスタによって
構成することにより実施例１よりも高周波の周波数シン
セサイザに対して同様の作用が得られる。
の同一の可変減衰器をバイポーラトランジスタによって
構成することにより実施例１よりも高周波の周波数シン
セサイザに対して同様の作用が得られる。
【００１５】また、この発明の実施例３によれば、上記
の同一の可変減衰器を電界効果トランジスタによって構
成することにより実施例２よりもさらに高周波の周波数
シンセサイザに対して同様の作用が得られる。
の同一の可変減衰器を電界効果トランジスタによって構
成することにより実施例２よりもさらに高周波の周波数
シンセサイザに対して同様の作用が得られる。
【００１６】また、この発明の実施例４によれば、上記
のように構成された周波数シンセサイザにおいて、可変
利得増幅器がＲＯＭ及びＤＡ変換器により利得を制御さ
れるために、選択された周波数チャンネルによる各機能
回路の減衰量の差異が補正されて、周波数シンセサイザ
の出力信号の電力レベルが選択された周波数チャンネル
に依存せずに安定化される。
のように構成された周波数シンセサイザにおいて、可変
利得増幅器がＲＯＭ及びＤＡ変換器により利得を制御さ
れるために、選択された周波数チャンネルによる各機能
回路の減衰量の差異が補正されて、周波数シンセサイザ
の出力信号の電力レベルが選択された周波数チャンネル
に依存せずに安定化される。
【００１７】また、この発明の実施例５によれば、上記
の可変利得増幅器を電界効果トランジスタによって構成
することにより実施例４よりも高周波の周波数シンセサ
イザに対して同様の作用が得られる。
の可変利得増幅器を電界効果トランジスタによって構成
することにより実施例４よりも高周波の周波数シンセサ
イザに対して同様の作用が得られる。
【００１８】また、この発明の実施例６によれば、上記
のように構成された周波数シンセサイザにおいて、デジ
タル減衰器がＲＯＭにより減衰量を制御されるために、
選択された周波数チャンネルによる各機能回路の減衰量
の差異が補正されて、周波数シンセサイザの出力信号の
電力レベルが選択された周波数チャンネルに依存せずに
安定化される。
のように構成された周波数シンセサイザにおいて、デジ
タル減衰器がＲＯＭにより減衰量を制御されるために、
選択された周波数チャンネルによる各機能回路の減衰量
の差異が補正されて、周波数シンセサイザの出力信号の
電力レベルが選択された周波数チャンネルに依存せずに
安定化される。
【００１９】また、この発明の実施例７によれば、上記
のデジタル減衰器を電界効果トランジスタによって構成
することにより実施例６よりも高周波の周波数シンセサ
イザに対して同様の作用が得られる。
のデジタル減衰器を電界効果トランジスタによって構成
することにより実施例６よりも高周波の周波数シンセサ
イザに対して同様の作用が得られる。
【００２０】
実施例１．図１はこの発明の実施例１を示すブロック図
であり、図において１〜１０は従来装置と同様の部分で
あり、１１はＲＯＭ、１２はＤＡ変換器、１３はダイオ
ードにより構成された可変減衰器である。
であり、図において１〜１０は従来装置と同様の部分で
あり、１１はＲＯＭ、１２はＤＡ変換器、１３はダイオ
ードにより構成された可変減衰器である。
【００２１】上記のように構成された周波数シンセサイ
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、ダイオードにより構成され
た可変減衰器１３により構成された利得制御回路によっ
て補正されて、第２の基準信号発振器７と周波数合成器
８で周波数合成され、帯域通過フィルタ９を通過して出
力端子１０より出力信号として出力される。ＲＯＭ１１
には各周波数チャンネルごとのデータが記録されている
ため、電力レベルが均一な出力信号を選択周波数チャン
ネルに応じて周波数シンセサイザの出力端子１０より得
られる。
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、ダイオードにより構成され
た可変減衰器１３により構成された利得制御回路によっ
て補正されて、第２の基準信号発振器７と周波数合成器
８で周波数合成され、帯域通過フィルタ９を通過して出
力端子１０より出力信号として出力される。ＲＯＭ１１
には各周波数チャンネルごとのデータが記録されている
ため、電力レベルが均一な出力信号を選択周波数チャン
ネルに応じて周波数シンセサイザの出力端子１０より得
られる。
【００２２】実施例２．図２はこの発明の実施例２を示
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１４はバイポーラトランジスタにより構成された可変減
衰器である。
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１４はバイポーラトランジスタにより構成された可変減
衰器である。
【００２３】上記のように構成された周波数シンセサイ
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、バイポーラトランジスタに
より構成された可変減衰器１４により構成された利得制
御回路によって補正されて、第２の基準信号発振器７と
周波数合成器８で周波数合成され、帯域通過フィルタ９
を通過して出力端子１０より出力信号として出力され
る。ＲＯＭ１１には各周波数チャンネルごとのデータが
記録されているため、電力レベルが均一な出力信号を選
択周波数チャンネルに応じて周波数シンセサイザの出力
端子１０より得られる。
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、バイポーラトランジスタに
より構成された可変減衰器１４により構成された利得制
御回路によって補正されて、第２の基準信号発振器７と
周波数合成器８で周波数合成され、帯域通過フィルタ９
を通過して出力端子１０より出力信号として出力され
る。ＲＯＭ１１には各周波数チャンネルごとのデータが
記録されているため、電力レベルが均一な出力信号を選
択周波数チャンネルに応じて周波数シンセサイザの出力
端子１０より得られる。
【００２４】実施例３．図３はこの発明の実施例３を示
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１５は電界効果トランジスタにより構成された可変減衰
器である。
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１５は電界効果トランジスタにより構成された可変減衰
器である。
【００２５】上記のように構成された周波数シンセサイ
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、電界効果トランジスタによ
り構成された可変減衰器１５により構成された利得制御
回路によって補正されて、第２の基準信号発振器７と周
波数合成器８で周波数合成され、帯域通過フィルタ９を
通過して出力端子１０より出力信号として出力される。
ＲＯＭ１１には各周波数チャンネルごとのデータが記録
されているため、電力レベルが均一な出力信号を選択周
波数チャンネルに応じて周波数シンセサイザの出力端子
１０より得られる。
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、電界効果トランジスタによ
り構成された可変減衰器１５により構成された利得制御
回路によって補正されて、第２の基準信号発振器７と周
波数合成器８で周波数合成され、帯域通過フィルタ９を
通過して出力端子１０より出力信号として出力される。
ＲＯＭ１１には各周波数チャンネルごとのデータが記録
されているため、電力レベルが均一な出力信号を選択周
波数チャンネルに応じて周波数シンセサイザの出力端子
１０より得られる。
【００２６】実施例４．図４はこの発明の実施例４を示
すブロック図であり、図において１〜１０は従来の装置
と同様の部分であり、１１はＲＯＭ、１２はＤＡ変換
器、１６はバイポーラトランジスタにより構成された可
変利得増幅器である。
すブロック図であり、図において１〜１０は従来の装置
と同様の部分であり、１１はＲＯＭ、１２はＤＡ変換
器、１６はバイポーラトランジスタにより構成された可
変利得増幅器である。
【００２７】上記のように構成された周波数シンセサイ
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、バイポーラトランジスタに
より構成された可変利得増幅器１６により構成された利
得制御回路によって補正されて、第２の基準信号発振器
７と周波数合成器８で周波数合成され、帯域通過フィル
タ９を通過して出力端子１０より出力信号として出力さ
れる。ＲＯＭ１１には各周波数チャンネルごとのデータ
が記録されているため、電力レベルが均一な出力信号を
選択周波数チャンネルに応じて周波数シンセサイザの出
力端子１０より得られる。
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、バイポーラトランジスタに
より構成された可変利得増幅器１６により構成された利
得制御回路によって補正されて、第２の基準信号発振器
７と周波数合成器８で周波数合成され、帯域通過フィル
タ９を通過して出力端子１０より出力信号として出力さ
れる。ＲＯＭ１１には各周波数チャンネルごとのデータ
が記録されているため、電力レベルが均一な出力信号を
選択周波数チャンネルに応じて周波数シンセサイザの出
力端子１０より得られる。
【００２８】実施例５．図５はこの発明の実施例５を示
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１７は電界効果トランジスタにより構成された可変利得
増幅器である。
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１７は電界効果トランジスタにより構成された可変利得
増幅器である。
【００２９】上記のように構成された周波数シンセサイ
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、電界効果トランジスタによ
り構成された可変利得増幅器１７により構成された利得
制御回路によって補正されて、第２の基準信号発振器７
と周波数合成器８で周波数合成され、帯域通過フィルタ
９を通過して出力端子１０より出力信号として出力され
る。ＲＯＭ１１には各周波数チャンネルごとのデータが
記録されているため、電力レベルが均一な出力信号を選
択周波数チャンネルに応じて周波数シンセサイザの出力
端子１０より得られる。
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、電界効果トランジスタによ
り構成された可変利得増幅器１７により構成された利得
制御回路によって補正されて、第２の基準信号発振器７
と周波数合成器８で周波数合成され、帯域通過フィルタ
９を通過して出力端子１０より出力信号として出力され
る。ＲＯＭ１１には各周波数チャンネルごとのデータが
記録されているため、電力レベルが均一な出力信号を選
択周波数チャンネルに応じて周波数シンセサイザの出力
端子１０より得られる。
【００３０】実施例６．図６はこの発明の実施例６を示
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１８はダイオードにより構成されたデジタル減衰器であ
る。
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１８はダイオードにより構成されたデジタル減衰器であ
る。
【００３１】上記のように構成された周波数シンセサイ
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、ダイオードにより構成され
たデジタル減衰器１８により構成された利得制御回路に
よって補正されて、第２の基準信号発振器７と周波数合
成器８で周波数合成され、帯域通過フィルタ９を通過し
て出力端子１０より出力信号として出力される。ＲＯＭ
１１には各周波数チャンネルごとのデータが記録されて
いるため、電力レベルが均一な出力信号を選択周波数チ
ャンネルに応じて周波数シンセサイザの出力端子１０よ
り得られる。
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、ダイオードにより構成され
たデジタル減衰器１８により構成された利得制御回路に
よって補正されて、第２の基準信号発振器７と周波数合
成器８で周波数合成され、帯域通過フィルタ９を通過し
て出力端子１０より出力信号として出力される。ＲＯＭ
１１には各周波数チャンネルごとのデータが記録されて
いるため、電力レベルが均一な出力信号を選択周波数チ
ャンネルに応じて周波数シンセサイザの出力端子１０よ
り得られる。
【００３２】実施例７．図７はこの発明の実施例７を示
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１９は電界効果トランジスタにより構成されたデジタル
減衰器である。
すブロック図であり、図において１〜１０は従来装置と
同様の部分であり、１１はＲＯＭ、１２はＤＡ変換器、
１９は電界効果トランジスタにより構成されたデジタル
減衰器である。
【００３３】上記のように構成された周波数シンセサイ
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、電界効果トランジスタによ
り構成されたデジタル減衰器１９により構成された利得
制御回路によって補正されて、第２の基準信号発振器７
と周波数合成器８で周波数合成され、帯域通過フィルタ
９を通過して出力端子１０より出力信号として出力され
る。ＲＯＭ１１には各周波数チャンネルごとのデータが
記録されているため、電力レベルが均一な出力信号を選
択周波数チャンネルに応じて周波数シンセサイザの出力
端子１０より得られる。
ザにおいて、電力分配器２により二つに分配した電圧制
御発振器１の出力信号の一方を外部制御による可変分周
器３に入力し、設定周波数により分周した信号を位相検
波器５に入力する。この位相検波器５では第１の基準信
号発振器４の出力と可変分周器３の出力との位相差を検
出してループフィルタ６に検波出力を送り、ループフィ
ルタ６で不要波を除去し、振幅・位相変調した電圧信号
として出力する。この出力電圧を電圧制御発振器１に供
給することにより位相同期の帰還ループが形成される。
この位相同期の帰還ループにより所望の周波数、及び第
１の基準信号発振器４と合った位相を持つ信号を生成で
き、電力分配器２により二つに分配した信号の他方がＲ
ＯＭ１１、ＤＡ変換器１２、電界効果トランジスタによ
り構成されたデジタル減衰器１９により構成された利得
制御回路によって補正されて、第２の基準信号発振器７
と周波数合成器８で周波数合成され、帯域通過フィルタ
９を通過して出力端子１０より出力信号として出力され
る。ＲＯＭ１１には各周波数チャンネルごとのデータが
記録されているため、電力レベルが均一な出力信号を選
択周波数チャンネルに応じて周波数シンセサイザの出力
端子１０より得られる。
【００３４】
【発明の効果】この発明の実施例１によれば、上記のよ
うに構成された周波数シンセサイザにおいて、可変減衰
器がＲＯＭ及びＤＡ変換器により減衰量を制御されるた
めに、選択された周波数チャンネルによる各機能回路の
減衰量の差異が補正されて、周波数シンセサイザの出力
信号の電力レベルが選択された周波数チャンネルに依存
せずに安定化される。
うに構成された周波数シンセサイザにおいて、可変減衰
器がＲＯＭ及びＤＡ変換器により減衰量を制御されるた
めに、選択された周波数チャンネルによる各機能回路の
減衰量の差異が補正されて、周波数シンセサイザの出力
信号の電力レベルが選択された周波数チャンネルに依存
せずに安定化される。
【００３５】また、この発明の実施例２によれば、上記
の同一の可変減衰器をバイポーラトランジスタによって
構成することにより実施例１よりも高周波の周波数シン
セサイザに対して同様の効果が得られる。
の同一の可変減衰器をバイポーラトランジスタによって
構成することにより実施例１よりも高周波の周波数シン
セサイザに対して同様の効果が得られる。
【００３６】また、この発明の実施例３によれば、上記
の同一の可変減衰器を電界効果トランジスタによって構
成することにより実施例２よりもさらに高周波の周波数
シンセサイザに対して同様の効果が得られる。
の同一の可変減衰器を電界効果トランジスタによって構
成することにより実施例２よりもさらに高周波の周波数
シンセサイザに対して同様の効果が得られる。
【００３７】また、この発明の実施例４によれば、上記
のように構成された周波数シンセサイザにおいて、可変
利得増幅器がＲＯＭ及びＤＡ変換器により利得を制御さ
れるために、選択された周波数チャンネルによる各機能
回路の減衰量の差異が補正されて、周波数シンセサイザ
の出力信号の電力レベルが選択された周波数チャンネル
に依存せずに安定化される。
のように構成された周波数シンセサイザにおいて、可変
利得増幅器がＲＯＭ及びＤＡ変換器により利得を制御さ
れるために、選択された周波数チャンネルによる各機能
回路の減衰量の差異が補正されて、周波数シンセサイザ
の出力信号の電力レベルが選択された周波数チャンネル
に依存せずに安定化される。
【００３８】また、この発明の実施例５によれば、上記
の可変利得増幅器を電界効果トランジスタによって構成
することにより実施例４よりも高周波の周波数シンセサ
イザに対して同様の効果が得られる。
の可変利得増幅器を電界効果トランジスタによって構成
することにより実施例４よりも高周波の周波数シンセサ
イザに対して同様の効果が得られる。
【００３９】また、この発明の実施例６によれば、上記
のように構成された周波数シンセサイザにおいて、デジ
タル減衰器がＲＯＭにより減衰量を制御されるために、
選択された周波数チャンネルによる各機能回路の減衰量
の差異が補正されて、周波数シンセサイザの出力信号の
電力レベルが選択された周波数チャンネルに依存せずに
安定化される。
のように構成された周波数シンセサイザにおいて、デジ
タル減衰器がＲＯＭにより減衰量を制御されるために、
選択された周波数チャンネルによる各機能回路の減衰量
の差異が補正されて、周波数シンセサイザの出力信号の
電力レベルが選択された周波数チャンネルに依存せずに
安定化される。
【００４０】また、この発明の実施例７によれば、上記
のデジタル減衰器を電界効果トランジスタによって構成
することにより実施例６よりも高周波の周波数シンセサ
イザに対して同様の効果が得られる。
のデジタル減衰器を電界効果トランジスタによって構成
することにより実施例６よりも高周波の周波数シンセサ
イザに対して同様の効果が得られる。
【図１】 この発明による周波数シンセサイザの実施例
１を示すブロック図である。
１を示すブロック図である。
【図２】 この発明による周波数シンセサイザの実施例
２を示すブロック図である。
２を示すブロック図である。
【図３】 この発明による周波数シンセサイザの実施例
３を示すブロック図である。
３を示すブロック図である。
【図４】 この発明による周波数シンセサイザの実施例
４を示すブロック図である。
４を示すブロック図である。
【図５】 この発明による周波数シンセサイザの実施例
５を示すブロック図である。
５を示すブロック図である。
【図６】 この発明による周波数シンセサイザの実施例
６を示すブロック図である。
６を示すブロック図である。
【図７】 この発明による周波数シンセサイザの実施例
７を示すブロック図である。
７を示すブロック図である。
【図８】 従来の周波数シンセサイザを示すブロック図
である。
である。
１ 電圧制御発振器、２ 電力分配器、３ 可変分周
器、４ 第１の基準信号発振器、５ 位相検波器、６
ループフィルタ、７ 第２の基準信号発振器、８周波数
合成器、９ 帯域通過フィルタ、１０ 周波数シンセサ
イザの出力ポート、１１ ＲＯＭ、１２ ＤＡ変換器、
１３ ダイオード可変減衰器、１４ バイポーラトラン
ジスタ可変減衰器、１５ 電界効果トランジスタ可変減
衰器、１６ バイポーラトランジスタ可変利得増幅器、
１７ 電界効果トランジスタ可変利得増幅器、１８ ダ
イオードデジタル減衰器、１９ 電界効果トランジスタ
デジタル減衰器。
器、４ 第１の基準信号発振器、５ 位相検波器、６
ループフィルタ、７ 第２の基準信号発振器、８周波数
合成器、９ 帯域通過フィルタ、１０ 周波数シンセサ
イザの出力ポート、１１ ＲＯＭ、１２ ＤＡ変換器、
１３ ダイオード可変減衰器、１４ バイポーラトラン
ジスタ可変減衰器、１５ 電界効果トランジスタ可変減
衰器、１６ バイポーラトランジスタ可変利得増幅器、
１７ 電界効果トランジスタ可変利得増幅器、１８ ダ
イオードデジタル減衰器、１９ 電界効果トランジスタ
デジタル減衰器。
Claims (6)
- 【請求項１】 電圧制御発振器、上記電圧制御発振器の
出力信号を二つに電力分配する電力分配器、上記電力分
配器により分配された一方の信号を分周する可変分周
器、第１の基準信号発振器、上記第１の基準信号発振器
の出力信号と上記可変分周器の出力信号である分周信号
との位相差を検出する位相検波器及び、上記位相検波器
の出力信号を入力信号とするループフィルタとからなる
位相同期型シンセサイザと、第２の基準信号発振器と、
上記電力分配器により分配された他方の信号と上記第２
の基準信号発振器の出力信号とを周波数合成する周波数
合成器及び、上記周波数合成器の出力信号を入力信号と
する帯域通過フィルタとからなる周波数シンセサイザに
おいて、上記電力分配器と上記周波数合成器との間にダ
イオードにより構成された可変減衰器と、上記可変減衰
器に制御電圧を供給するＤＡ変換器及び、外部制御信号
に対応した上記ＤＡ変換器の出力電圧値をデジタル値と
して記憶したＲＯＭとからなる利得制御回路を備えたこ
とを特徴とする周波数シンセサイザ。 - 【請求項２】 上記の可変減衰器はバイポーラトランジ
スタ、あるいは電界効果トランジスタにより構成されて
いることを特徴とする請求項１記載の周波数シンセサイ
ザ。 - 【請求項３】 電圧制御発振器、上記電圧制御発振器の
出力信号を二つに電力分配する電力分配器、上記電力分
配器により分配された一方の信号を分周する可変分周
器、第１の基準信号発振器、上記第１の基準信号発振器
の出力信号と上記可変分周器の出力信号である分周信号
との位相差を検出する位相検波器及び、上記位相検波器
の出力信号を入力信号とするループフィルタとからなる
位相同期型シンセサイザと、第２の基準信号発振器と、
上記電力分配器により分配された他方の信号と上記第２
の基準信号発振器の出力信号とを周波数合成する周波数
合成器及び、上記周波数合成器の出力信号を入力信号と
する帯域通過フィルタとからなる周波数シンセサイザに
おいて、上記電力分配器と上記周波数合成器との間にバ
イポーラトランジスタにより構成された可変利得増幅器
と、上記可変利得増幅器に制御電圧を供給するＤＡ変換
器及び、外部制御信号に対応した上記ＤＡ変換器の出力
電圧値をデジタル値として記憶したＲＯＭとからなる利
得制御回路を備えたことを特徴とする周波数シンセサイ
ザ。 - 【請求項４】 上記の可変利得増幅器は電界効果トラン
ジスタにより構成されていることを特徴とする請求項３
記載の周波数シンセサイザ。 - 【請求項５】 電圧制御発振器、上記電圧制御発振器の
出力信号を二つに電力分配する電力分配器、上記電力分
配器により分配された一方の信号を分周する可変分周
器、第１の基準信号発振器、上記第１の基準信号発振器
の出力信号と上記可変分周器の出力信号である分周信号
との位相差を検出する位相検波器及び、上記位相検波器
の出力信号を入力信号とするループフィルタとからなる
位相同期型シンセサイザと、第２の基準信号発振器と、
上記電力分配器により分配された他方の信号と上記第２
の基準信号発振器の出力信号とを周波数合成する周波数
合成器及び、上記周波数合成器の出力信号を入力信号と
する帯域通過フィルタとからなる周波数シンセサイザに
おいて、上記電力分配器と上記周波数合成器との間にダ
イオードにより構成されたデジタル減衰器及び、上記デ
ジタル減衰器の外部制御信号に対応した減衰量をデジタ
ル値として記憶したＲＯＭとからなる利得制御回路を備
えたことを特徴とする周波数シンセサイザ。 - 【請求項６】 上記のデジタル減衰器は電界効果トラン
ジスタにより構成されていることを特徴とする請求項５
記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7063995A JPH08265145A (ja) | 1995-03-23 | 1995-03-23 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7063995A JPH08265145A (ja) | 1995-03-23 | 1995-03-23 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08265145A true JPH08265145A (ja) | 1996-10-11 |
Family
ID=13245368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7063995A Pending JPH08265145A (ja) | 1995-03-23 | 1995-03-23 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08265145A (ja) |
-
1995
- 1995-03-23 JP JP7063995A patent/JPH08265145A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755774A (en) | Two-port synthesizer modulation system employing an improved reference phase modulator | |
| US6157271A (en) | Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor | |
| US6191653B1 (en) | Circuit and method for linearizing amplitude modulation in a power amplifier | |
| US4313209A (en) | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation | |
| US6236267B1 (en) | Linearization for power amplifiers using feed-forward and feedback control | |
| US4792768A (en) | Fast frequency settling signal generator utilizing a frequency locked-loop | |
| EP0944172A3 (en) | Phase-locked loop for generating an output signal in two or more frequency ranges | |
| US5126699A (en) | Digitally compensated modulation system for frequency synthesizers | |
| AU724336B2 (en) | Device and method for compensating phase distortion | |
| US6535719B1 (en) | FM transmitter | |
| US5424688A (en) | Frequency synthesizer apparatus incorporating phase modulation tracking means | |
| US4117422A (en) | Circuit for compensating vco nonlinearities in frequency modulated phase-locked loops and method thereof | |
| JP3858021B2 (ja) | 変調器、半導体集積回路、有線および無線通信装置 | |
| US4438412A (en) | Oscillator frequency control loop | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| EP0209754A2 (en) | Two-part synthesizer modulation system using a reference phase modulator | |
| JP3563678B2 (ja) | 高周波受信装置 | |
| JPH08265145A (ja) | 周波数シンセサイザ | |
| US4816782A (en) | Modulation sensitivity correction circuit for voltage-controlled oscillator | |
| US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
| JPH11355139A (ja) | 周波数シンセサイザ | |
| JP2000183736A (ja) | 周波数シンセサイザ | |
| WO2000033464A1 (en) | Improvements relating to phase lock loops | |
| KR100338643B1 (ko) | 위상동기루프에서 위상잡음을 감소시키기 위한 장치 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20130718 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |