JP2008141657A - 信号発生装置 - Google Patents
信号発生装置 Download PDFInfo
- Publication number
- JP2008141657A JP2008141657A JP2006328208A JP2006328208A JP2008141657A JP 2008141657 A JP2008141657 A JP 2008141657A JP 2006328208 A JP2006328208 A JP 2006328208A JP 2006328208 A JP2006328208 A JP 2006328208A JP 2008141657 A JP2008141657 A JP 2008141657A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- frequency
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】基準信号を出力する基準信号源1と、発振周波数を電圧制御可能な可変信号源3aを有し、可変信号源の出力信号を基準信号に位相同期させる複数のPLL手段31、32、・・3)と、各PLL手段の該各可変信号源の出力信号を合成する合成手段2と、各可変信号源の出力信号の位相が前記合成手段により合成後に同一となるように各可変信号源の出力信号の位相を調整する移相手段41、42、・・4Mとを備えた。
【選択図】 図1
Description
基準信号x(t)=ej2πfrt+jψr(t)に同期し、その出力信号の周波数fcは、基準信号の周波数frのN倍となる。このときの出力信号z(t)=ej2πfct+jψ(t) のスペクトラムの模擬的状態を示したのが図7(B)である。図7(B)で、実線はVCO3aが位相同期する前に、自身が有するスペクトラムを示し、点線が位相同期後の出力信号z(t)=ej2πfct+jψ(t) のスペクトラムである。このように周波数fcを中心として周波数fc±flの帯域内は、位相雑音が改善される。これはループフィルタ3dやループ利得に依存する。そして、周波数fc±flの帯域より外へ離調するにつれ、位相雑音が増え、その程度はN2Sψr(f)で示される。つまり、PLLのループ帯域外の位相雑音は、基準信号に含まれる位相雑音{Sψr(f)}のN2である。
請求項2に記載の発明は、請求項1に記載の発明において、前記位相同期発振器は、前記可変信号源の出力信号の周波数を分周する分周手段(3b)と、該分周手段の出力の位相と前記基準信号との位相を比較し、それらの位相が一致するように前記可変信号源を電圧制御する位相検出手段(3c)とを備え、かつ前記移相手段は、該位相検出手段の前であって前記入力経路形成手段側、前記位相同期発振器と前記合成手段との間、又は前記位相同期発振器を構成する可変信号源と前記位相検出手段との間の何れかに備えた。
請求項3に記載の発明は、請求項2に記載の発明において、予め各移相手段を制御する制御量を周波数制御信号に対応づけて記憶する位相制御量記憶手段(6b)を有し、該周波数制御信号を受けて該位相制御量記憶手段に記憶した制御量によって前記移相手段を制御する位相制御手段を備えた。
請求項4に記載の発明は、請求項1又は2に記載の発明において、前記合成手段が出力する合成された信号の振幅を検出する振幅検出手段(9)と、該振幅検出手段の出力を受けてその大きさが最大になるように、前記各移相手段を制御する位相制御手段(6)とを備え、前記振幅検出手段の出力の大きさが最大になるように制御することにより、前記合成手段により合成された前記各位相同期発振器の出力信号の位相が同一となるように調整する構成とした。
請求項5に記載の発明は、請求項4に記載の発明において、前記位相制御手段による移相手段の制御は、予め、動作初期時又は校正時期に行われ、該位相制御手段は、そのときに制御した制御量を記憶する位相制御量記憶手段(6b)を有し、動作時には該位相制御量記憶手段に記憶した制御量によって前記移相手段を制御する構成とした。
請求項6に記載の発明は、請求項1〜5のいずれか一項に記載の発明において、一部の前記位相同期発振器と前記合成手段との間に出力信号の振幅を可変する振幅可変手段(101、102、・・10M)を備え、該各PLL手段からの出力信号の大きさが同一となるよう調整される構成とした。
図1を基に第1の実施形態について説明する。
M個の位相同期しているVCOの各出力:
Zk(t)=ej2πfct+jψk(t) 、 (k=1,2・・・M)
条件1:測定時間においてψk(t)≪π/2、(k=1,2・・・M)
条件2:各ψk(t)は、無相関、つまり
limT→∞(1/T)∫0 Tψm(τ) ψn(t+τ)dτ=0,m≠n
合成信号 S(t)=ΣZk(t)=Mej2πfct{1+(j/M)Σψ(t) }
=Mej2πfct{1+jΦ(t) }
位相雑音 SΦ(f)=ΣSψk(f)=(1/M)Sψ(f)、
但し、VCO個々の位相雑音Sψk(f)が同じとしたとき、つまり、
Sψk(f)=Sψ(f)としたとき。
このような式からすると、M個のVCOの合成出力の位相雑音は、1/Mになる。図7(B)で言えば、雑音N2Sψr(f) なる無相関雑音が理想的には1/Mになる。
ここで、Sψk(f)=Sψ(f)は、推定であるが、完全にSψk(f)=Sψ(f)がなりたたない場合であっても、発明としての効果はでる。
図4を基に第2の実施形態について説明する。
第2の実施形態は、第1の実施形態における位相制御手段をより具体的なに示すとともに、各PLL手段と合成手段2との間に出力信号Z1〜ZMの振幅を同一に合わせるための減衰器101〜10Mを備えたものである。
第1の実施形態では、出力信号Z1〜ZMを同じレベルであつかったが、その振幅(強度)にはバラツキがある場合がある。そのときは、振幅に重み付けして合成することが望ましい。つまり、このように振幅にバラツキが出ると、位相雑音の平均化の程度に悪影響がでるおそれがあるからである。その影響について考察する。
Sψk=CkSψで(k=1,2・・・Mで、振幅の大きさによりCkの値が変わる。)それに対して、減衰器減衰器101〜10MのそれぞれにW1〜WMの重み付けして合成すると、次のように表せる。
個々のVCOの出力信号 Zk(t)=ej2πfct+jψk(t)
合成出力 S(t)=ΣWkZk(t)
=Aej2πfct+jΦ(t)
ここで、A=ΣWk、Φ(t)=(1/A)ΣWkψk(t)
位相雑音 SΦ(f)=(1/A2)Σ(Wk2Ck)Sψ(f)
そこで、(1/A2)Σ(Wk2Ck)を最小になるように各重みW1〜WMをコントロールすると、その重みは1/Ck1/2に相当する。
その場合、次のように表される。
合成出力の位相雑音 SΦ(f)={M/(Σ1/Ck1/2)2}Sψ(f)、
合成出力の振幅 A=Σ1/Ck1/2
つまり、合成出力の位相雑音 SΦ(f)では、各VCOの出力信号の振幅が影響してくることが分かる。
(イ)各VCOの出力の周波数毎に振幅を重み付け調整する。各VCOの出力周波数数帯域内での振幅変動の周波数依存性が高い場合に有効。ただし、その周波数の数だけ制御量を記憶するメモリが必要になる。
(ロ)各VCOの出力周波数帯域内を複数の帯域に分けて、分けた帯域毎に振幅を重み付け調整する。各VCOの出力周波数数帯域内で振幅変動の周波数依存性が複数帯域毎に一定の傾向を有するときは、その傾向毎に帯域を分けて重み付けするのに有効である。
(ハ)各VCOの出力信号Z1〜ZMに周波数依存性をうち消す等化器(例えば、フィルタ)を設ける。この場合は、各VCOの出力信号Z1〜ZMの出力周波数帯域が狭く、全体として一定傾向を有するような場合に有効である。なお、この場合は、図4で振幅制御手段7は、不要であるか、或いは等価器のパラメータ制御で済ませられる。この場合、図4の減衰器101〜10Mの代わりに、それぞれの周波数依存性に対応する等化器を備えればよい。
時期的には、実際使用する前、又は校正時点で行う。先ずスイッチ群7cを図4の上部側へ倒し、振幅調整手段7aとDAC群7dを結合させる。そして、周波数制御手段5により周波数制御情報Nを設定し、その時の帯域テーブル8から帯域情報BWnを設定する。そして、合成手段2の出力でパワーメータ等で振幅を測定しながら、各VCOの出力信号Z1〜ZMの振幅が同じになるように振幅調整手段7aにより重み付けを可変して与える。そのとき、PLL手段31〜3Mを一個ずつ動作させて各重み付け調整量を決定し、そのときの値を制御量Wn1〜WnMとして、振幅制御量記憶手段7bに記憶する。これを帯域情報BW1からBWhまで行い、全制御量Wn1〜WnM(n=1,2,・・・h)を取得し、記憶する。
スイッチ群7cを下へ倒し、DAC群7dと振幅制御量記憶手段7bとを接続する。そして、周波数制御手段5により周波数制御情報Nxにより各PLL手段を制御して、各VCOの出力信号Z1〜ZMを所望の周波数に設定する。帯域テーブル8からはその周波数制御情報Nx(x=1,2,・・・,h)が所属する帯域BWxを振幅制御量記憶手段7bへ送り、帯域BWxに対応して記憶されていた重み付け量Wx1〜WxMを読み出して、DAC群7cでアナログ量に変換して、各減衰器101〜10Mを制御して、それぞれの重み付け量をWx1〜WxMにさせる。
既に移相手段41〜4Mを制御する必要があることは記載したが、これは、図4の位相制御手段6で制御する。この構成は、制御量が振幅の重み付けか、位相量であるかの違いはあるが振幅制御手段7と同様である。なお、各VCOの出力信号Z1〜ZMの振幅の変化と位相の変化が同一傾向で対応づけが可能であれば帯域テーブル8を共用してもよいが、対応付けできないときは、別途専用に帯域テーブル8を持って、専用に帯域を分けるようにしても良い。以下、ここでは帯域テーブル8は共用できるものとして説明する。図4では、移相手段の配置は図2(A)と同じにしたが、図1,図2(B)の構成であっても良い。
時期的には、実際使用する前、又は校正時点で行う。先ずスイッチ群6cを図4の上部側へ倒し、位相量調整手段6aとDAC群6dを結合させる。そして、周波数制御手段5により周波数制御情報Nを設定し、その時の帯域テーブル8から帯域情報BWnを設定する。そして、合成手段2の出力で位相を測定しながら、各VCOの出力信号Z1〜ZMの位相が同じになるように位相量調整手段6aにより位相量を可変して制御量θn1〜θnMを決定する。そのとき、合成手段2の出力で振幅を測定しながら、例えば、PLL手段31〜3Mを動作させて移相手段42〜4Mの一つ一つを順次、合成手段2の出力の振幅が最大になるように調整することによって、各移相手段41〜4Mの制御量θn1〜θnMを決定しても良い(つまり、移相手段41の制御量θn1を固定とし、移相手段42を変化させて振幅が最大になるよう調整して制御量θn2を決定する。次に移相手段41及び42を固定し、移相手段43を変化させて振幅が最大になるよう調整して制御量θn3を決定する。なお、順序はバラバラでも良い。)。このようにして決定された制御量θn1〜θnMを、位相制御量記憶手段6bに記憶する。これを帯域情報BW1からBWhまで行い、全制御量θn1〜θnM(n=1,2,・・・h)を取得し、記憶する。
スイッチ群6cを下へ倒し、DAC群6dと位相制御量記憶手段6bとを接続する。そして、周波数制御手段5により周波数制御情報Nxにより各PLL手段を制御して、所望の周波数各VCOの出力信号Z1〜ZMを所望の周波数に設定する。帯域テーブル8からはその周波数制御情報Nx(x=1,2,・・・,h)が所属する帯域BWxを位相制御量記憶手段6bへ送り、帯域BWxに対応して記憶されていた位相制御量θx1〜θxMを読み出して、DAC群6でアナログ量に変換して、各移相手段41〜4Mを制御して、各移相変化量をθx1〜θxMにさせる。
第3の実施形態を図5に示す。図5は図4の振幅制御関係を省略し、移相手段41〜4Mを制御する移相制御量を自動的に取得する構成を示す。つまり、上記(C)で位相制御量を取得したのを自動で行う方法である。上記(C)において、位相量調整手段6aは、振幅検出手段9からの検出結果を受けて、その値が最大になるようDAC群6dを介して、各移相手段41〜4Mの制御量θn2(θ1は固定とする)〜θnMのそれぞれを変化させて、最大値を示したときの制御量を決定する。そして、これを帯域情報BW1からBWhまで行い、決定した全制御量θn1〜θnM(n=1,2,・・・h)を取得し、位相制御量記憶手段6bに記憶して、動作時は、上記(D)のように用いられる。なお振幅の最大値は、位相量調整手段6aは、振幅検出手段9が検出した値の制御量に対する微分値を求めて極性が反転する直前(微分値がほぼゼロ)の値であるところ見つければ良い。
Claims (6)
- 基準信号を入力する入力経路形成手段(11)と、発振周波数を電圧制御可能な可変信号源(3a)を有し、該可変信号源の出力信号を該基準信号に位相同期させた出力信号を出力する複数の位相同期発振器(31、32、・・3M)と、該各位相同期発振器の出力信号を合成する合成手段(2)と、前記各位相同期発振器の出力信号の位相が前記合成手段により合成後に同一となるように各位相同期発振器の出力信号の位相を調整する、前記複数と同じ又はそれより少ない数の移相手段(41、42、・・4M)を備えたことを特徴とする信号発生装置。
- 前記位相同期発振器は、前記可変信号源の出力信号の周波数を分周する分周手段(3b)と、該分周手段の出力の位相と前記基準信号との位相を比較し、それらの位相が一致するように前記可変信号源を電圧制御する位相検出手段(3c)とを備え、かつ前記移相手段は、該位相検出手段の前であって前記入力経路形成手段側、前記位相同期発振器と前記合成手段との間、又は前記位相同期発振器を構成する可変信号源と前記位相検出手段との間の何れかに備えたことを特徴とする請求項1に記載の信号発生装置。
- 予め各移相手段を制御する制御量を周波数制御信号に対応づけて記憶する位相制御量記憶手段(6b)を有し、該周波数制御信号を受けて該位相制御量記憶手段に記憶した制御量によって前記移相手段を制御する位相制御手段を備えたことを特徴とする請求項2に記載の信号発生装置。
- 前記合成手段が出力する合成された信号の振幅を検出する振幅検出手段(9)と、該振幅検出手段の出力を受けてその大きさが最大になるように、前記各移相手段を制御する位相制御手段(6)とを備え、前記振幅検出手段の出力の大きさが最大になるように制御することにより、前記合成手段により合成された前記各位相同期発振器の出力信号の位相が同一となるように調整することを特徴とする請求項1又は2に記載の信号発生装置。
- 前記位相制御手段による移相手段の制御は、予め、動作初期時又は校正時期に行われ、該位相制御手段は、そのときに制御した制御量を記憶する位相制御量記憶手段(6b)を有し、動作時には該位相制御量記憶手段に記憶した制御量によって前記移相手段を制御することを特徴とする請求項4に記載の信号発生装置。
- 一部の前記位相同期発振器と前記合成手段との間に出力信号の振幅を可変する振幅可変手段(101、102、・・10M)を備え、該各PLL手段からの出力信号の大きさが同一となるよう調整されることを特徴とする請求項1〜請求項5のいずれか一項に記載の信号発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328208A JP4757181B2 (ja) | 2006-12-05 | 2006-12-05 | 信号発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328208A JP4757181B2 (ja) | 2006-12-05 | 2006-12-05 | 信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008141657A true JP2008141657A (ja) | 2008-06-19 |
JP4757181B2 JP4757181B2 (ja) | 2011-08-24 |
Family
ID=39602632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006328208A Expired - Fee Related JP4757181B2 (ja) | 2006-12-05 | 2006-12-05 | 信号発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4757181B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015015572A (ja) * | 2013-07-04 | 2015-01-22 | 日本電気株式会社 | 発振回路、発振装置および発振方法 |
JP2015046799A (ja) * | 2013-08-28 | 2015-03-12 | 富士通株式会社 | 電子回路および制御方法 |
JP2015220480A (ja) * | 2014-05-14 | 2015-12-07 | 三菱電機株式会社 | 信号発生回路 |
JP2015228563A (ja) * | 2014-05-30 | 2015-12-17 | 富士通株式会社 | 受信回路 |
CN108051077A (zh) * | 2017-11-29 | 2018-05-18 | 北京无线电计量测试研究所 | 一种用于数字化相位噪声测量参考源系统 |
WO2020003514A1 (ja) * | 2018-06-29 | 2020-01-02 | 三菱電機株式会社 | 位相振幅制御発振装置 |
WO2020012557A1 (ja) * | 2018-07-10 | 2020-01-16 | 三菱電機株式会社 | 位相同期回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5738031A (en) * | 1980-08-18 | 1982-03-02 | Furuno Electric Co Ltd | Phase controlling circuit |
JPS61216529A (ja) * | 1985-03-22 | 1986-09-26 | Kokusai Electric Co Ltd | 誘導無線周波数シンセサイザ装置 |
JPS6429019A (en) * | 1987-07-23 | 1989-01-31 | Nec Corp | Mutual synchronizing signal generator |
JPH0832539A (ja) * | 1994-07-14 | 1996-02-02 | Advantest Corp | 多チャンネル位相可変信号発生装置 |
JP2000183736A (ja) * | 1998-12-21 | 2000-06-30 | Mitsubishi Electric Corp | 周波数シンセサイザ |
-
2006
- 2006-12-05 JP JP2006328208A patent/JP4757181B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5738031A (en) * | 1980-08-18 | 1982-03-02 | Furuno Electric Co Ltd | Phase controlling circuit |
JPS61216529A (ja) * | 1985-03-22 | 1986-09-26 | Kokusai Electric Co Ltd | 誘導無線周波数シンセサイザ装置 |
JPS6429019A (en) * | 1987-07-23 | 1989-01-31 | Nec Corp | Mutual synchronizing signal generator |
JPH0832539A (ja) * | 1994-07-14 | 1996-02-02 | Advantest Corp | 多チャンネル位相可変信号発生装置 |
JP2000183736A (ja) * | 1998-12-21 | 2000-06-30 | Mitsubishi Electric Corp | 周波数シンセサイザ |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015015572A (ja) * | 2013-07-04 | 2015-01-22 | 日本電気株式会社 | 発振回路、発振装置および発振方法 |
JP2015046799A (ja) * | 2013-08-28 | 2015-03-12 | 富士通株式会社 | 電子回路および制御方法 |
JP2015220480A (ja) * | 2014-05-14 | 2015-12-07 | 三菱電機株式会社 | 信号発生回路 |
JP2015228563A (ja) * | 2014-05-30 | 2015-12-17 | 富士通株式会社 | 受信回路 |
CN108051077A (zh) * | 2017-11-29 | 2018-05-18 | 北京无线电计量测试研究所 | 一种用于数字化相位噪声测量参考源系统 |
CN108051077B (zh) * | 2017-11-29 | 2020-05-26 | 北京无线电计量测试研究所 | 一种用于数字化相位噪声测量参考源系统 |
WO2020003514A1 (ja) * | 2018-06-29 | 2020-01-02 | 三菱電機株式会社 | 位相振幅制御発振装置 |
US11171657B2 (en) | 2018-06-29 | 2021-11-09 | Mitsubishi Electric Corporation | Phase and amplitude controlled oscillation device |
WO2020012557A1 (ja) * | 2018-07-10 | 2020-01-16 | 三菱電機株式会社 | 位相同期回路 |
JPWO2020012557A1 (ja) * | 2018-07-10 | 2020-12-17 | 三菱電機株式会社 | 位相同期回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4757181B2 (ja) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4757181B2 (ja) | 信号発生装置 | |
US7890070B2 (en) | Filter circuit arrangement | |
US8305115B2 (en) | Elimination of fractional N boundary spurs in a signal synthesizer | |
US6985043B2 (en) | Atomic oscillator | |
JP2010071899A (ja) | Fmcw信号生成器及びそれを用いたレーダ装置 | |
JP6770606B2 (ja) | デューティサイクルが可変な基準発振器、周波数合成器、及び基準発振器を備える信号レシーバー | |
US7804370B2 (en) | Frequency generator | |
RU2602990C1 (ru) | Синтезатор частот | |
US7271678B2 (en) | Apparatus and method for generating frequencies | |
US20050093584A1 (en) | Fast-hopping frequency synthesizer | |
US8253502B2 (en) | Spread spectrum clock generator and semiconductor device | |
US7953383B2 (en) | Dual band receiver | |
JP2011080927A (ja) | スペクトラムアナライザ | |
JP4113207B2 (ja) | 位相制御方法及び位相制御発振装置、送信用アレーアンテナ | |
JP2011172071A (ja) | Pll回路 | |
JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
JP2020182031A (ja) | Pll装置 | |
JP2011166473A (ja) | 半導体集積回路 | |
KR101865324B1 (ko) | 피아 식별기의 주파수 합성 장치 | |
JPH07260923A (ja) | レーダ装置用送信源 | |
KR101865323B1 (ko) | 피아 식별기의 주파수 합성 방법 | |
JP2005072884A (ja) | ダイバーシチ受信装置 | |
JP2002151960A (ja) | Pll回路 | |
EP1091487B1 (en) | Method and apparatus for eliminating self quieter signals generated in synthesiser receivers | |
JPH08102659A (ja) | 可変周波数発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081028 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4757181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |