WO2020003514A1 - 位相振幅制御発振装置 - Google Patents

位相振幅制御発振装置 Download PDF

Info

Publication number
WO2020003514A1
WO2020003514A1 PCT/JP2018/024898 JP2018024898W WO2020003514A1 WO 2020003514 A1 WO2020003514 A1 WO 2020003514A1 JP 2018024898 W JP2018024898 W JP 2018024898W WO 2020003514 A1 WO2020003514 A1 WO 2020003514A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
oscillator
output wave
frequency
oscillation frequency
Prior art date
Application number
PCT/JP2018/024898
Other languages
English (en)
French (fr)
Inventor
津留　正臣
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP18925031.9A priority Critical patent/EP3796559B1/en
Priority to PCT/JP2018/024898 priority patent/WO2020003514A1/ja
Priority to JP2020527145A priority patent/JP6815565B2/ja
Priority to CN201880094977.0A priority patent/CN112313878B/zh
Publication of WO2020003514A1 publication Critical patent/WO2020003514A1/ja
Priority to US17/109,513 priority patent/US11171657B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Definitions

  • the present invention relates to a phase-amplitude controlled oscillator that controls the phase and amplitude of a combined output wave.
  • Patent Literature 1 discloses a phase-locked loop type frequency synthesizer of a fractional-N system (fractional dividing system).
  • the phase locked loop type frequency synthesizer disclosed in Patent Document 1 controls the phase of an output signal by offsetting a control pattern of a frequency divider synchronized with a reference signal.
  • the phase locked loop frequency synthesizer disclosed in Patent Document 1 can control the phase of an output signal.
  • the phase-locked loop frequency synthesizer disclosed in Patent Document 1 has a problem that the amplitude of the output signal cannot be controlled.
  • the present invention has been made to solve the above-described problems, and has as its object to provide a phase-amplitude controlled oscillator that can control the phase and amplitude of a combined output wave.
  • a phase amplitude controlled oscillator includes a reference oscillator that outputs an oscillation frequency, a first oscillator that synchronizes the oscillation frequency of the reference oscillator with an oscillation frequency, and a second oscillator that synchronizes the oscillation frequency of the reference oscillator with the oscillation frequency.
  • Oscillator a combiner that combines the output wave of the first oscillator and the output wave of the second oscillator, a first controller that controls the phase of the oscillation frequency of the first oscillator, and a second oscillator A second controller for controlling the phase of the oscillation frequency of the first and second oscillators.
  • the first and second controllers perform control for shifting the phases of the respective oscillation frequencies of the first and second oscillators in the same direction.
  • control By controlling the phase of the output wave after combining by the combiner, and by performing control to shift the phase of each oscillation frequency in the first and second oscillators in the opposite direction, after the combining by the combiner, Control the amplitude of the output wave It is obtained by the.
  • the first and second controllers perform control to shift the phases of the respective oscillation frequencies in the first and second oscillators in the same direction, so that the output after the synthesis by the synthesizer is performed.
  • the amplitude of the output wave after synthesis by the synthesizer is controlled, A phase-amplitude controlled oscillator was constructed. Therefore, the phase-amplitude controlled oscillation device according to the present invention can control the phase and the amplitude of the combined output wave.
  • FIG. 1A is a configuration diagram illustrating a phase-amplitude controlled oscillation device according to a first embodiment under a situation where phase control is performed.
  • FIG. 1B is a diagram illustrating a phase-amplitude controlled oscillation according to a first embodiment under a situation where amplitude control is performed. It is a block diagram showing an apparatus.
  • Oscillation frequency f o1, f o2 is an explanatory view showing an output wave of the phase after the synthesis by the synthesis unit 4 when synchronizing the oscillation frequency f r.
  • Delta] f o only the control signal for changing the oscillation frequency is an explanatory diagram showing the phase and amplitude of the output wave after synthesis by the synthesizer 4 when given to the oscillation frequency control terminal 2a, 3a.
  • Delta] f o only the control signal for changing the oscillation frequency is given to the oscillation frequency control terminal 2a, after synthesis by the synthesizer 4 when the control signal for changing only the oscillating frequency -.DELTA.f o is given to the oscillation frequency control terminal 3a
  • FIG. 4 is an explanatory diagram showing the phase and amplitude of the output wave of FIG.
  • FIG. 5A is a configuration diagram illustrating a phase-amplitude controlled oscillation device according to a second embodiment under a situation where phase control is performed.
  • FIG. 5B is a diagram illustrating a phase-amplitude controlled oscillation according to a second embodiment under a situation where amplitude control is performed. It is a block diagram showing an apparatus.
  • FIG. 6A is a configuration diagram illustrating a phase-amplitude controlled oscillation device according to a third embodiment in a state where phase control is performed.
  • FIG. 6B is a diagram illustrating a phase-amplitude controlled oscillation according to a third embodiment under a condition where amplitude control is performed. It is a block diagram showing an apparatus.
  • FIG. 4 is an explanatory diagram showing a relationship between respective control voltages and an oscillation frequency at an oscillation frequency control terminal 24a of a first voltage controlled oscillator 24 and an oscillation frequency control terminal 34a of a second voltage controlled oscillator 34.
  • FIG. 8A is a configuration diagram illustrating a phase-amplitude controlled oscillation device according to a fourth embodiment in a state where phase control is performed
  • FIG. 8B is a diagram illustrating a phase-amplitude controlled oscillation according to a fourth embodiment under amplitude controlled condition. It is a block diagram showing an apparatus.
  • FIG. 1 is a configuration diagram showing a phase-amplitude controlled oscillator according to the first embodiment.
  • FIG. 1A is a configuration diagram showing the phase-amplitude controlled oscillation device according to the first embodiment in a situation where phase control is performed.
  • FIG. 1B is a configuration diagram showing the phase-amplitude controlled oscillator according to the first embodiment in a situation where the amplitude is controlled.
  • the reference oscillator 1 is an oscillator which outputs a stable oscillation frequency f r.
  • the first oscillator 2 is an injection locked voltage controlled oscillator (injection locked oscillator) into which the output wave of the reference oscillator 1 is injected.
  • the second oscillator 3 is an injection locked voltage controlled oscillator into which the output wave of the reference oscillator 1 is injected.
  • the first oscillator 2 and the second oscillator 3 are injection-locked voltage controlled oscillators having the same configuration, and have the same characteristics of the oscillation frequency with respect to the DC control voltage applied to the oscillation frequency control terminals 2a and 3a. .
  • the combiner 4 combines the output wave of the first oscillator 2 and the output wave of the second oscillator 3, and outputs the combined output wave.
  • the combiner 4 is a power combiner such as a Wilkinson combiner.
  • the first controller 5 is connected to the oscillation frequency control terminal 2a of the first oscillator 2, and outputs a control signal (DC voltage) for controlling the oscillation frequency fo1 of the first oscillator 2 to the oscillation frequency control terminal 2a. By controlling the phase of the oscillating frequency of the first oscillator 2 by outputting (applying) it to the first oscillator 2.
  • the second controller 6 is connected to the oscillation frequency control terminal 3a of the second oscillator 3, and outputs a control signal (DC voltage) for controlling the oscillation frequency fo2 of the second oscillator 3 to the oscillation frequency control terminal 3a.
  • a control signal DC voltage
  • the first controller 5 and the second controller 6 perform control to shift the phase of the oscillation frequency of the first oscillator 2 and the phase of the oscillation frequency of the second oscillator 3 in the same direction. , The phase of the output wave after the synthesis by the synthesizer 4 is controlled. The first controller 5 and the second controller 6 perform control to shift the phase of the oscillation frequency of the first oscillator 2 and the phase of the oscillation frequency of the second oscillator 3 in opposite directions. , The amplitude of the output wave after synthesis by the synthesizer 4 is controlled.
  • Reference oscillator 1 is stably oscillates at an oscillation frequency f r, the output wave of the frequency f r as an infusion wave, and outputs to each of the first oscillator 2 and second oscillator 3.
  • the first oscillator 2 by the output wave of the frequency f r from the reference oscillator 1 is injected, the oscillation frequency f o1 is synchronized with the oscillation frequency f r of the reference oscillator 1.
  • Second oscillator 3 by the output wave of the frequency f r from the reference oscillator 1 is injected, the oscillation frequency f o2 is synchronized with the oscillation frequency f r of the reference oscillator 1.
  • the first output wave of the phase of the oscillator 2 the oscillator frequency f r and the oscillation frequency f o1 of the reference oscillator 1 are synchronized
  • theta is r1
  • the oscillation frequency of the reference oscillator 1 f r and the oscillation frequency f the output wave of the phase of the second oscillator 3 o2 are synchronized
  • a theta r2 As shown in FIG. 2, the combiner 4 combines the output wave of the first oscillator 2 and the output wave of the second oscillator 3, and outputs the combined output wave.
  • the synthesis of the two output waves by the synthesizer 4 is a vector synthesis.
  • Figure 2 is an explanatory diagram showing an output wave of the phase after the synthesis by the synthesis unit 4 when the oscillation frequency f o1, f o2 is synchronized with the oscillation frequency f r.
  • reference numeral 11 denotes an output wave after the combining by the combiner 4.
  • the first oscillator 2 the output wave of the frequency f r is not injected from the reference oscillator 1, and, if no control signal for changing the oscillation frequency f o1 only Delta] f o is given to the oscillation frequency control terminal 2a Oscillate at the oscillation frequency fo1 .
  • the first oscillator 2 when the output wave of the frequency f r as an injection-wave is not injected, when the control signal for changing the oscillation frequency f o1 only Delta] f o is given to the oscillation frequency control terminal 2a, the oscillation frequency f It changes from o1 to (f o1 + ⁇ f o ).
  • the first oscillator 2 when the output wave of the frequency f r is injected from the reference oscillator 1, the control signal for changing the oscillation frequency f o1 only Delta] f o is given to the oscillation frequency control terminal 2a, the oscillation frequency f r, and the according to the difference between the oscillation frequency f r and the frequency (f o1 + ⁇ f o), the phase theta r1 of the output wave is phase shifted by [Delta] [theta] 1.
  • Second oscillator 3 the output wave of the frequency f r is not injected from the reference oscillator 1, and, if no control signal for changing the oscillation frequency f o2 only Delta] f o is given to the oscillation frequency control terminal 3a Oscillate at the oscillation frequency fo2 .
  • Second oscillator 3 when the output wave of the frequency f r is not injected, when the control signal for changing the oscillation frequency f o2 only Delta] f o is given to the oscillation frequency control terminal 3a, the oscillation frequency from f o2 ( f o2 + ⁇ f o ).
  • Second oscillator 3 when the output wave of the frequency f r is injected from the reference oscillator 1, the control signal for changing the oscillation frequency f o2 only Delta] f o is given to the oscillation frequency control terminal 3a, the oscillation frequency f r, and the according to the difference between the oscillation frequency f r and the frequency (f o2 + ⁇ f o), the phase theta r2 of the output wave is shifted by [Delta] [theta] 2.
  • the first oscillator 2 and the second oscillator 3 are injection-locked voltage controlled oscillators having the same configuration, and the characteristics of the oscillation frequency with respect to the control voltage applied to the oscillation frequency control terminals 2a and 3a are the same.
  • the combiner 4 combines the output wave of the first oscillator 2 and the output wave of the second oscillator 3, and outputs the combined output wave.
  • Figure 3 is an explanatory diagram showing the phase and amplitude of the output wave after synthesis by the synthesizer 4 when the control signal for changing the oscillation frequency by Delta] f o is given to the oscillation frequency control terminal 2a, 3a.
  • the output wave of the frequency f r are injected into each of the first oscillator 2 and second oscillator 3, Delta] f o only the control signal for changing the oscillation frequency oscillation frequency control terminal 2a, 3A shows an output wave after synthesis when it is not given to 3a.
  • the output wave of the frequency f r are injected into each of the first oscillator 2 and second oscillator 3, Delta] f o only the control signal for changing the oscillation frequency oscillation frequency control terminal 2a, given 3a 3 shows an output wave after synthesis by the synthesizer 4 when the output wave is in the state.
  • the first controller 5 and the second controller 6 perform control to shift the phase of the oscillation frequency of the first oscillator 2 and the phase of the oscillation frequency of the second oscillator 3 in the same direction.
  • the phase can be changed without changing the amplitude of the output wave after being synthesized by the synthesizer 4.
  • Second oscillator 3 when the output wave of the frequency f r is not injected, when the control signal for changing the oscillation frequency f o2 only -.DELTA.f o is given to the oscillation frequency control terminal 3a, the oscillation frequency f o2 (F o2 ⁇ f o ).
  • Second oscillator 3 when the output wave of the frequency f r is injected from the reference oscillator 1, the control signal for changing the oscillation frequency f o2 only -.DELTA.f o is given to the oscillation frequency control terminal 3a, the oscillation frequency There becomes f r, in accordance with the difference between the oscillation frequency f r and the frequency (f o2 - ⁇ f o), the phase theta r2 of the output wave is shifted by - ⁇ 2.
  • the first oscillator 2 and the second oscillator 3 are injection-locked voltage controlled oscillators having the same configuration, and the characteristics of the oscillation frequency with respect to the control voltage applied to the oscillation frequency control terminals 2a and 3a are the same.
  • the combiner 4 combines the output wave of the first oscillator 2 and the output wave of the second oscillator 3, and outputs the combined output wave.
  • Figure 4 is a combiner when the control signal for changing the oscillation frequency by Delta] f o is supplied to the oscillation frequency control terminal 2a, a control signal for changing only the oscillating frequency -.DELTA.f o is given to the oscillation frequency control terminal 3a
  • FIG. 4 is an explanatory diagram showing the phase and amplitude of an output wave after synthesis by No.
  • the output wave of the frequency f r are injected into each of the first oscillator 2 and second oscillator 3, applied to the control signal for changing the oscillation frequency oscillation frequency control terminal 2a, 3a It shows the output wave after synthesis when it is not performed.
  • the output wave of the frequency f r are injected into each of the first oscillator 2 and second oscillator 3, a control signal for changing the oscillation frequency by Delta] f o is supplied to the oscillation frequency control terminal 2a, - control signal is changed by Delta] f o indicates an output wave after synthesis when applied to the oscillation frequency control terminal 3a. Comparing the combined output wave 14 and the combined output wave 15, the phase is the same, but the amplitude is different.
  • the first controller 5 and the second controller 6 perform control to shift the phase of the output wave of the first oscillator 2 and the phase of the second oscillator 3 in opposite directions,
  • the amplitude can be changed without changing the phase of the output wave after being synthesized by the synthesizer 4.
  • both the phase and the amplitude of the output wave after being synthesized by the synthesizer 4 can be changed, and the phase and amplitude modulation can be performed. Therefore, the synthesizer 4 can output a phase modulation signal, an amplitude modulation signal, or a phase amplitude modulation signal as an output wave after synthesis.
  • the first controller 5 and the second controller 6 shift the respective phases of the oscillation frequency of the first oscillator 2 and the oscillation frequency of the second oscillator 3 in the same direction.
  • the phase of the output wave after synthesis by the synthesizer 4 is controlled, and the respective phases of the oscillation frequency of the first oscillator 2 and the oscillation frequency of the second oscillator 3 are shifted in opposite directions.
  • the phase-amplitude controlled oscillation device was configured to control the amplitude of the output wave after being synthesized by the synthesizer 4. Therefore, the phase-amplitude controlled oscillation device can control the phase and the amplitude of the output wave after being synthesized by the synthesizer 4.
  • an injection-locked voltage-controlled oscillator is used as the first oscillator 2 and the second oscillator 3.
  • an injection-locked voltage controlled oscillator is used as the first oscillator 2 and the second oscillator 3.
  • the change in output power with respect to the power of the injection wave is small, and the output power is substantially constant. Therefore, since the output power from the first oscillator 2 and the second oscillator 3 to the synthesizer 4 becomes substantially constant, for example, it is necessary to reduce the fluctuation of the power of the output wave after synthesis when the phase control is performed. Can be.
  • the first oscillator 2 and second oscillator 3 when using the injection locking a voltage controlled oscillator, reference oscillator 1 in the oscillation frequency f r is 1 times the half of the oscillation frequency f o1 ( ⁇ f o2), It may be 1/3, 2 or 3 times. Therefore, the output wave of the reference oscillator 1 may be a divided frequency of each of the output waves of the first oscillator 2 and the second oscillator 3, or may be a higher-order harmonic. By making the output wave of the reference oscillator 1 a divided frequency, for example, the output wave can be transmitted with low loss.
  • an injection-locked voltage-controlled oscillator is used as the first oscillator 2 and the second oscillator 3.
  • an injection-locked current control oscillator injection-locked oscillator
  • the respective control signals output from the first controller 5 and the second controller 6 are voltage signals.
  • the respective control signals output from the first controller 5 and the second controller 6 are current signals.
  • Embodiment 2 FIG.
  • the output wave of the reference oscillator 1 is injected into each of the first oscillator 2 and the second oscillator 3.
  • a phase-amplitude controlled oscillator in which the output wave of the reference oscillator 1 is injected into the first oscillator 2 and a part of the output wave of the first oscillator 2 is injected into the second oscillator 8 explain.
  • FIG. 5 is a configuration diagram showing a phase and amplitude controlled oscillator according to the second embodiment.
  • FIG. 5A is a configuration diagram showing the phase-amplitude controlled oscillator according to the second embodiment under a situation where the phase is controlled.
  • FIG. 5B is a configuration diagram illustrating the phase-amplitude controlled oscillation device according to the second embodiment under a situation where amplitude control is performed.
  • the distributor 7 distributes the output wave of the first oscillator 2, outputs one output wave after the distribution to the synthesizer 4, and outputs the other output wave after the distribution to the second oscillator 8.
  • the second oscillator 8 is an injection-locked voltage-controlled oscillator into which the other output wave output from the distributor 7 is injected.
  • the second oscillator 8 synchronizes the oscillation frequency f o2 with the oscillation frequency f o1 of the first oscillator 2 by injecting the other output wave output from the distributor 7.
  • Second oscillator 8, by the control signal from the second controller 6 is supplied to the oscillation frequency control terminal 8a, similarly to the second oscillator 3 shown in FIG. 1, the oscillation frequency f o2 is varied.
  • the phase-amplitude controlled oscillation device shown in FIG. 5 includes a divider 7 and the phase-amplitude controlled oscillation device shown in FIG. It is different from the device.
  • the second oscillator 8 synchronizes the oscillation frequency f o2 with the oscillation frequency f o1 of the first oscillator 2 by injecting the other output wave output from the distributor 7.
  • the first oscillator 2 from the reference oscillator 1 by the output wave of the frequency f r is injected, the oscillation frequency f o1 is synchronized with the oscillation frequency f r of the reference oscillator 1, a second oscillator 8 the oscillation frequency f o2 also consequently, synchronized with the oscillation frequency f r of the reference oscillator 1.
  • phase-amplitude controlled oscillator shown in FIG. 5 is the same as the phase-amplitude controlled oscillator shown in FIG.
  • the first oscillator 21 is a first phase-locked oscillator of a fractional-N system (fractional frequency division system)
  • the second oscillator 31 is a second phase-locked oscillator of a fractional-N system.
  • a description will be given of a phase-amplitude controlled oscillator, which is an oscillator.
  • FIG. 6 is a configuration diagram showing a phase and amplitude controlled oscillator according to the third embodiment.
  • FIG. 6A is a configuration diagram illustrating a phase-amplitude controlled oscillator according to a third embodiment under a situation where phase control is performed.
  • FIG. 6B is a configuration diagram illustrating the phase-amplitude controlled oscillation device according to the third embodiment under a situation where amplitude control is performed.
  • a reference oscillator 20 is a crystal oscillator that outputs an output wave having a frequency of f r and a phase of ⁇ r to each of a first oscillator 21 and a second oscillator 31.
  • the first oscillator 21 includes a first phase comparator 22, a first loop filter 23, a first voltage controlled oscillator 24, a first distributor 25, and a first frequency divider 26.
  • the first oscillator 21 is a first phase-locked oscillator of the fractional-N system, and includes a PLL (phase-locked loop).
  • the output wave of the first voltage controlled oscillator 24 is distributed by the first distributor 25, and one output wave after the distribution is output to the combiner 40 as the output wave of the first oscillator 21.
  • the other output wave after the distribution is output to the first frequency divider 26.
  • the phase error between the phase of the other output wave (output wave of the first voltage controlled oscillator 24) divided by the first frequency divider 26 and the output wave of the reference oscillator 20 becomes smaller.
  • the first phase comparator 22 converts the voltage corresponding to the phase error between the phase ⁇ r of the output wave of the reference oscillator 20 and the phase ⁇ r1 of the output wave of the first frequency divider 26 into a first loop filter 23 Output to
  • the first loop filter 23 allows only the vicinity of the DC component of the voltage output from the first phase comparator 22 to pass, and outputs the vicinity of the DC component to the oscillation frequency control terminal 24 a of the first voltage controlled oscillator 24. .
  • the first voltage control oscillator 24 changes the oscillation frequency f according to the control voltage as shown in FIG. O1 is a variable oscillator.
  • FIG. 7 is an explanatory diagram showing, as an example, the relationship between the respective control voltages and the oscillation frequency at the oscillation frequency control terminal 24a of the first voltage controlled oscillator 24 and the oscillation frequency control terminal 34a of the second voltage controlled oscillator 34. is there.
  • the second oscillator 31 includes a second phase comparator 32, a second loop filter 33, a second voltage controlled oscillator 34, a second distributor 35, and a second frequency divider 36.
  • the second oscillator 31 is a fractional-N second phase-locked oscillator and includes a PLL.
  • the output wave of the second voltage controlled oscillator 34 is distributed by the second distributor 35, and one output wave after the distribution is output to the combiner 40 as the output wave of the second oscillator 31.
  • the other output wave after the distribution is output to the second frequency divider 36.
  • the phase error between the phase of the other output wave (the output wave of the second voltage controlled oscillator 34) divided by the second frequency divider 36 and the phase of the output wave of the reference oscillator 20 is reduced.
  • the second phase comparator 32 converts the voltage corresponding to the phase error between the phase ⁇ r of the output wave of the reference oscillator 20 and the phase ⁇ r2 of the output wave of the second frequency divider 36 into a second loop filter 33. Output to
  • the second loop filter 33 allows only the vicinity of the DC component of the voltage output from the second phase comparator 32 to pass, and outputs the vicinity of the DC component to the oscillation frequency control terminal 34a of the second voltage controlled oscillator 34.
  • the second voltage controlled oscillator 34 changes the oscillation frequency fo2 as shown in FIG. It is.
  • the combiner 40 combines one output wave after the distribution by the first distributor 25 and the other output wave after the distribution by the second distributor 35, and outputs the combined output wave.
  • the combiner 40 is, for example, a power combiner such as a Wilkinson combiner.
  • the first controller 41 can control the oscillation frequency of the first voltage-controlled oscillator 24 by controlling the frequency division number of the first frequency divider 26, and by changing the frequency division number control pattern.
  • the phase of the output wave of the first voltage controlled oscillator 24 can be controlled.
  • the second controller 42 can control the oscillation frequency of the second voltage-controlled oscillator 34 by controlling the frequency division number of the second frequency divider 36, and by changing the control pattern of the frequency division number.
  • the phase of the output wave of the second voltage controlled oscillator 34 can be controlled.
  • the reference oscillator 20 outputs an output wave having a frequency f r and a phase ⁇ r to each of the first oscillator 21 and the second oscillator 31.
  • the first divider 25 distributes the output wave of the first voltage controlled oscillator 24, outputs one of the divided output waves to the combiner 40, and outputs the other divided output wave to the first divided frequency. Output to the device 26.
  • the first frequency divider 26 receives the other output wave after distribution from the first distributor 25, the first frequency divider 26 divides the output wave by N (N is an integer of 2 or more), and the frequency is f o1 / N.
  • the output wave having the phase ⁇ r1 is output to the first phase comparator 22.
  • the first phase comparator 22 compares the phase ⁇ r of the output wave of the reference oscillator 20 with the phase ⁇ r1 of the output wave of the first frequency divider 26, and determines the phase between the phase ⁇ r and the phase ⁇ r1.
  • a voltage (or current) corresponding to the error ( ⁇ r ⁇ r1 ) is output to the first loop filter 23.
  • the first loop filter 23 receives a voltage (or current) according to the phase error ( ⁇ r ⁇ r1 ) from the first phase comparator 22, it passes only the DC component near the voltage (or current). Then, the control voltage near the DC component is output to the oscillation frequency control terminal 24 a of the first voltage controlled oscillator 24.
  • the first voltage control oscillator 24 changes the oscillation frequency fo1 according to the control voltage as shown in FIG. I do.
  • the second divider 35 distributes the output wave of the second voltage controlled oscillator 34, outputs one of the divided output waves to the combiner 40, and outputs the other divided output wave to the second frequency divider. Output to the device 36.
  • the second frequency divider 36 receives the other output wave after the distribution from the second distributor 35, the second frequency divider 36 divides the output wave by N and converts the output wave having the frequency f o2 / N and the phase ⁇ r2.
  • the signal is output to the second phase comparator 32.
  • the second phase comparator 32 compares the phase ⁇ r of the output wave of the reference oscillator 20 with the phase ⁇ r2 of the output wave of the second frequency divider 36, and calculates the phase between the phase ⁇ r and the phase ⁇ r2.
  • a voltage (or current) corresponding to the error ( ⁇ r ⁇ r2 ) is output to the second loop filter 33.
  • the second loop filter 33 receives a voltage (or current) according to the phase error ( ⁇ r ⁇ r2 ) from the second phase comparator 32, it passes only the DC component near the voltage (or current).
  • the control voltage near the DC component is output to the oscillation frequency control terminal 34a of the second voltage controlled oscillator 34.
  • the second voltage controlled oscillator 34 changes the oscillation frequency fo2 according to the control voltage as shown in FIG. I do.
  • the first controller 41 controls the frequency division number N of the first frequency divider 26.
  • the control output from the first loop filter 23 to the oscillation frequency control terminal 24a of the first voltage controlled oscillator 24 by the first controller 41 changing the frequency division number N of the first frequency divider 26.
  • the voltage changes, and the oscillation frequency changes.
  • the frequency division number N is given by an average value Nave in a certain cycle. If the Nave is constant, the oscillation frequency is constant.
  • the phase can be changed while the oscillation frequency is kept constant.
  • the frequency division number is 100, 100, 100, 101
  • the average value is 100.25
  • the timing is shifted to 100, 101, 100, 100
  • the average value is 100.25.
  • the control pattern of the frequency division number is a pattern offset on the time axis, the oscillation frequency does not change and the phase changes.
  • the second controller 42 controls the frequency division number N of the second frequency divider 36.
  • the second controller 42 changes the frequency division number N of the second frequency divider 36 to control the output from the second loop filter 33 to the oscillation frequency control terminal 34a of the second voltage controlled oscillator 34.
  • the voltage changes, and the oscillation frequency changes.
  • the oscillation frequency is constant. By shifting the timing of the control pattern of the frequency division number within the cycle, the phase can be changed while the oscillation frequency is kept constant.
  • the first controller 41 shifts the timing of the control pattern of the frequency division number while maintaining the average value of the frequency division number within a certain period of the first frequency divider 26 as the first control pattern.
  • the second controller 42 controls the second control pattern that shifts the timing of the control pattern of the frequency division number while keeping the average value of the frequency division number within a certain period of the second frequency divider 36 constant. Do.
  • the first controller 41 advances the timing at which the first control pattern is output to the first frequency divider 26 by ⁇ t, so that the output wave of the first voltage-controlled oscillator 24 is The phase can be shifted by ⁇ 0 .
  • the first controller 41 delays the timing at which the first control pattern is output to the first frequency divider 26 by ⁇ t, for example, so that the phase of the output wave of the first voltage controlled oscillator 24 is ⁇
  • the phase can be shifted by zero .
  • the second controller 42 advances the timing of outputting the second control pattern to the second frequency divider 36 by ⁇ t, for example, so that the phase of the output wave of the second voltage controlled oscillator 34 is increased by ⁇ 0. Can be phase shifted.
  • the second controller 42 delays the timing of outputting the second control pattern to the second frequency divider 36 by ⁇ t, for example, so that the phase of the output wave of the second voltage controlled oscillator 34 becomes ⁇ .
  • the phase can be shifted by zero .
  • the combiner 40 operates after the distribution by the first distributor 25.
  • the amplitude of the combined output wave does not change, but the phase is shifted by ⁇ 0 . If this is performed continuously, phase modulation is possible.
  • the combiner 40 operates after the distribution by the first distributor 25. And the output wave after distribution by the second distributor 35 are combined, the phase of the combined output wave does not change, but the amplitude changes. If this is performed continuously, amplitude modulation is possible.
  • both the phase and the amplitude of the output wave after the synthesis by the synthesizer 40 can be changed, and the phase and amplitude modulation is possible. Therefore, the synthesizer 40 can output a phase modulation signal, an amplitude modulation signal, or a phase amplitude modulation signal as an output wave after synthesis.
  • the first controller 41 controls the frequency of the frequency division of the first phase-locked oscillator, thereby controlling the phase of the output wave of the first phase-locked oscillator.
  • the controller 42 controls the frequency division number of the second phase-locked oscillator to control the phase of the output wave of the second phase-locked oscillator, thereby configuring the phase-amplitude controlled oscillator. Therefore, the phase-amplitude controlled oscillation device can control the phase and the amplitude of the output wave after being synthesized by the synthesizer 40.
  • a fractional-N type phase-locked oscillator is used as the first oscillator 21 and the second oscillator 31.
  • a fractional-N type phase-locked oscillator is used as the first oscillator 21 and the second oscillator 31, in addition to controlling the phase and amplitude of the output wave after synthesis by the synthesizer 40, The frequency can also be controlled.
  • each of the first controller 41 and the second controller 42 may be constituted by a digital circuit. it can.
  • Embodiment 4 In the phase-amplitude controlled oscillator of the third embodiment, the output wave of the reference oscillator 20 is output to each of the first phase comparator 22 and the second phase comparator 32.
  • the phase amplitude control in which the output wave of the reference oscillator 20 is output to the first phase comparator 22 and the output wave of the first frequency divider 26 is output to the second phase comparator 37 The oscillation device will be described.
  • FIG. 8 is a configuration diagram showing a phase and amplitude controlled oscillator according to the fourth embodiment.
  • FIG. 8A is a configuration diagram illustrating a phase-amplitude controlled oscillator according to a fourth embodiment under a situation where phase control is performed.
  • FIG. 8B is a configuration diagram showing the phase-amplitude controlled oscillator according to the fourth embodiment in a situation where the amplitude is controlled.
  • the second oscillator 31 includes a second phase comparator 37, a second loop filter 33, a second voltage controlled oscillator 34, a second distributor 35, and a second frequency divider 36.
  • the second phase comparator 37 converts the voltage corresponding to the phase error between the phase ⁇ r1 of the output wave of the first frequency divider 26 and the phase ⁇ r2 of the output wave of the second frequency divider 36 into a second voltage. Is output to the loop filter 33.
  • the phase amplitude controlled oscillator shown in FIG. 8 is different from the phase amplitude controlled oscillator shown in FIG. 6 only in that the second oscillator 31 includes a second phase comparator 37 instead of the second phase comparator 32. It is different from the controlled oscillator.
  • the second oscillator 31 is synchronized with the reference oscillator 20. I do. Since the control itself of the first controller 41 and the second controller 42 is the same as that of the third embodiment, the phase-amplitude controlled oscillator shown in FIG. 8 is the same as the phase-amplitude controlled oscillator shown in FIG. In addition, it is possible to control the phase and amplitude of the output wave after being synthesized by the synthesizer 40.
  • any combination of the embodiments, a modification of an arbitrary component of each embodiment, or an omission of any component in each embodiment is possible within the scope of the invention. .
  • the present invention is suitable for a phase and amplitude controlled oscillator for controlling the phase and amplitude of an output wave.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

第１の制御器（５）及び第２の制御器（６）が、第１の発振器（２）の発振周波数及び第２の発振器（３）の発振周波数のそれぞれの位相を同方向に移相する制御を行うことで、合成器（４）による合成後の出力波の位相を制御し、第１の発振器（２）の発振周波数及び第２の発振器（３）の発振周波数のそれぞれの位相を逆方向に移相する制御を行うことで、合成器（４）による合成後の出力波の振幅を制御するように、位相振幅制御発振装置を構成した。

Description

位相振幅制御発振装置
　この発明は、合成後の出力波の位相及び振幅を制御する位相振幅制御発振装置に関するものである。
　以下の特許文献１には、フラクショナル－Ｎ方式（分数分周方式）の位相同期ループ形周波数シンセサイザが開示されている。
　特許文献１に開示されている位相同期ループ形周波数シンセサイザは、基準信号に同期している分周器の制御パターンをオフセットさせることで、出力信号の位相を制御している。
国際公開第２００７／０９１５１６号
　特許文献１に開示されている位相同期ループ形周波数シンセサイザは、出力信号の位相を制御することができる。
　しかし、特許文献１に開示されている位相同期ループ形周波数シンセサイザは、出力信号の振幅を制御することができないという課題があった。
　この発明は上記のような課題を解決するためになされたもので、合成後の出力波の位相及び振幅を制御することができる位相振幅制御発振装置を得ることを目的とする。
　この発明に係る位相振幅制御発振装置は、発振周波数を出力する基準発振器と、基準発振器の発振周波数と発振周波数が同期する第１の発振器と、基準発振器の発振周波数と発振周波数が同期する第２の発振器と、第１の発振器の出力波と第２の発振器の出力波とを合成する合成器と、第１の発振器の発振周波数の位相を制御する第１の制御器と、第２の発振器の発振周波数の位相を制御する第２の制御器とを備え、第１及び第２の制御器が、第１及び第２の発振器におけるそれぞれの発振周波数の位相を同方向に移相する制御を行うことで、合成器による合成後の出力波の位相を制御し、第１及び第２の発振器におけるそれぞれの発振周波数の位相を逆方向に移相する制御を行うことで、合成器による合成後の出力波の振幅を制御するようにしたものである。
　この発明によれば、第１及び第２の制御器が、第１及び第２の発振器におけるそれぞれの発振周波数の位相を同方向に移相する制御を行うことで、合成器による合成後の出力波の位相を制御し、第１及び第２の発振器におけるそれぞれの発振周波数の位相を逆方向に移相する制御を行うことで、合成器による合成後の出力波の振幅を制御するように、位相振幅制御発振装置を構成した。したがって、この発明に係る位相振幅制御発振装置は、合成後の出力波の位相及び振幅を制御することができる。
図１Ａは、位相制御されている状況下での実施の形態１の位相振幅制御発振装置を示す構成図、図１Ｂは、振幅制御されている状況下での実施の形態１の位相振幅制御発振装置を示す構成図である。 発振周波数ｆｏ１，ｆｏ２が発振周波数ｆｒと同期しているときの合成器４による合成後の出力波の位相を示す説明図である。 Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられているときの合成器４による合成後の出力波の位相及び振幅を示す説明図である。 Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａに与えられ、－Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子３ａに与えられているときの合成器４による合成後の出力波の位相及び振幅を示す説明図である。 図５Ａは、位相制御されている状況下での実施の形態２の位相振幅制御発振装置を示す構成図、図５Ｂは、振幅制御されている状況下での実施の形態２の位相振幅制御発振装置を示す構成図である。 図６Ａは、位相制御されている状況下での実施の形態３の位相振幅制御発振装置を示す構成図、図６Ｂは、振幅制御されている状況下での実施の形態３の位相振幅制御発振装置を示す構成図である。 第１の電圧制御発振器２４の発振周波数制御端子２４ａ及び第２の電圧制御発振器３４の発振周波数制御端子３４ａにおけるそれぞれの制御電圧と発振周波数との関係を示す説明図である。 図８Ａは、位相制御されている状況下での実施の形態４の位相振幅制御発振装置を示す構成図、図８Ｂは、振幅制御されている状況下での実施の形態４の位相振幅制御発振装置を示す構成図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、実施の形態１による位相振幅制御発振装置を示す構成図である。
　図１Ａは、位相制御されている状況下での実施の形態１の位相振幅制御発振装置を示す構成図である。
　図１Ｂは、振幅制御されている状況下での実施の形態１の位相振幅制御発振装置を示す構成図である。
　図１において、基準発振器１は、安定した発振周波数ｆｒを出力する発振器である。
　第１の発振器２は、基準発振器１の出力波が注入される注入同期電圧制御発振器（注入同期発振器）である。
　第１の発振器２は、基準発振器１の出力波が注入されることで、発振周波数ｆｏ１が基準発振器１の発振周波数ｆｒと同期する。
　第２の発振器３は、基準発振器１の出力波が注入される注入同期電圧制御発振器である。
　第２の発振器３は、基準発振器１の出力波が注入されることで、発振周波数ｆｏ２が基準発振器１の発振周波数ｆｒと同期する。
　なお、第１の発振器２と第２の発振器３は、同じ構成の注入同期電圧制御発振器であり、発振周波数制御端子２ａ，３ａに与えられる直流の制御電圧に対する発振周波数の特性などは同一である。
　合成器４は、第１の発振器２の出力波と第２の発振器３の出力波とを合成し、合成後の出力波を出力する。合成器４は、例えばウィルキンソン合成器などの電力合成器である。
　第１の制御器５は、第１の発振器２の発振周波数制御端子２ａと接続されており、第１の発振器２の発振周波数ｆｏ１を制御する制御信号（直流電圧）を発振周波数制御端子２ａに出力（印加）することで、第１の発振器２の発振周波数の位相を制御する。
　第２の制御器６は、第２の発振器３の発振周波数制御端子３ａと接続されており、第２の発振器３の発振周波数ｆｏ２を制御する制御信号（直流電圧）を発振周波数制御端子３ａに出力（印加）することで、第２の発振器３の発振周波数の位相を制御する。
　第１の制御器５及び第２の制御器６は、第１の発振器２の発振周波数の位相と、第２の発振器３の発振周波数の位相とを同方向に移相する制御を行うことで、合成器４による合成後の出力波の位相を制御する。
　第１の制御器５及び第２の制御器６は、第１の発振器２の発振周波数の位相と、第２の発振器３の発振周波数の位相とを逆方向に移相する制御を行うことで、合成器４による合成後の出力波の振幅を制御する。
　次に、図１に示す位相振幅制御発振装置の動作について説明する。
　基準発振器１は、発振周波数ｆｒで安定して発振し、周波数ｆｒの出力波を注入波として、第１の発振器２及び第２の発振器３のそれぞれに出力する。
　第１の発振器２は、基準発振器１から周波数ｆｒの出力波が注入されることで、発振周波数ｆｏ１が基準発振器１の発振周波数ｆｒと同期する。
　第２の発振器３は、基準発振器１から周波数ｆｒの出力波が注入されることで、発振周波数ｆｏ２が基準発振器１の発振周波数ｆｒと同期する。
　第１の発振器２の発振周波数ｆｏ１及び第２の発振器３の発振周波数ｆｏ２が、基準発振器１の発振周波数ｆｒと同期することで、ｆｏ１＝ｆｏ２＝ｆｒとなる。
　ここで、基準発振器１の発振周波数ｆｒと発振周波数ｆｏ１が同期している第１の発振器２の出力波の位相は、θｒ１であり、基準発振器１の発振周波数ｆｒと発振周波数ｆｏ２が同期している第２の発振器３の出力波の位相は、θｒ２であるとする。
　合成器４は、図２に示すように、第１の発振器２の出力波と第２の発振器３の出力波とを合成し、合成後の出力波を出力する。合成器４による２つの出力波の合成は、ベクトル合成である。
　図２は、発振周波数ｆｏ１，ｆｏ２が発振周波数ｆｒと同期しているときの合成器４による合成後の出力波の位相を示す説明図である。
　図２において、１１は、合成器４による合成後の出力波を示している。
　第１の発振器２は、基準発振器１から周波数ｆｒの出力波が注入されておらず、かつ、発振周波数ｆｏ１をΔｆｏだけ変化させる制御信号が発振周波数制御端子２ａに与えられていなければ、発振周波数ｆｏ１で発振する。
　第１の発振器２は、注入波として周波数ｆｒの出力波が注入されていないとき、発振周波数ｆｏ１をΔｆｏだけ変化させる制御信号が発振周波数制御端子２ａに与えられると、発振周波数がｆｏ１から（ｆｏ１＋Δｆｏ）に変化する。
　第１の発振器２は、基準発振器１から周波数ｆｒの出力波が注入されているとき、発振周波数ｆｏ１をΔｆｏだけ変化させる制御信号が発振周波数制御端子２ａに与えられると、発振周波数がｆｒとなり、発振周波数ｆｒと周波数（ｆｏ１＋Δｆｏ）との差分に応じて、出力波の位相θｒ１がΔθ１だけ移相される。
　第２の発振器３は、基準発振器１から周波数ｆｒの出力波が注入されておらず、かつ、発振周波数ｆｏ２をΔｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられていなければ、発振周波数ｆｏ２で発振する。
　第２の発振器３は、周波数ｆｒの出力波が注入されていないとき、発振周波数ｆｏ２をΔｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられると、発振周波数がｆｏ２から（ｆｏ２＋Δｆｏ）に変化する。
　第２の発振器３は、基準発振器１から周波数ｆｒの出力波が注入されているとき、発振周波数ｆｏ２をΔｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられると、発振周波数がｆｒとなり、発振周波数ｆｒと周波数（ｆｏ２＋Δｆｏ）との差分に応じて、出力波の位相θｒ２がΔθ２だけ移相される。
　ここで、第１の発振器２と第２の発振器３は、同じ構成の注入同期電圧制御発振器であり、発振周波数制御端子２ａ，３ａに与えられる制御電圧に対する発振周波数の特性などは同一であるため、ｆｏ２はｆｏ１とほぼ等しく、Δθ１＝Δθ２＝Δθoである。
　合成器４は、図３に示すように、第１の発振器２の出力波と第２の発振器３の出力波とを合成し、合成後の出力波を出力する。
　図３は、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられているときの合成器４による合成後の出力波の位相及び振幅を示す説明図である。
　図３において、１２は、周波数ｆｒの出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されており、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられていないときの合成後の出力波を示している。
　１３は、周波数ｆｒの出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されており、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられているときの合成器４による合成後の出力波を示している。
　合成後の出力波１２と合成後の出力波１３とを比較すると、振幅は同じであるが、位相が異なっている。
　したがって、第１の制御器５及び第２の制御器６が、第１の発振器２の発振周波数の位相と、第２の発振器３の発振周波数の位相とを同方向に移相する制御を行うことで、合成器４による合成後の出力波の振幅を変えずに、位相を変えることができる。
　第２の発振器３は、周波数ｆｒの出力波が注入されていないとき、発振周波数ｆｏ２を－Δｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられると、発振周波数がｆｏ２から（ｆｏ２－Δｆｏ）に変化する。
　第２の発振器３は、基準発振器１から周波数ｆｒの出力波が注入されているとき、発振周波数ｆｏ２を－Δｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられると、発振周波数がｆｒとなり、発振周波数ｆｒと周波数（ｆｏ２－Δｆｏ）との差分に応じて、出力波の位相θｒ２が－Δθ２だけ移相される。
　ここで、第１の発振器２と第２の発振器３は、同じ構成の注入同期電圧制御発振器であり、発振周波数制御端子２ａ，３ａに与えられる制御電圧に対する発振周波数の特性などは同一であるため、ｆｏ２はｆｏ１とほぼ等しく、Δθ１＝Δθ２＝Δθoである。
　合成器４は、図４に示すように、第１の発振器２の出力波と第２の発振器３の出力波とを合成し、合成後の出力波を出力する。
　図４は、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａに与えられ、－Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子３ａに与えられているときの合成器４による合成後の出力波の位相及び振幅を示す説明図である。
　図４において、１４は、周波数ｆｒの出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されており、発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられていないときの合成後の出力波を示している。
　１５は、周波数ｆｒの出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されており、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａに与えられ、－Δｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられるときの合成後の出力波を示している。
　合成後の出力波１４と合成後の出力波１５とを比較すると、位相は同じであるが、振幅が異なっている。
　したがって、第１の制御器５及び第２の制御器６が、第１の発振器２の出力波の位相と、第２の発振器３の位相とを逆方向に移相する制御を行うことで、合成器４による合成後の出力波の位相を変えずに、振幅を変えることができる。
　なお、上記の組合せにより、合成器４による合成後の出力波の位相及び振幅の双方を変えることができ、位相振幅変調が可能である。
　したがって、合成器４は、合成後の出力波として、位相変調信号、振幅変調信号又は位相振幅変調信号を出力することができる。
　以上の実施の形態１は、第１の制御器５及び第２の制御器６が、第１の発振器２の発振周波数及び第２の発振器３の発振周波数のそれぞれの位相を同方向に移相する制御を行うことで、合成器４による合成後の出力波の位相を制御し、第１の発振器２の発振周波数及び第２の発振器３の発振周波数のそれぞれの位相を逆方向に移相する制御を行うことで、合成器４による合成後の出力波の振幅を制御するように、位相振幅制御発振装置を構成した。したがって、位相振幅制御発振装置は、合成器４による合成後の出力波の位相及び振幅を制御することができる。
　実施の形態１の位相振幅制御発振装置では、第１の発振器２及び第２の発振器３として、注入同期電圧制御発振器を用いている。第１の発振器２及び第２の発振器３として、注入同期電圧制御発振器を用いる場合、注入波の電力に対する出力電力の変化が小さくなり、出力電力が概ね一定になる。したがって、第１の発振器２及び第２の発振器３から合成器４への出力電力が概ね一定になるため、例えば、位相制御を実施したときの合成後の出力波の電力の変動を低減することができる。
　また、第１の発振器２及び第２の発振器３として、注入同期電圧制御発振器を用いる場合、基準発振器１の発振周波数ｆｒが、発振周波数ｆｏ１（≒ｆｏ２）の２分の１倍、３分の１倍、２倍又は３倍などであってもよい。したがって、基準発振器１の出力波として、第１の発振器２及び第２の発振器３におけるそれぞれの出力波の分周波であってもよいし、高次高調波であってもよい。
　基準発振器１の出力波を例えば分周波とすることで、出力波を低損失で伝送することができる。
　実施の形態１の位相振幅制御発振装置では、第１の発振器２及び第２の発振器３として、注入同期電圧制御発振器を用いている。しかし、これは一例に過ぎず、第１の発振器２及び第２の発振器３として、例えば、注入同期電流制御発振器（注入同期発振器）を用いるようにしてもよい。
　なお、第１の発振器２及び第２の発振器３が注入同期電圧制御発振器であれば、第１の制御器５及び第２の制御器６から出力されるそれぞれの制御信号は、電圧信号である。
　第１の発振器２及び第２の発振器３が注入同期電流制御発振器であれば、第１の制御器５及び第２の制御器６から出力されるそれぞれの制御信号は、電流信号である。
実施の形態２．
　実施の形態１の位相振幅制御発振装置では、基準発振器１の出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されている。
　実施の形態２では、基準発振器１の出力波が第１の発振器２に注入され、第１の発振器２の出力波の一部が第２の発振器８に注入されている位相振幅制御発振装置について説明する。
　図５は、実施の形態２による位相振幅制御発振装置を示す構成図である。
　図５Ａは、位相制御されている状況下での実施の形態２の位相振幅制御発振装置を示す構成図である。
　図５Ｂは、振幅制御されている状況下での実施の形態２の位相振幅制御発振装置を示す構成図である。
　図５において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
　分配器７は、第１の発振器２の出力波を分配し、分配後の一方の出力波を合成器４に出力し、分配後の他方の出力波を第２の発振器８に出力する。
　第２の発振器８は、分配器７から出力された他方の出力波が注入される注入同期電圧制御発振器である。
　第２の発振器８は、分配器７から出力された他方の出力波が注入されることで、発振周波数ｆｏ２が第１の発振器２の発振周波数ｆｏ１と同期する。
　第２の発振器８は、第２の制御器６から制御信号が発振周波数制御端子８ａに与えられることで、図１に示す第２の発振器３と同様に、発振周波数ｆｏ２が変化する。
　次に、図５に示す位相振幅制御発振装置の動作について説明する。
　図５に示す位相振幅制御発振装置は、分配器７を備え、分配器７から出力された他方の出力波が第２の発振器８に注入される点でのみ、図１に示す位相振幅制御発振装置と相違している。
　第２の発振器８は、分配器７から出力された他方の出力波が注入されることで、発振周波数ｆｏ２が第１の発振器２の発振周波数ｆｏ１と同期する。
　第１の発振器２は、基準発振器１から周波数ｆｒの出力波が注入されることで、発振周波数ｆｏ１が基準発振器１の発振周波数ｆｒと同期しているので、第２の発振器８の発振周波数ｆｏ２も、結果的に、基準発振器１の発振周波数ｆｒと同期する。
　したがって、図５に示す位相振幅制御発振装置についても、図１に示す位相振幅制御発振装置と同様に、ｆｏ１＝ｆｏ２＝ｆｒとなる。
　第１の制御器５及び第２の制御器６の制御自体は、実施の形態１と同様であるため、図５に示す位相振幅制御発振装置は、図１に示す位相振幅制御発振装置と同様に、合成器４による合成後の出力波の位相及び振幅を制御することができる。
実施の形態３．
　実施の形態３では、第１の発振器２１が、フラクショナル－Ｎ方式（分数分周方式）の第１の位相同期発振器であり、第２の発振器３１が、フラクショナル－Ｎ方式の第２の位相同期発振器である位相振幅制御発振装置について説明する。
　図６は、実施の形態３による位相振幅制御発振装置を示す構成図である。
　図６Ａは、位相制御されている状況下での実施の形態３の位相振幅制御発振装置を示す構成図である。
　図６Ｂは、振幅制御されている状況下での実施の形態３の位相振幅制御発振装置を示す構成図である。
　図６において、基準発振器２０は、周波数がｆｒで位相がθｒの出力波を第１の発振器２１及び第２の発振器３１のそれぞれに出力する水晶発振器である。
　第１の発振器２１は、第１の位相比較器２２、第１のループフィルタ２３、第１の電圧制御発振器２４、第１の分配器２５及び第１の分周器２６を備えている。
　第１の発振器２１は、フラクショナル－Ｎ方式の第１の位相同期発振器であり、ＰＬＬ（位相同期ループ）を備えている。
　第１の電圧制御発振器２４の出力波は、第１の分配器２５で分配され、分配後の一方の出力波は、第１の発振器２１の出力波として、合成器４０に出力される。分配後の他方の出力波は、第１の分周器２６に出力される。
　第１の分周器２６により分周された分配後の他方の出力波（第１の電圧制御発振器２４の出力波）の位相と、基準発振器２０の出力波の位相との位相誤差が小さくなるように、発振周波数ｆｏ１が変化する。
　第１の位相比較器２２は、基準発振器２０の出力波の位相θｒと、第１の分周器２６の出力波の位相θｒ１との位相誤差に応じた電圧を第１のループフィルタ２３に出力する。
　第１のループフィルタ２３は、第１の位相比較器２２から出力された電圧の直流成分近傍のみを通過させて、直流成分近傍を第１の電圧制御発振器２４の発振周波数制御端子２４ａに出力する。
　第１の電圧制御発振器２４は、第１のループフィルタ２３から出力された電圧（制御電圧）が発振周波数制御端子２４ａに与えられると、図７に示すように、制御電圧に応じて発振周波数ｆｏ１が変化する発振器である。
　図７は、一例として、第１の電圧制御発振器２４の発振周波数制御端子２４ａ及び第２の電圧制御発振器３４の発振周波数制御端子３４ａにおけるそれぞれの制御電圧と発振周波数との関係を示す説明図である。
　第２の発振器３１は、第２の位相比較器３２、第２のループフィルタ３３、第２の電圧制御発振器３４、第２の分配器３５及び第２の分周器３６を備えている。
　第２の発振器３１は、フラクショナル－Ｎ方式の第２の位相同期発振器であり、ＰＬＬを備えている。
　第２の電圧制御発振器３４の出力波は、第２の分配器３５で分配され、分配後の一方の出力波は、第２の発振器３１の出力波として、合成器４０に出力される。分配後の他方の出力波は、第２の分周器３６に出力される。
　第２の分周器３６により分周された分配後の他方の出力波（第２の電圧制御発振器３４の出力波）の位相と、基準発振器２０の出力波の位相との位相誤差が小さくなるように、発振周波数ｆｏ２が変化する。
　第２の位相比較器３２は、基準発振器２０の出力波の位相θｒと、第２の分周器３６の出力波の位相θｒ２との位相誤差に応じた電圧を第２のループフィルタ３３に出力する。
　第２のループフィルタ３３は、第２の位相比較器３２から出力された電圧の直流成分近傍のみを通過させて、直流成分近傍を第２の電圧制御発振器３４の発振周波数制御端子３４ａに出力する。
　第２の電圧制御発振器３４は、第２のループフィルタ３３から出力された電圧（制御電圧）が発振周波数制御端子３４ａに与えられると、図７に示すように、発振周波数ｆｏ２が変化する発振器である。
　合成器４０は、第１の分配器２５による分配後の一方の出力波と第２の分配器３５による分配後の他方の出力波とを合成し、合成後の出力波を出力する。合成器４０は、例えば、ウィルキンソン合成器などの電力合成器である。
　第１の制御器４１は、第１の分周器２６の分周数を制御することで、第１の電圧制御発振器２４の発振周波数を制御でき、分周数の制御パターンを変更することで、第１の電圧制御発振器２４の出力波の位相を制御できる。
　第２の制御器４２は、第２の分周器３６の分周数を制御することで、第２の電圧制御発振器３４の発振周波数を制御でき、分周数の制御パターンを変更することで、第２の電圧制御発振器３４の出力波の位相を制御できる。
　次に、図６に示す位相振幅制御発振装置の動作について説明する。
　基準発振器２０は、周波数がｆｒで位相がθｒの出力波を第１の発振器２１及び第２の発振器３１のそれぞれに出力する。
　第１の分配器２５は、第１の電圧制御発振器２４の出力波を分配し、分配後の一方の出力波を合成器４０に出力し、分配後の他方の出力波を第１の分周器２６に出力する。
　第１の分周器２６は、第１の分配器２５から分配後の他方の出力波を受けると、出力波をＮ（Ｎは２以上の整数）分周し、周波数がｆｏ１／Ｎで位相がθｒ１の出力波を第１の位相比較器２２に出力する。
　第１の位相比較器２２は、基準発振器２０の出力波の位相θｒと、第１の分周器２６の出力波の位相θｒ１とを比較し、位相θｒと位相θｒ１との位相誤差（θｒ－θｒ１）に応じた電圧（または電流）を第１のループフィルタ２３に出力する。
　第１のループフィルタ２３は、第１の位相比較器２２から位相誤差（θｒ－θｒ１）に応じた電圧（または電流）を受けると、電圧（または電流）の直流成分近傍のみを通過させて、直流成分近傍を制御電圧として、第１の電圧制御発振器２４の発振周波数制御端子２４ａに出力する。
　第１の電圧制御発振器２４は、第１のループフィルタ２３から出力された制御電圧が発振周波数制御端子２４ａに与えられると、図７に示すように、制御電圧に応じて発振周波数ｆｏ１が変化する。
　第１の電圧制御発振器２４の発振周波数ｆｏ１は、基準発振器２０の発振周波数ｆｒと同期し、ｆｏ１＝Ｎｆｒとなり、第１の電圧制御発振器２４の出力波の位相Ｎθｒ１は、基準発振器２０の出力波の位相θｒと同期し、θｒ１＝θｒとなる。
　第２の分配器３５は、第２の電圧制御発振器３４の出力波を分配し、分配後の一方の出力波を合成器４０に出力し、分配後の他方の出力波を第２の分周器３６に出力する。
　第２の分周器３６は、第２の分配器３５から分配後の他方の出力波を受けると、出力波をＮ分周し、周波数がｆｏ２／Ｎで位相がθｒ２の出力波を第２の位相比較器３２に出力する。
　第２の位相比較器３２は、基準発振器２０の出力波の位相θｒと、第２の分周器３６の出力波の位相θｒ２とを比較し、位相θｒと位相θｒ２との位相誤差（θｒ－θｒ２）に応じた電圧（または電流）を第２のループフィルタ３３に出力する。
　第２のループフィルタ３３は、第２の位相比較器３２から位相誤差（θｒ－θｒ２）に応じた電圧（または電流）を受けると、電圧（または電流）の直流成分近傍のみを通過させて、直流成分近傍を制御電圧として、第２の電圧制御発振器３４の発振周波数制御端子３４ａに出力する。
　第２の電圧制御発振器３４は、第２のループフィルタ３３から出力された制御電圧が発振周波数制御端子３４ａに与えられると、図７に示すように、制御電圧に応じて発振周波数ｆｏ２が変化する。
　第２の電圧制御発振器３４の発振周波数ｆｏ２は、基準発振器２０の発振周波数ｆｒと同期し、ｆｏ２＝Ｎｆｒとなり、第２の電圧制御発振器３４の出力波の位相Ｎθｒ２は、基準発振器２０の出力波の位相θｒと同期し、θｒ２＝θｒとなる。
　第１の制御器４１は、第１の分周器２６の分周数Ｎを制御する。
　第１の制御器４１が第１の分周器２６の分周数Ｎを変化させることで、第１のループフィルタ２３から第１の電圧制御発振器２４の発振周波数制御端子２４ａに出力される制御電圧が変化し、発振周波数が変化する。
　フラクショナル－Ｎ方式では、分周数Ｎをある周期における平均値Ｎａｖｅで与える。Ｎａｖｅが一定であれば発振周波数は一定である。ここで、周期内における分周数の制御パターンのタイミングをずらすと、発振周波数は一定のまま位相を変化させることができる。例えば、分周数を１００、１００、１００、１０１とした場合、平均値は、１００．２５であり、タイミングをずらして１００、１０１、１００、１００としても、平均値は、１００．２５である。このとき分周数の制御パターンは、時間軸にオフセットしたパターンであるため、発振周波数は変化せず、位相が変化する。
　第２の制御器４２は、第２の分周器３６の分周数Ｎを制御する。
　第２の制御器４２が第２の分周器３６の分周数Ｎを変化させることで、第２のループフィルタ３３から第２の電圧制御発振器３４の発振周波数制御端子３４ａに出力される制御電圧が変化し、発振周波数が変化する。
　第２の発振器３１においても、Ｎａｖｅが一定であれば発振周波数は一定である。周期内における分周数の制御パターンのタイミングをずらすと、発振周波数は一定のまま位相を変化させることができる。
　ここで、第１の制御器４１は、第１の分周器２６のある周期内における分周数の平均値を一定としたまま、分周数の制御パターンのタイミングをずらす第１の制御パターンの制御を行う。
　第１の制御器４１が第１の制御パターンを制御することで、第１の電圧制御発振器２４の出力波の周波数ｆ０１（＝Ｎｆｒ）を変化させることなく、第１の電圧制御発振器２４の出力波の位相を移相することができる。
　即ち、第１の制御器４１は、分周数の平均値を一定としたまま第１の制御パターンをオフセットするタイミング又は第１の制御パターンをリセットのタイミングを制御する。
　第２の制御器４２は、第２の分周器３６のある周期内における分周数の平均値を一定としたまま、分周数の制御パターンのタイミングをずらす第２の制御パターンの制御を行う。
　第２の制御器４２が第２の制御パターンを制御することで、第２の電圧制御発振器３４の出力波の周波数ｆ０２（＝Ｎｆｒ）を変化させることなく、第２の電圧制御発振器３４の出力波の位相を移相することができる。
　即ち、第２の制御器４２は、分周数の平均値を一定としたまま第２の制御パターンをオフセットするタイミング又は第２の制御パターンをリセットのタイミングを制御する。
　具体的には、第１の制御器４１が、例えば、第１の制御パターンを第１の分周器２６に出力するタイミングをΔｔだけ早めることで、第１の電圧制御発振器２４の出力波の位相をΔθ０だけ移相することができる。
　第１の制御器４１が、例えば、第１の制御パターンを第１の分周器２６に出力するタイミングをΔｔだけ遅くすることで、第１の電圧制御発振器２４の出力波の位相を－Δθ０だけ移相することができる。
　第２の制御器４２が、例えば、第２の制御パターンを第２の分周器３６に出力するタイミングをΔｔだけ早めることで、第２の電圧制御発振器３４の出力波の位相をΔθ０だけ移相することができる。
　第２の制御器４２が、例えば、第２の制御パターンを第２の分周器３６に出力するタイミングをΔｔだけ遅くすることで、第２の電圧制御発振器３４の出力波の位相を－Δθ０だけ移相することができる。
　第１の制御器４１が位相をΔθ０だけ移相し、第２の制御器４２が位相をΔθ０だけ移相しているとき、合成器４０が、第１の分配器２５による分配後の出力波と第２の分配器３５による分配後の出力波とを合成すると、合成後の出力波の振幅は変化しないが、位相がΔθ０だけ移相する。これを連続的に行えば、位相変調が可能である。
　第１の制御器４１が位相をΔθ０だけ移相し、第２の制御器４２が位相を－Δθ０だけ移相しているとき、合成器４０が、第１の分配器２５による分配後の出力波と第２の分配器３５による分配後の出力波とを合成すると、合成後の出力波の位相は変化しないが、振幅が変化する。これを連続的に行えば、振幅変調が可能である。
　なお、上記の組合せにより、合成器４０による合成後の出力波の位相及び振幅の双方を変えることができ、位相振幅変調が可能である。
　したがって、合成器４０は、合成後の出力波として、位相変調信号、振幅変調信号又は位相振幅変調信号を出力することができる。
　以上の実施の形態３は、第１の制御器４１が、第１の位相同期発振器の分周数を制御することで、第１の位相同期発振器の出力波の位相を制御し、第２の制御器４２が、第２の位相同期発振器の分周数を制御することで、第２の位相同期発振器の出力波の位相を制御するように、位相振幅制御発振装置を構成した。したがって、位相振幅制御発振装置は、合成器４０による合成後の出力波の位相及び振幅を制御することができる。
　実施の形態３の位相振幅制御発振装置では、第１の発振器２１及び第２の発振器３１として、フラクショナル－Ｎ方式の位相同期発振器を用いている。第１の発振器２１及び第２の発振器３１として、フラクショナル－Ｎ方式の位相同期発振器を用いる場合、合成器４０による合成後の出力波の位相及び振幅の制御の他に、合成後の出力波の周波数も制御することができる。
　また、第１の発振器２１及び第２の発振器３１として、フラクショナル－Ｎ方式の位相同期発振器を用いる場合、第１の制御器４１及び第２の制御器４２のそれぞれをディジタル回路で構成することができる。
実施の形態４．
　実施の形態３の位相振幅制御発振装置では、基準発振器２０の出力波が第１の位相比較器２２及び第２の位相比較器３２のそれぞれに出力されている。
　実施の形態４では、基準発振器２０の出力波が第１の位相比較器２２に出力され、第１の分周器２６の出力波が第２の位相比較器３７に出力されている位相振幅制御発振装置について説明する。
　図８は、実施の形態４による位相振幅制御発振装置を示す構成図である。
　図８Ａは、位相制御されている状況下での実施の形態４の位相振幅制御発振装置を示す構成図である。
　図８Ｂは、振幅制御されている状況下での実施の形態４の位相振幅制御発振装置を示す構成図である。
　図８において、図１及び図６と同一符号は同一又は相当部分を示すので説明を省略する。
　第２の発振器３１は、第２の位相比較器３７、第２のループフィルタ３３、第２の電圧制御発振器３４、第２の分配器３５及び第２の分周器３６を備えている。
　第２の位相比較器３７は、第１の分周器２６の出力波の位相θｒ１と、第２の分周器３６の出力波の位相θｒ２との位相誤差に応じた電圧を第２のループフィルタ３３に出力する。
　次に、図８に示す位相振幅制御発振装置の動作について説明する。
　図８に示す位相振幅制御発振装置は、第２の発振器３１が、第２の位相比較器３２の代わりに、第２の位相比較器３７を備えている点でのみ、図６に示す位相振幅制御発振装置と相違している。
　第２の発振器３１が、第２の位相比較器３７を備えている場合、第１の位相比較器２２において、θｒ１＝θｒとなり、第２の位相比較器３７において、θｒ２＝θｒ１となる。したがって、第１の発振器２１は、基準発振器２０と同期し、第２の発振器３１は、第１の発振器２１と同期するため、結果的には、第２の発振器３１は、基準発振器２０と同期する。
　第１の制御器４１及び第２の制御器４２の制御自体は、実施の形態３と同様であるため、図８に示す位相振幅制御発振装置は、図６に示す位相振幅制御発振装置と同様に、合成器４０による合成後の出力波の位相及び振幅を制御することができる。
　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明は、出力波の位相及び振幅を制御する位相振幅制御発振装置に適している。
　１　基準発振器、２　第１の発振器、２ａ　発振周波数制御端子、３　第２の発振器、３ａ　発振周波数制御端子、４　合成器、５　第１の制御器、６　第２の制御器、７　分配器、８　第２の発振器、８ａ　発振周波数制御端子、１１～１５　合成後の出力波、２０　基準発振器、２１　第１の発振器、２２　第１の位相比較器、２３　第１のループフィルタ、２４　第１の電圧制御発振器、２４ａ　発振周波数制御端子、２５　第１の分配器、２６　第１の分周器、３１　第２の発振器、３２，３７　第２の位相比較器、３３　第２のループフィルタ、３４　第２の電圧制御発振器、３４ａ　発振周波数制御端子、３５　第２の分配器、３６　第２の分周器、４０　合成器、４１　第１の制御器、４２　第２の制御器。

Claims (11)

  1. 　発振周波数を出力する基準発振器と、
    　前記基準発振器の発振周波数と発振周波数が同期する第１の発振器と、
    　前記基準発振器の発振周波数と発振周波数が同期する第２の発振器と、
    　前記第１の発振器の出力波と前記第２の発振器の出力波とを合成する合成器と、
    　前記第１の発振器の発振周波数の位相を制御する第１の制御器と、
    　前記第２の発振器の発振周波数の位相を制御する第２の制御器とを備え、
    　前記第１及び第２の制御器は、前記第１及び第２の発振器におけるそれぞれの発振周波数の位相を同方向に移相する制御を行うことで、前記合成器による合成後の出力波の位相を制御し、前記第１及び第２の発振器におけるそれぞれの発振周波数の位相を逆方向に移相する制御を行うことで、前記合成器による合成後の出力波の振幅を制御することを特徴とする位相振幅制御発振装置。
  2. 　前記第１の発振器及び前記第２の発振器のそれぞれは、注入同期発振器であり、
    　前記基準発振器の出力波が前記第１及び第２の発振器のそれぞれに注入されることで、前記第１及び第２の発振器におけるそれぞれの発振周波数が前記基準発振器の発振周波数と同期することを特徴とする請求項１記載の位相振幅制御発振装置。
  3. 　前記第１の発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力し、分配後の他方の出力波を前記第２の発振器に出力する分配器を備え、
    　前記第１の発振器及び前記第２の発振器のそれぞれは、注入同期発振器であり、
    　前記基準発振器の出力波が前記第１の発振器に注入されることで、前記第１の発振器の発振周波数が前記基準発振器の発振周波数と同期し、
    　前記分配器から出力された前記他方の出力波が前記第２の発振器に注入されることで、前記第２の発振器の発振周波数が前記第１の発振器の発振周波数と同期することを特徴とする請求項１記載の位相振幅制御発振装置。
  4. 　前記第１の制御器は、前記第１の発振器の発振周波数を制御する端子に印加する直流電圧又は電流を制御することで、前記第１の発振器の発振周波数の位相を制御し、
    　前記第２の制御器は、前記第２の発振器の発振周波数を制御する端子に印加する直流電圧又は電流を制御することで、前記第２の発振器の発振周波数の位相を制御することを特徴とする請求項１記載の位相振幅制御発振装置。
  5. 　前記第１の発振器は、前記合成器に出力する出力波の一部を分周し、分周後の出力波の位相と前記基準発振器の出力波の位相との位相誤差が小さくなるように発振周波数を制御する分数分周方式の第１の位相同期発振器であり、
    　前記第２の発振器は、前記合成器に出力する出力波の一部を分周し、分周後の出力波の位相と前記基準発振器の出力波の位相との位相誤差が小さくなるように発振周波数を制御する分数分周方式の第２の位相同期発振器であり、
    　前記第１の制御器は、前記第１の位相同期発振器の分周数の制御パターンを制御して、前記第１の位相同期発振器の発振周波数の位相を制御し、
    　前記第２の制御器は、前記第２の位相同期発振器の分周数の制御パターンを制御して、前記第２の位相同期発振器の発振周波数の位相を制御することを特徴とする請求項１記載の位相振幅制御発振装置。
  6. 　前記第１の位相同期発振器は、
    　制御電圧によって発振周波数が変化する第１の電圧制御発振器と、
    　前記第１の電圧制御発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力する第１の分配器と、
    　前記第１の分配器による分配後の他方の出力波を分周する第１の分周器と、
    　前記基準発振器の出力波の位相と前記第１の分周器の出力波の位相との位相誤差に応じて制御電圧を出力する第１の位相比較器と、
    　前記第１の位相比較器から出力された制御電圧を前記第１の電圧制御発振器に出力する第１のループフィルタとを備え、
    　前記第２の位相同期発振器は、
    　制御電圧によって発振周波数が変化する第２の電圧制御発振器と、
    　前記第２の電圧制御発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力する第２の分配器と、
    　前記第２の分配器による分配後の他方の出力波を分周する第２の分周器と、
    　前記基準発振器の出力波の位相と前記第２の分周器の出力波の位相との位相誤差に応じて制御電圧を出力する第２の位相比較器と、
    　前記第２の位相比較器から出力された制御電圧を前記第２の電圧制御発振器に出力する第２のループフィルタとを備え、
    　前記第１の制御器は、前記第１の分周器の分周数の制御パターンを制御し、
    　前記第２の制御器は、前記第２の分周器の分周数の制御パターンを制御することを特徴とする請求項５記載の位相振幅制御発振装置。
  7. 　前記第１の制御器は、前記第１の分周器の分周数の制御パターンをオフセットさせることで、前記第１の発振器の発振周波数の位相を制御し、
    　前記第２の制御器は、前記第２の分周器の分周数の制御パターンをオフセットさせることで、前記第２の発振器の発振周波数の位相を制御することを特徴とする請求項６記載の位相振幅制御発振装置。
  8. 　前記第１の発振器は、前記合成器に出力する出力波の一部を分周し、分周後の出力波の位相と前記基準発振器の出力波の位相との位相誤差が小さくなるように発振周波数を制御する分数分周方式の第１の位相同期発振器であり、
    　前記第２の発振器は、前記合成器に出力する出力波の一部を分周し、分周後の出力波の位相と前記第１の位相同期発振器による分周後の出力波の位相との位相誤差が小さくなるように発振周波数を制御する分数分周方式の第２の位相同期発振器であり、
    　前記第１の制御器は、前記第１の位相同期発振器の分周数の制御パターンを制御して、前記第１の位相同期発振器の発振周波数の位相を制御し、
    　前記第２の制御器は、前記第２の位相同期発振器の分周数の制御パターンを制御して、前記第２の位相同期発振器の発振周波数の位相を制御することを特徴とする請求項１記載の位相振幅制御発振装置。
  9. 　前記第１の位相同期発振器は、
    　制御電圧によって発振周波数が変化する第１の電圧制御発振器と、
    　前記第１の電圧制御発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力する第１の分配器と、
    　前記第１の分配器による分配後の他方の出力波を分周する第１の分周器と、
    　前記基準発振器の出力波の位相と前記第１の分周器の出力波の位相との位相誤差に応じた制御電圧を出力する第１の位相比較器と、
    　前記第１の位相比較器から出力された制御電圧を前記第１の電圧制御発振器に出力する第１のループフィルタとを備え、
    　前記第２の位相同期発振器は、
    　制御電圧によって発振周波数が変化する第２の電圧制御発振器と、
    　前記第２の電圧制御発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力する第２の分配器と、
    　前記第２の分配器による分配後の他方の出力波を分周する第２の分周器と、
    　前記第１の分周器により分周された出力波の位相と前記第２の分周器の出力波の位相との位相誤差に応じた制御電圧を出力する第２の位相比較器と、
    　前記第２の位相比較器から出力された制御電圧を前記第２の電圧制御発振器に出力する第２のループフィルタとを備え、
    　前記第１の制御器は、前記第１の分周器の分周数の制御パターンを制御し、
    　前記第２の制御器は、前記第２の分周器の分周数の制御パターンを制御することを特徴とする請求項８記載の位相振幅制御発振装置。
  10. 　前記第１の制御器は、一定の周期における前記第１の分周器の分周数の平均値を一定とした第１の制御パターンを前記第１の分周器に出力し、前記第１の制御パターンを制御することで、前記第１の発振器の発振周波数の位相を制御し、
    　前記第２の制御器は、一定の周期における前記第２の分周器の分周数の平均値を一定とした第２の制御パターンを前記第２の分周器に出力し、前記第２の制御パターンを制御することで、前記第２の発振器の発振周波数の位相を制御することを特徴とする請求項５記載の位相振幅制御発振装置。
  11. 　前記第１及び第２の制御器によって、前記第１及び第２の発振器の発振周波数の位相が制御されることで、前記合成器は、合成後の出力波として、位相変調信号、振幅変調信号又は位相振幅変調信号を出力することを特徴とする請求項１記載の位相振幅制御発振装置。
PCT/JP2018/024898 2018-06-29 2018-06-29 位相振幅制御発振装置 WO2020003514A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP18925031.9A EP3796559B1 (en) 2018-06-29 2018-06-29 Phase amplitude controlled oscillator
PCT/JP2018/024898 WO2020003514A1 (ja) 2018-06-29 2018-06-29 位相振幅制御発振装置
JP2020527145A JP6815565B2 (ja) 2018-06-29 2018-06-29 位相振幅制御発振装置
CN201880094977.0A CN112313878B (zh) 2018-06-29 2018-06-29 相位振幅控制振荡装置
US17/109,513 US11171657B2 (en) 2018-06-29 2020-12-02 Phase and amplitude controlled oscillation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/024898 WO2020003514A1 (ja) 2018-06-29 2018-06-29 位相振幅制御発振装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/109,513 Continuation US11171657B2 (en) 2018-06-29 2020-12-02 Phase and amplitude controlled oscillation device

Publications (1)

Publication Number Publication Date
WO2020003514A1 true WO2020003514A1 (ja) 2020-01-02

Family

ID=68986328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/024898 WO2020003514A1 (ja) 2018-06-29 2018-06-29 位相振幅制御発振装置

Country Status (5)

Country Link
US (1) US11171657B2 (ja)
EP (1) EP3796559B1 (ja)
JP (1) JP6815565B2 (ja)
CN (1) CN112313878B (ja)
WO (1) WO2020003514A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11611273B2 (en) * 2020-06-16 2023-03-21 Analog Devices International Unlimited Company Detection of power supply circuit irregularities

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215168A (ja) * 1997-01-30 1998-08-11 Nec Corp Ｖｃｘｏを用いたｐｌｌ発振器
WO2007091516A1 (ja) 2006-02-07 2007-08-16 Mitsubishi Electric Corporation フラクショナル－ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路
US20080118000A1 (en) * 2006-11-17 2008-05-22 Gunther Kraut Transmitter arrangement and signal processing method
JP2008141657A (ja) * 2006-12-05 2008-06-19 Anritsu Corp 信号発生装置
JP2013187697A (ja) * 2012-03-07 2013-09-19 Fujitsu Ltd 周波数シンセサイザ，フェーズドアレイ送信機および電力増幅回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
JP3567779B2 (ja) * 1999-03-05 2004-09-22 富士通株式会社 シンセサイザ及び基準信号生成回路
JP2000353929A (ja) 1999-06-10 2000-12-19 Nippon Telegr & Teleph Corp <Ntt> 移相器兼減衰器および位相振幅整合器並びにイメージ抑圧型送信機
JP2015015572A (ja) * 2013-07-04 2015-01-22 日本電気株式会社 発振回路、発振装置および発振方法
JP6171758B2 (ja) * 2013-09-10 2017-08-02 富士通株式会社 高周波信号発生回路、送信装置、受信装置及び送受信装置
JP2015220480A (ja) * 2014-05-14 2015-12-07 三菱電機株式会社 信号発生回路
JP2018007097A (ja) * 2016-07-05 2018-01-11 三菱電機株式会社 シンセサイザ回路
DE102018210089A1 (de) * 2018-06-21 2019-12-24 Infineon Technologies Ag Frequenzvervielfacher und Verfahren zur Frequenzvervielfachung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215168A (ja) * 1997-01-30 1998-08-11 Nec Corp Ｖｃｘｏを用いたｐｌｌ発振器
WO2007091516A1 (ja) 2006-02-07 2007-08-16 Mitsubishi Electric Corporation フラクショナル－ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路
US20080118000A1 (en) * 2006-11-17 2008-05-22 Gunther Kraut Transmitter arrangement and signal processing method
JP2008141657A (ja) * 2006-12-05 2008-06-19 Anritsu Corp 信号発生装置
JP2013187697A (ja) * 2012-03-07 2013-09-19 Fujitsu Ltd 周波数シンセサイザ，フェーズドアレイ送信機および電力増幅回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3796559A4

Also Published As

Publication number Publication date
EP3796559A4 (en) 2021-06-09
US11171657B2 (en) 2021-11-09
JPWO2020003514A1 (ja) 2020-12-17
CN112313878B (zh) 2024-05-03
JP6815565B2 (ja) 2021-01-20
EP3796559B1 (en) 2022-07-27
US20210091774A1 (en) 2021-03-25
CN112313878A (zh) 2021-02-02
EP3796559A1 (en) 2021-03-24

Similar Documents

Publication Publication Date Title
US11342926B2 (en) Synchronization of clock signals generated using output dividers
US20140021987A1 (en) Injection-locked-type frequency-locked oscillator
KR20120138843A (ko) 시그마-델타 기반 위상 고정 루프
WO2020003514A1 (ja) 位相振幅制御発振装置
JP2610171B2 (ja) 位相同期回路
US6181758B1 (en) Phase-locked loop with small phase error
JPH0834589B2 (ja) サンプリングクロック発生回路
US10536153B1 (en) Signal generator
US7292107B2 (en) Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop
JP7160212B2 (ja) 位相同期回路及び同相分配回路
JPH11205138A (ja) ルビジウム原子発振器
JP3029712B2 (ja) Ｒｆモジュレータ回路
JP2002057577A (ja) Ｐｌｌ周波数シンセサイザ
JPH10303746A (ja) Ｐｌｌ周波数シンセサイザ回路
KR20150061387A (ko) 주파수 합성 장치 및 주파수 합성 방법
JP3248453B2 (ja) 発振装置
KR20030033378A (ko) 피엘엘 위상 고착 시스템
JPH09246967A (ja) Ｐｌｌ周波数シンセサイザ回路
JP2005136483A (ja) シンセサイザ回路
JPH04107010A (ja) 位相同期発振回路
JPS63161725A (ja) 周波数シンセサイザ
JPH08139767A (ja) Ｆｓｋ変調方式
JP2000224028A (ja) Ｐｌｌ回路、及びその制御方法
JP2000349632A (ja) 周波数信号生成回路
KR970019086A (ko) 위상동기시간의 개선을 위한 단일 위상동기루프 회로 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18925031

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020527145

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018925031

Country of ref document: EP

Effective date: 20201218

NENP Non-entry into the national phase

Ref country code: DE