JP2013187697A - 周波数シンセサイザ，フェーズドアレイ送信機および電力増幅回路 - Google Patents

Abstract

【課題】温度変動や製造ばらつきに対する確度が高くて、位相の分解能が高い信号を出力することができる周波数シンセサイザの提供を図る。
【解決手段】基準信号Ｓｒとフィードバック信号Ｓｄの位相を比較する位相比較器１５と、前記位相比較器の出力信号Ｓｏを受け取って平滑化するフィルタ１６と、前記フィルタからの出力電圧Ｖctrlに応じた発振周波数の信号を出力する電圧制御発振器１１と、前記電圧制御発振器から前記位相比較器へのフィードバックループに配置されたデジタル移相器１２と、を備え、前記デジタル移相器でフラクショナル制御を行うようにする。
【選択図】図４

Description

この出願で言及する実施例は、周波数シンセサイザ，フェーズドアレイ送信機および電力増幅回路に関する。

従来、周波数シンセサイザは、例えば、テレビやラジオのチューナー、携帯電話、レーダー、並びに、様々な無線通信装置といった電波を扱う機器の発振回路として幅広く使用されている。

ところで、近年、配列された複数のアンテナ(フェーズドアレイアンテナ)に対して位相制御された信号を入力する車載用レーダー(フェーズドアレイレーダー)や無線通信システムが実用化されている。

具体的に、フェーズドアレイレーダーは、例えば、フェーズドアレイアンテナの各アンテナに対して、移相器で制御された異なる位相の信号を生成する周波数シンセサイザによる信号を入力して、指向性の制御を行っている。なお、各アンテナには、例えば、移相器の出力をパワーアンプで増幅した信号が入力される。

ところで、従来、周波数シンセサイザ、或いは、周波数シンセサイザを使用したフェーズドアレイアンテナとしては、様々なものが提案されている。

特開平０２−２８８６０２号公報 特開２００３−１４２９２３号公報 特開平０５−２１８７２５号公報 特開昭５６−１２０２０２号公報

前述したように、例えば、フェーズドアレイレーダーに適用されるフェーズドアレイアンテナの各アンテナには、移相器で制御された異なる位相の信号が与えられ、指向性の制御が行われている。

ところで、移相器には、アナログ移相器とデジタル移相器があり、アナログ移相器は、温度変動や製造ばらつきに対する確度が低い欠点があるのに対して、デジタル移相器は、確度が高いという利点を有する。

そのため、温度変動や製造ばらつきに対する確度が求められるアプリケーションにおいては、デジタル移相器が用いられている。しかしながら、デジタル移相器は、アナログ移相器とは異なり、連続的に位相シフトすることが難しい。すなわち、デジタル移相器を使用した周波数シンセサイザは、位相の分解能が低く、その結果、送信方向を細かく走査することが困難となっている。

一実施形態によれば、位相比較器と、フィルタと、電圧制御発振器と、デジタル移相器と、を備え、前記デジタル移相器でフラクショナル制御を行うようにした周波数シンセサイザが提供される。

前記位相比較器は、基準信号とフィードバック信号の位相を比較し、前記フィルタは、前記位相比較器の出力信号を受け取って平滑化する。前記電圧制御発振器は、前記フィルタからの出力電圧に応じた発振周波数の信号を出力し、前記デジタル移相器は、前記電圧制御発振器から前記位相比較器へのフィードバックループに配置されている。

開示の周波数シンセサイザは、温度変動や製造ばらつきに対する確度が高くて、位相の分解能が高い信号を出力することができるという効果を奏する。

図１は、フェーズドアレイレーダーの一例を示すブロック図である。 図２は、図１におけるデジタル移相器のフラクショナル制御を説明するための波形図である。 図３は、図１におけるデジタル移相器をフラクショナル制御した後の課題を説明するための周波数応答を示す図である。 図４は、第１実施の周波数シンセサイザが適用されるフェーズドアレイレーダーの一例を示すブロック図である。 図５は、図４の周波数シンセサイザにおける第２分周器の動作を説明するための波形図である。 図６は、図４の周波数シンセサイザにおいて、デジタル移相器を制御しないときの動作を説明するための波形図である。 図７は、図４の周波数シンセサイザにおいて、デジタル移相器をフラクショナル制御した直後(同期前)の動作を説明するための波形図である。 図８は、図４の周波数シンセサイザにおいて、デジタル移相器をフラクショナル制御した後の同期状態前の動作を説明するための波形図である。 図９は、第２実施の周波数シンセサイザが適用されるフェーズドアレイレーダーの一例を示すブロック図である。 図１０は、図９に示す周波数シンセサイザにおけるデジタル移相器の一例を示す図である。 図１１は、図９に示す周波数シンセサイザにおけるデジタル移相器の他の例を示す図である。 図１２は、電力増幅回路の一例を示すブロック図である。 図１３は、第１実施の周波数シンセサイザが適用される電力増幅回路の一例を示すブロック図である。

まず、周波数シンセサイザの実施例を詳述する前に、周波数シンセサイザを適用したフェーズドアレイレーダーの一例、並びに、その問題点を、図１を参照して説明する。

図１において、参照符号１０１，１０２，…，１０n+1は送受信器、１１１は電圧制御発振器(ＶＣＯ：Voltage Controlled Oscillator)、１１２はデジタル移相器、１１３は終段アンプ(パワーアンプ)、そして、１１４は受信回路を示す。なお、図１において、送受信器１０１のみがブロックで詳細に描かれているが，他の送受信器１０２，…，１０n+1も同じ構成である。

図１に示されるように、フェーズドアレイレーダーは、複数の送受信器１０１，１０２，…，１０n+1、並びに、各送受信器に対して設けられた複数のデュプレクサＤＵＰ１〜ＤＵＰn+1およびアンテナＡＮＴ１〜ＡＮＴn+1を有する。各送受信器１０１は、それぞれＶＣＯ１１１、デジタル移相器１１２、パワーアンプ１１３および受信回路１１４を含む。

パワーアンプ１１３および受信回路１１４は、デュプレクサＤＵＰ１を介してアンテナＡＮＴ１に接続され、デジタル移相器１１２の出力を増幅してアンテナＡＮＴ１から送出すると共に、ＡＮＴ１で受信した信号を受信回路１１４で受け取るようになっている。

なお、各送受信器１０１，１０２，…，１０n+1は、それぞれデジタル移相器１１２により異なる位相の信号をパワーアンプ１１３およびデュプレクサＤＵＰ１〜ＤＵＰn+1を介してアンテナＡＮＴ１〜ＡＮＴn+1から出力するようになっている。

すなわち、送受信器１０１のアンテナＡＮＴ１からは位相φの信号が放出され、送受信器１０２のアンテナＡＮＴ２からは位相φ＋Δφの信号が出力され、そして、送受信器１０n+1のアンテナＡＮＴn+1からは位相φ＋nΔφの信号が出力される。

ここで、各アンテナＡＮＴ１，ＡＮＴ２，…，ＡＮＴn+1は、隣接するアンテナと一定の間隔だけ離れて配列され、そこから異なる位相φ，φ＋Δφ，…，φ＋nΔφの信号が放出されることで、放射エネルギーが空間的に合成される。これにより、空間に放射される電磁波の波面(電磁波ビーム)の指向性が制御されることになる。

図１に示すフェーズドアレイレーダーの各送受信器１０１は、ＶＣＯ１１１の後段にデジタル移相器１１２を設け、そのデジタル移相器１１２で位相制御した信号をパワーアンプ１１３で増幅して出力する。

このように、図１に示すフェーズドアレイレーダーの各送受信器１０１は、デジタル移相器１１２を使用して位相制御を行っている。このデジタル移相器１１２は、アナログ移相器に比べて、温度変動や製造ばらつきに対する確度が高いという利点を有する。

そのため、例えば、フェーズドアレイレーダー(フェーズドアレイアンテナ)の各送受信器１０１(送信機)といった温度変動や製造ばらつきに対する確度が求められるアプリケーションにおいては、デジタル移相器１１２を用いるのが好ましい。

しかしながら、デジタル移相器１１２は、アナログ移相器とは異なり、連続的に位相シフトすることが難しい。そのため、デジタル移相器１１２を使用した送受信器１０１(周波数シンセサイザ)は位相の分解能が低く、図１に示すフェーズドアレイレーダーは、送信方向を細かく走査することが困難となっている。

そこで、デジタル移相器１１２の出力信号をフラクショナル制御することが考えられる。このデジタル移相器１１２のフラクショナル制御は、例えば、制御周波数ｆ_CLKにより、Ｔ回にａ回の割合で位相を切り替えるように制御して分解能を向上させるものである。

図２は、図１におけるデジタル移相器のフラクショナル制御を説明するための波形図であり、図３は、図１におけるデジタル移相器をフラクショナル制御した後の課題を説明するための周波数応答を示す図である。

図２に示されるように、デジタル移相器１１２は、例えば、信号の位相を０°と９０°で切り替えることができる。そこで、制御周波数(クロックの周波数)ｆ_CLKにより、１００回に１回だけ位相を＋９０°に切り替え、他の９９回は位相を０°に保持する。この場合、平均的にみると、０．９°位相をシフトしたことになる。

具体的に、クロックの周波数ｆ_CLKが１００ＭＨｚで、デジタル移相器１１２の出力信号が７７ＧＨｚの場合、１回のクロックに対応する７７０個のパルスの位相が＋９０°で、残りの９９回のクロックに対応する７６２３０個のパルスの位相が０°になる。

しかしながら、例えば、図１に示す送受信回路１０１におけるデジタル移相器１１２をフラクショナル制御しても、その出力信号は、平均化されることなく、例えば、１００回に１回だけ位相を＋９０°にシフトした信号がそのまま出力されてしまう。

すなわち、図３に示されるように、例えば、デジタル移相器１１２の出力信号の周波数 (例えば、７７ＧＨｚ)に対して、制御周波数ｆ_CLK(例えば、１００ＭＨｚ)だけずれた位置に、＋９０°だけ位相シフトした信号が現れる。

このような位相シフト信号は、位相変調スプリアスとなるため、その出力レベル(電圧)を抑圧するのが好ましい。これは、本来の周波数(例えば、７７ＧＨｚ)に対して制御周波数ｆ_CLKだけずれた位置だけでなく、その高調波成分(ｆ_CLKの倍数だけずれた位置)にも現れる。

以下、周波数シンセサイザの実施例を、添付図面を参照して詳述する。図４は、第１実施の周波数シンセサイザが適用されるフェーズドアレイレーダーの一例を示すブロック図である。

図４において、参照符号１は送受信器、１１はＶＣＯ(電圧制御発振器)、１２はデジタル移相器、１３はパワーアンプ、１４は受信回路、そして、１５は位相比較器を示す。さらに、参照符号１６はローパスフィルタ、１７は第１分周器、１８は第２分周器、そして、１９は位相制御回路を示す。なお、図４においても、前述した図１と同様に、送受信器１のみがブロックで詳細に描かれているが，他の送受信器２，…，n+1も同じ構成である。

図４に示されるように、フェーズドアレイレーダーは、複数の送受信器１，２，…，n+1、並びに、各送受信器に対して設けられた複数のデュプレクサＤＵＰ１〜ＤＵＰn+1およびアンテナＡＮＴ１〜ＡＮＴn+1を有する。

各送受信器１における周波数シンセサイザ１ａは、それぞれＶＣＯ１１、デジタル移相器１２、パワーアンプ１３、受信回路１４、位相比較器１５、ローパスフィルタ１６、第１分周器１７、第２分周器１８および位相制御回路１９を含む。ここで、位相比較器１５、ローパスフィルタ１６、ＶＣＯ１１、第１分周器１７および第２分周器１８は、実質的に、ＰＬＬ(Phase Locked Loop)回路として機能する。

本第１実施の周波数シンセサイザ１ａは、ＰＬＬ回路における分周器を、第１分周器１７および第２分周器１８に分割し、その第１分周器１７と第２分周器１８の間に、位相制御回路１９により制御されるデジタル移相器１２を挿入したものである。

ここで、位相制御回路１９は、デジタル移相器１２をフラクショナル制御して分解能を向上させるためのものである。すなわち、位相制御回路１９は、例えば、デジタル移相器１２の出力信号を、制御周波数ｆ_CLKによりＴ回にａ回の割合で位相を切り替えるように制御する。

位相比較器１５は、基準信号Ｓｒおよび第１分周器１７からのフィードバック信号Ｓｄを受け取り、信号Ｓｏをローパスフィルタ１６に出力する。

パワーアンプ１３および受信回路１４は、デュプレクサＤＵＰ１を介してアンテナＡＮＴ１に接続され、ＶＣＯ１１の出力を増幅してアンテナＡＮＴ１から送出すると共に、ＡＮＴ１で受信した信号を受信回路１４で受け取るようになっている。

なお、各送受信器１，２，…，n+1は、それぞれ位相制御回路１９およびデジタル移相器１２により異なる位相の信号をパワーアンプ１３およびデュプレクサＤＵＰ１〜ＤＵＰn+1を介してアンテナＡＮＴ１〜ＡＮＴn+1から出力するようになっている。

すなわち、送受信器１のアンテナＡＮＴ１からは位相φの信号が放出され、送受信器２のアンテナＡＮＴ２からは位相φ＋Δφの信号が出力され、そして、送受信器n+1のアンテナＡＮＴn+1からは位相φ＋nΔφの信号が出力される。

ここで、前述した図１と同様に、各アンテナＡＮＴ１，ＡＮＴ２，…，ＡＮＴn+1は、隣接するアンテナと所定の間隔だけ離れて配列され、そこから異なる位相φ，φ＋Δφ，…，φ＋nΔφの信号が放出されることで、放射エネルギーが空間的に合成される。すなわち、空間に放射される電磁波の波面(電磁波ビーム)の指向性が制御される。

以上において、図４に示すフェーズドアレイレーダーを、フェーズドアレイアンテナを利用して信号を送信するフェーズドアレイ送信機として捉えると、例えば、デュプレクサＤＵＰ１および受信回路１４が不要となる。

また、本明細書では、本実施例の周波数シンセサイザの適用を、フェーズドアレイレーダーおよび電力増幅回路を例として説明するが、本実施例の周波数シンセサイザの適用は、それらに限定されないのはいうまでもない。

図５は、図４の周波数シンセサイザにおける第２分周器の動作を説明するための波形図である。ここで、図５(a)は送信信号(ＶＣＯ１１の出力信号：例えば、ｆo＝７７ＧＨｚ)を示し、図５(b)はデジタル移相器１２の入力信号(第２分周器１８の出力信号：例えば、ｆo／Ｎ＝１９．２５ＧＨｚ)を示す。

すなわち、図５は、第２分周器１８が入力周波数ｆoを４分周する(Ｎ＝４)場合を示す。このとき、図４の例では、第２分周器１８の分周比Ｎは、Ｎ＝４とされ、基準信号Ｓｒが５０ＭＨｚだと、第１分周器１７の分周比Ｐは、Ｐ＝３８５となる。

なお、デジタル移相器１２を配置する場所は、図４のように、第１分周器１７と第２分周器１８の間に限定されるものではない。具体的に、デジタル移相器１２の入力信号(ＶＣＯ１１の出力信号)の周波数ｆoが数ＧＨｚ(例えば、ｆo＝２．４ＧＨｚ)程度であれば、ＶＣＯ１１の出力をデジタル移相器１２に直接入力し、位相比較器１５の前段に１つの分周器(１７)だけを設けてもよい。

ここで、図４のように、分周器を第１分周器１７および第２分周器１８に分割し、その第１分周器１７と第２分周器１８の間にデジタル移相器１２を配置する場合、例えば、第２分周器１８の分周比(Ｎの値)は、次の条件に従って決められる。

まず、システム仕様(フェイズアレイドレーダーの各送受信回路の仕様)において、電波の送信方向が規定されていると、そのシステム仕様から出力移相量の最大値(最大位相シフト量)Δφmaxが決められる。

そのとき、第２分周器１８の分周比Ｎは、Δθをデジタル移相器１２の切り替え位相差とすると、次の式を満足する。
Δθ／Ｎ≧Δφmax
すなわち、
Ｎ≦Δθ／Δφmax

例えば、Ｔ回にａ回の割合でデジタル移相器１２の出力信号の位相を、０°から９０°(Δθ＝９０°)に切り替えるフラクショナル制御を行う場合、図４に示す周波数シンセサイザ１ａで実現できる位相シフト量Δφは、次のようになる。
Δφ＝ａ・９０／(Ｔ・Ｎ)［°］

また、仕様において、Δφmax＝１５°のとき、Ｎ＝１の場合は、６回(Ｔ＝６)に１回(ａ＝１)の切り替え制御により実現することができ、また、Ｎ＝２の場合は、６回(Ｔ＝６)に２回(ａ＝２)の切り替え制御により実現することができる。

さらに、Ｎ＝６の場合は、常に９０°にしておく(Ｔ＝１，ａ＝１)ことにより、実現することができる。しかしながら、Ｎ＝７の場合は、０°と９０°の位相を有する信号の切り替えでは、実現することが難しい。

従って、第２分周器１８の分周比Ｎの値は、９０°／Ｎが、仕様の最大位相シフト量Δφmaxを下回らないように設定することになる。なお、第１分周器１７の分周比Ｐは、第２分周器１８の分周比Ｎおよび基準信号Ｓｒの周波数等に従って決められる。なお、第２分周器１８の分周比Ｎだけでなく、第１分周器１７の分周比Ｐ、或いは、基準信号Ｓｒやクロックの周波数等は、様々に変更することができる。

図６は、図４の周波数シンセサイザにおいて、デジタル移相器を制御しないときの動作を説明するための波形図であり、図７は、図４の周波数シンセサイザにおいて、デジタル移相器をフラクショナル制御した直後(同期前)の動作を説明するための波形図である。また、図８は、図４の周波数シンセサイザにおいて、デジタル移相器をフラクショナル制御した後の同期状態前の動作を説明するための波形図である。

ここで、図６(a)，図７(a)および図８(a)は分周信号(第１分周器１７の出力信号Ｓｄ)を示し、図６(b)，図７(b)および図８(b)は基準信号(位相比較器１５の入力信号Ｓｒ)を示し、図６(c)，図７(c)および図８(c)は位相比較器１５の出力信号Ｓｏを示す。

なお、図６(c)，図７(c)および図８(c)において、参照符号Ｖ１，Ｖ２およびＶ３は、ローパスフィルタ１６の出力電圧(Ｖctrl：位相比較器１５の出力信号Ｓｏをローパスフィルタ１６で平滑化および平均化した電圧)を示す。

前述した図４、並びに、図６(a)〜図６(c)に示されるように、位相比較器１５は、第１分周器１７の出力信号(分周信号：フィードバック信号)Ｓｄおよび基準信号Ｓｒを受け取り、それらの位相差θ₁に対応したパルス幅の正電圧Ｖ_Hの信号(パルス信号)を出力する。ここで、基準信号Ｓｒには、安定度が高い(位相ジッタの小さい)信号が用いられ、基準信号Ｓｒの位相は変動しないものとする。

位相比較器１５から出力されたパルス信号(Ｓｏ)は、後段のローパスフィルタ１６により平滑化および平均化され、直流電圧Ｖ１に変換される。この直流電圧Ｖ１は、ＶＣＯ１１に入力され、ＶＣＯ１１の発振周波数を制御する。

このようにして、ＶＣＯ１１の位相と周波数が、基準信号Ｓｒの位相と周波数に同期される。ここで、基準信号Ｓｒの周波数をｆref、第１分周器１７の分周比をＰ、そして、第２分周器１８の分周比をＮとすると、送信信号(ＶＣＯ１１の出力信号)の周波数ｆｏは、ｆｏ＝Ｎ・Ｐ・ｆref に同期するようにフィードバック制御される。

なお、ＶＣＯ１１の発振周波数ｆｏは、ｆｏ［Ｈｚ］＝Ｋvco［Ｈｚ／Ｖ］・Ｖctrl［Ｖ］＋ｆｏ-0［Ｈｚ］で表される。ここで、Ｖctrlは、ＶＣＯ１１の入力電圧、Ｋvcoおよびｆｏ-0はＶＣＯ１１に固有の定数を示す。

すなわち、図６(a)〜図６(c)に示されるように、デジタル移相器１２を制御していない状態では、位相比較器１５の入出力信号は、出力信号Ｓｏの直流電圧レベルＶｏ(すなわち、＝Ｖ１)は、次の［式１］に保たれており、ＶＣＯ１１の入力電圧Ｖctrl＝Ｖｏとなっている。
Ｖｏ＝θ₁・(Ｖ_H−Ｖ_L)／２π ［式１］

この状態で、デジタル移相器１２を所定の割合でΔθだけ位相をシフトするようにフラクショナル制御を行うと、その直後、換言すると、同期する前において、各信号は、図７(a)〜図７(c)のように変化する。

すなわち、図７(a)〜図７(c)に示されるように、デジタル移相器１２によりΔθだけ位相をシフトすると、それに伴って、位相比較器１５の出力信号Ｓｏは、位相シフトした直後のパルス信号ＰＳ１のパルス幅がΔθに対応して広くなる。ここで、図７(c)と図６(c)の比較から明らかなように、ＰＳ１以外のパルス信号は、デジタル移相器１２のフラクショナル制御を行わないときとほぼ同じパルス幅となっている。

これにより、ローパスフィルタ１６の出力電圧(Ｖctrl)は、パルス信号ＰＳ１のパルス幅の増加に対応して、Ｖ１よりも高いＶ２に変化し、その結果ＶＣＯ１１の発振周波数ｆｏが変化する(高くなる)。このように、ＶＣＯ１１の発振周波数が変化すると、その発振周波数(ＶＣＯ１１の出力信号の周波数)ｆｏを、ｆｏ＝Ｎ・Ｐ・ｆref に戻すようにフィードバックが掛かる。

そして、図８(a)〜図８(c)に示されるように、フラクショナル制御を行ってから十分な時間(例えば、１／(ローパスフィルタ１６の帯域ｆ_LPF))を経ると、ＶＣＯ１１の発振周波数ｆｏは、ｆｏ＝Ｎ・Ｐ・ｆref を満たすように落ち着いてくる。

ここで、位相比較器１５から出力されるパルス信号(Ｓｏ)のパターンは、フラクショナル制御するか否かにより異なる。すなわち、図８(c)に示されるように、ＶＣＯ１１の発振周波数の位相がシフト、つまり、分周信号(フィードバック信号)Ｓｄの位相がシフト(Δθ)して、位相比較器１５の出力パルス(ＰＳ１以外)の幅が狭くなる。これにより、ローパスフィルタ１６の出力電圧(Ｖctrl：Ｖ２，Ｖ３)が所定レベル(Ｖ１)となるようにフィードバック制御される。

すなわち、ローパスフィルタ１６の出力電圧(Ｖctrl)は、フラクショナル制御を行った直後のＶ２のレベルからＶ１のレベルへ向かって変化する。ここで、図８(c)と図６(c)の比較から明らかなように、ＰＳ１以外のパルス信号は、デジタル移相器１２のフラクショナル制御を行わないときよりもパルス幅が狭くなって、ローパスフィルタ１６の出力電圧ＶctrlをＶ１に近づけるようにフィードバックが掛かる。その後、さらなる時間が経過すると、ＶctrlはＶ１に達する。

ところで、Ｔ回にａ回の割合で位相をΔθだけシフトさせると、ローパスフィルタ１６の出力電圧Ｖctrlは、次の［式２］で与えられる。
Ｖctrl＝Ｖｏ＝［θ₂＋ａ・Δθ／Ｔ］・｛(Ｖ_H−Ｖ_L)／２π｝ ［式２］

ここで、上記の［式２］で与えられる出力電圧Ｖctrlは、前述した［式１］で与えられる位相比較器１５の出力信号Ｓｏの直流電圧レベルＶｏと同じである。従って、分周信号Ｓｄの位相シフト量θ₂−θ₁は、θ₂−θ₁＝−ａ・Δθ／Ｔ、すなわち、送信信号の位相シフト量は、Ｎ(θ₂−θ₁)＝−Ｎ・ａ・Δθ／Ｔで与えられる。以上より、フラクショナル制御でＴを大きくすることにより、位相分解能を高くできることがわかる。

また、前述したスプリアスを抑圧するためには、デジタル移相器１２の制御による変化を十分に直流レベルに平滑化するのが好ましく、例えば、図３におけるｆ_CLKが、ｆ_CLK≫ｆ_LPFを満たすのが好ましい。

このように、本実施例の周波数シンセサイザによれば、デジタル移相器１２を使用して高い分解能の位相制御を行うことができる。すなわち、温度変動や製造ばらつきに対する確度が高いデジタル移相器を使用すると共に、高い分解能の位相制御が可能になる。

図９は、第２実施の周波数シンセサイザが適用されるフェーズドアレイレーダーの一例を示すブロック図である。図９において、参照符号１０ａはΔΣ変調器を示し、１０ｂは高周波位相比較器を示す。

このように、本実施例を適用することにより、周波数シンセサイザの出力信号をデジタル的に高分解能で位相制御することができるため、キャリブレーションの制御も容易に行うことが可能になる。

そこで、図９に示されるように、本実施例を適用したフェーズドアレイレーダーにおいて、隣接する送受信器１および２の送信信号を高周波位相比較器１０ｂで位相比較し、その出力を位相制御回路１９にフィードバックする。これにより、温度変動や製造ばらつきに対する確度をさらに向上させることが可能になる。

また、前述した第１実施の周波数シンセサイザでも、スプリアスを抑制することはできるが、ローパスフィルタ１６による減衰比よりも抑圧することは困難である。そこで、本第２実施例の周波数シンセサイザでは、ΔΣ変調器１０ａを利用して、位相を切り替える割合(切り替える頻度)は変化させずに、切り替えるタイミングをランダム化することで、スプリアスをより一層抑圧するようになっている。

ここで、ΔΣ変調器１０ａは、知られている様々なものを適用することができる。また、位相を切り替えるタイミングをランダム化するのは、ΔΣ変調器１０ａに限定されるものではない。

さらに、位相比較器１５としても、様々なものを適用することができ、一般的な位相比較器以外に、例えば、エクスクルーシブオア(ＥＸ−ＯＲ)型位相比較器やチャージポンプ型位相比較器等を適用することができる。

ここで、ＥＸ−ＯＲ型位相比較器は、基準信号Ｓｒと分周信号Ｓｄの排他的論理和(ＥＸ−ＯＲ論理)が出力されるものである。また、チャージポンプ型位相比較器は、例えば、本実施例の位相比較器１５の後段に、電圧論理を電流論理に変換するチャージポンプ回路を搭載し、正電圧／負電圧の代わりに正電流／負電流を出力するものである。

図１０は、図９に示す周波数シンセサイザにおけるデジタル移相器の一例を示す図であり、図１１は、図９に示す周波数シンセサイザにおけるデジタル移相器の他の例を示す図である。

図１０に示されるように、デジタル移相器１２は、２段のＤラッチ１２１および１２２と、選択回路(ＳＥＬ)１２３を含み、選択回路１２３により、Ｄラッチ１２１のＱ出力、または、Ｄラッチ１２２のＱ出力を選択して出力する。

ここで、１段目のＤラッチ１２１の出力Ｑが、２段目のＤラッチ１２２のデータ入力Ｄに入力され、さらに、２段目のＤラッチ１２２の出力Ｑが、２段目のＤラッチ１２１の反転論理のデータ入力／Ｄに入力されている。なお、外部からのクロックは、１段目のＤラッチ１２１のクロック入力ＣＬＫに入力されると共に、２段目のＤラッチ１２２の反転論理のクロック入力／ＣＬＫに入力されている。

これにより、選択回路１２３でＤラッチ１２１の出力Ｑを選択したときの信号の位相を０°とすると、選択回路１２３でＤラッチ１２２の出力Ｑを選択したときの信号は、９０°(π／２)の位相差を有する信号とすることができる。

すなわち、位相制御回路１９からの位相制御信号ＰＳＣを制御することにより、例えば、Ｔ回にａ回の割合でデジタル移相器１２の出力信号の位相を、０°から９０°に切り替えてフラクショナル制御を行うことができる。

また、図１１に示されるように、デジタル移相器１２は、半導体基板上に形成されたウィルキンソン型電力分配器１２４、第１伝送線路１２５、第２伝送線路１２６および選択回路(ＳＥＬ)１２３を含む。

ウィルキンソン型電力分配器１２４は、入力信号を同相で第１伝送路１２５および第２伝送路１２６に分配するもので、抵抗素子Ｒを含む。第１伝送線路１２５は、長さＬａの伝送線路を有し、第２伝送線路１２６は、長さＬｂの伝送線路を有する。

このとき、２つの伝送線路の長さＬａとＬｂの間には、Δθ＝２π(Ｌｂ−Ｌａ)／λの関係が成立している。ここで、λは、入力する信号の波長を示している。そして、選択回路１２３により、第１伝送路１２５または第２伝送路１２６のいずれかを経由した信号を選択することにより、Δθだけ位相の異なる信号を選択して出力することができる。

なお、図１０および図１１は、デジタル移相器１２の単なる例を示すものであり、本実施例の周波数シンセサイザでは、他の様々なデジタル移相器を適用することができるのはいうまでもない。

以上において、本実施例は、フェーズドアレイアンテナと、各アンテナに対して設けられた複数の送受信器を含むフェイズドアレイドレーダーだけでなく、データの送受信を行うフェイズアレイド通信装置にも適用することができる。さらに、本実施例は、受信器を持たないフェイズアレイド送信装置に対しても適用可能である。

そこで、フェイズドアレイドレーダー、並びに、フェイズアレイド通信装置およびフェイズアレイド送信装置等を含むものとして、フェーズドアレイ送信機を定義する。従って、フェーズドアレイ送信機は、所定の間隔で配列された複数のアンテナを含むフェーズドアレイアンテナと、各アンテナに対して設けられ、それぞれ位相が制御された信号を対応するアンテナに出力する複数の送信器を含む通信装置を意味する。

図１２は、電力増幅回路の一例を示すブロック図である。図１２において、参照符号２０はパワーディバイダー(信号分配器)、２００は電力合成回路、そして、２１０および２２０はパワーアンプを示す。

ところで、パワーアンプは、例えば、出力電力が高いほど、回路の非線形性により高調波成分が発生し、所望の周波数信号のみを増幅することが困難になる。そこで、図１２に示す電力増幅回路は、線形性を維持することができる程度の低電力のパワーアンプを複数搭載し、それらに電力を分配して、最後に合成するようになっている。

図１２に示されるように、電力増幅回路は、パワーディバイダー２０、パワーアンプ２１０および２２０、並びに、電力合成回路２００を含む。パワーディバイダー２０は、入力信号Ｓinを２つ信号Ｓin１およびＳin２に分配し、それぞれパワーアンプ２１０および２２０に出力する。

パワーアンプ２１０および２２０は、入力された信号Ｓin１およびＳin２を増幅して高電力の信号を出力する。パワーアンプ２１０および２２０により増幅された信号は、最終段の電力合成回路２００で合成され、出力信号Ｓoutとして出力される。

なお、図１２では、パワーアンプを２つとして描いているが、さらに多数のパワーアンプを設け、それら多数のパワーアンプの出力を最終段の電力合成回路２００で合成することもある。

しかしながら、このように複数のパワーアンプ(２１０，２２０)の出力を電力合成回路２００で合成する場合、入力信号Ｓinが分配された各回路の経路によって、各パワーアンプの出力信号の位相が微妙に異なってしまう。その結果、電力合成回路２００により合成された最終的な出力信号Ｓoutで位相が完全に揃わず、所望の高出力が得られないことがある。

図１３は、第１実施の周波数シンセサイザが適用される電力増幅回路の一例を示すブロック図である。なお、図１３は、図１２のパワーディバイダー２０により入力信号Ｓinが２つの信号Ｓin１およびＳin２に分配された後の部分を示している。また、図１３においても、パワーアンプは２つとして描かれているが、さらに多数のパワーアンプを設けることもできるのはいうまでもない。

図１３に示されるように、入力信号Ｓinを分配した一方の信号Ｓin１は、周波数シンセサイザ２０１を介してパワーアンプ２１０に入力され、また、他方の信号Ｓin２は、周波数シンセサイザ２０２を介してパワーアンプ２２０に入力される。

ここで、周波数シンセサイザ２０１および２０２は、実質的に、前述した図４の周波数シンセサイザ１ａと同様である。すなわち、図１３におけるＶＣＯ２１１，２２１は、図４のＶＣＯ１１に対応し、デジタル移相器２１２，２２２は、デジタル移相器１２に対応し、そして、位相比較器２１５，２２５は、位相比較器１５に対応する。

また、図１３のローパスフィルタ２１６，２２６は、図４のローパスフィルタ１６に対応し、第１分周器２１７，２２７は、第１分周器１７に対応し、そして、第２分周器２１８，２２８は、第２分周器１８に対応する。さらに、図１３の位相制御回路２１９，２２９は、図４の位相制御回路１９に対応する。

ここで、図１３に示されるように、第１実施の周波数シンセサイザが適用される電力増幅回路は、さらに、電力検出器３００を含む。電力検出器３００は、電力合成回路２００からの出力信号Ｓoutの電力を検出し、この検出された電力が最も大きくなるように、各位相制御回路２１９，２２９を介してデジタル移相器２１２、２２２の位相をフィードバック制御する。

これにより、分配された信号Ｓin１およびＳin２が入力された各経路における位相差を低減することができ、電力合成回路２００により合成された出力信号Ｓoutの電力を高出力化することが可能になる。

なお、本実施例の周波数シンセサイザは、フェーズドアレイレーダーおよび電力増幅回路だけに適用されるものではなく、様々な機器の発振回路として幅広く適用することができるのはいうまでもない。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。

以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
基準信号とフィードバック信号の位相を比較する位相比較器と、
前記位相比較器の出力信号を受け取って平滑化するフィルタと、
前記フィルタからの出力電圧に応じた発振周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器から前記位相比較器へのフィードバックループに配置されたデジタル移相器と、を備え、
前記デジタル移相器でフラクショナル制御を行うようにした、
ことを特徴とする周波数シンセサイザ。

（付記２）
さらに、前記フィードバックループに設けられた分周器を含み、
前記デジタル移相器は、前記分周器と直列に配置される、
ことを特徴とする付記１に記載の周波数シンセサイザ。

（付記３）
前記分周器は、
前記位相比較器に対して分周されたフィードバック信号を出力する第１分周器と、
前記電圧制御発振器の出力を受け取って分周する第２分周器を含み、
前記デジタル移相器は、前記第１分周器と前記第２分周器の間に配置される、
ことを特徴とする付記２に記載の周波数シンセサイザ。

（付記４）
前記第２分周器の分周比は、前記第１分周器の分周比よりも小さい、
ことを特徴とする付記３に記載の周波数シンセサイザ。

（付記５）
前記第２分周器の分周比Ｎは、前記デジタル移相器により制御される最大位相差をΔφmaxとし、前記フラクショナル制御で切り替えを行う信号の位相差をΔθとすると、次の式を満たすように決められる、
Ｎ≦Δθ／Δφmax
ことを特徴とする付記４に記載の周波数シンセサイザ。

（付記６）
さらに、
前記デジタル移相器に対して、第１信号と、前記第１信号の位相と異なる位相の第２信号を所定の頻度で与え、前記デジタル移相器に前記フラクショナル制御を実行させる位相制御回路を備える、
ことを特徴とする付記１乃至付記５のいずれか１項に記載の周波数シンセサイザ。

（付記７）
さらに、
前記フラクショナル制御において、前記第１信号と前記第２信号を与える頻度は変化させずに、切り替えるタイミングをランダム化するΔΣ変調器を備える、
ことを特徴とする付記６に記載の周波数シンセサイザ。

（付記８）
所定の間隔で配列された複数のアンテナを含むフェーズドアレイアンテナと、前記各アンテナに対して設けられ、それぞれ位相が制御された信号を対応する前記アンテナに出力する複数の送信器と、を含むフェーズドアレイ送信機であって、
前記各送信器は、それぞれ付記１乃至付記７のいずれか１項に記載の周波数シンセサイザを含む、
ことを特徴とするフェーズドアレイ送信機。

（付記９）
さらに、
隣接する２つの前記アンテナに対応する２つの前記周波数シンセサイザの出力を比較する高周波位相比較器を備え、
前記高周波位相比較器の出力に従って、隣接する２つの前記アンテナに対応する２つの前記周波数シンセサイザの出力の位相を制御する、
ことを特徴とする付記８に記載のフェーズドアレイ送信機。

（付記１０）
入力信号を複数の信号に分配する分配器と、前記分配された複数の信号をそれぞれ増幅する複数のパワーアンプと、該複数のパワーアンプの出力を合成する電力合成回路と、を含む電力増幅回路であって、
前記分配器と前記各パワーアンプの間に、それぞれ付記１乃至付記７のいずれか１項に記載の周波数シンセサイザを設けた、
ことを特徴とする電力増幅回路。

（付記１１）
さらに、
前記電力増幅回路の出力電力を検出する電力検出器を備え、
該電力検出器の出力が、前記各周波数シンセサイザにフィードバックされて、当該各周波数シンセサイザの出力の位相が制御される、
ことを特徴とする付記１０に記載の電力増幅回路。

１，２，…，n+1，１０１，１０２，…，１０n+1 送受信器
１ａ，１ｂ，２０１，２０２ 周波数シンセサイザ
１０ａ ΔΣ変調器
１０ｂ 高周波位相比較器
１１，１１１，２１１，２２１ ＶＣＯ(電圧制御発振器)
１２，１１２，２１２，２２２ デジタル移相器
１３，１１３，２１０，２２０ パワーアンプ
１４，１１４ 受信回路
１５，２１５，２２５ 位相比較器
１６，２１６，２２６ ローパスフィルタ
１７，２１７，２２７ 第１分周器
１８，２１８，２２８ 第２分周器
１９，２１９，２２９ 位相制御回路
２０ パワーディバイダー(信号分配器)
２００ 電力合成回路
３００ 電力検出器

Claims (9)

1. 基準信号とフィードバック信号の位相を比較する位相比較器と、
   前記位相比較器の出力信号を受け取って平滑化するフィルタと、
   前記フィルタからの出力電圧に応じた発振周波数の信号を出力する電圧制御発振器と、
   前記電圧制御発振器から前記位相比較器へのフィードバックループに配置されたデジタル移相器と、を備え、
   前記デジタル移相器でフラクショナル制御を行うようにした、
   ことを特徴とする周波数シンセサイザ。
2. さらに、前記フィードバックループに設けられた分周器を含み、
   前記デジタル移相器は、前記分周器と直列に配置される、
   ことを特徴とする請求項１に記載の周波数シンセサイザ。
3. 前記分周器は、
   前記位相比較器に対して分周されたフィードバック信号を出力する第１分周器と、
   前記電圧制御発振器の出力を受け取って分周する第２分周器を含み、
   前記デジタル移相器は、前記第１分周器と前記第２分周器の間に配置される、
   ことを特徴とする請求項２に記載の周波数シンセサイザ。
4. さらに、
   前記デジタル移相器に対して、第１信号と、前記第１信号の位相と異なる位相の第２信号を所定の頻度で与え、前記デジタル移相器に前記フラクショナル制御を実行させる位相制御回路を備える、
   ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の周波数シンセサイザ。
5. さらに、
   前記フラクショナル制御において、前記第１信号と前記第２信号を与える頻度は変化させずに、切り替えるタイミングをランダム化するΔΣ変調器を備える、
   ことを特徴とする請求項４に記載の周波数シンセサイザ。
6. 所定の間隔で配列された複数のアンテナを含むフェーズドアレイアンテナと、前記各アンテナに対して設けられ、それぞれ位相が制御された信号を対応する前記アンテナに出力する複数の送信器と、を含むフェーズドアレイ送信機であって、
   前記各送信器は、それぞれ請求項１乃至請求項５のいずれか１項に記載の周波数シンセサイザを含む、
   ことを特徴とするフェーズドアレイ送信機。
7. さらに、
   隣接する２つの前記アンテナに対応する２つの前記周波数シンセサイザの出力を比較する高周波位相比較器を備え、
   前記高周波位相比較器の出力に従って、隣接する２つの前記アンテナに対応する２つの前記周波数シンセサイザの出力の位相を制御する、
   ことを特徴とする請求項６に記載のフェーズドアレイ送信機。
8. 入力信号を複数の信号に分配する分配器と、前記分配された複数の信号をそれぞれ増幅する複数のパワーアンプと、該複数のパワーアンプの出力を合成する電力合成回路と、を含む電力増幅回路であって、
   前記分配器と前記各パワーアンプの間に、それぞれ請求項１乃至請求項５のいずれか１項に記載の周波数シンセサイザを設けた、
   ことを特徴とする電力増幅回路。
9. さらに、
   前記電力増幅回路の出力電力を検出する電力検出器を備え、
   該電力検出器の出力が、前記各周波数シンセサイザにフィードバックされて、当該各周波数シンセサイザの出力の位相が制御される、
   ことを特徴とする請求項８に記載の電力増幅回路。

Images