JPH04107010A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH04107010A JPH04107010A JP2226148A JP22614890A JPH04107010A JP H04107010 A JPH04107010 A JP H04107010A JP 2226148 A JP2226148 A JP 2226148A JP 22614890 A JP22614890 A JP 22614890A JP H04107010 A JPH04107010 A JP H04107010A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- frequency
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、位相同期発振回路に関する。
従来の位相同期発振回路は、第２図のブロック図に示す
ように、位相比較器２とループフィルター５と電圧側、
御圧電発振器６と分周器１とがらなり、電圧制御圧電発
振器６の出力信号を分周器ｌに入力し、分周器１にて基
準信号と同じ周波数まで分周し、分周器１の出力する分
周信号と基準信号とを位相比較器２に入力し、位相比較
器２の出力する比較結果であるパルス信号をループフィ
ルター５に入力し、ルーズフィルターで位相比較器２の
出力するパルス信号を平滑化して電圧制御圧電発振器６
の出力信号と基準信号との位相差に比例しな直流電圧信
号として電圧制御圧電発振器６に入力することにより、
電圧制御圧電発振器６の出力する出力信号の周波数を制
御している。
ように、位相比較器２とループフィルター５と電圧側、
御圧電発振器６と分周器１とがらなり、電圧制御圧電発
振器６の出力信号を分周器ｌに入力し、分周器１にて基
準信号と同じ周波数まで分周し、分周器１の出力する分
周信号と基準信号とを位相比較器２に入力し、位相比較
器２の出力する比較結果であるパルス信号をループフィ
ルター５に入力し、ルーズフィルターで位相比較器２の
出力するパルス信号を平滑化して電圧制御圧電発振器６
の出力信号と基準信号との位相差に比例しな直流電圧信
号として電圧制御圧電発振器６に入力することにより、
電圧制御圧電発振器６の出力する出力信号の周波数を制
御している。
従来の位相同期発振回路では電源変動や温度特性により
位相比較器１の出力するパルス信号の振幅が第３図の波
形図に示す如くレベルＣを中心にレベルｄ、ｅ間で変動
するため、電圧制御圧電発振器５の制御電圧であるルー
プフィルター４の出力する直流電圧信号が、第５図の電
源電圧特性および温度特性図の特性ｆ、ｈに示すように
変動し電圧制御圧電発振器６の周波数に対する電源変動
特性や温度特性が悪くなり、同期はずれを発生させるこ
とがあるという問題点があった。
位相比較器１の出力するパルス信号の振幅が第３図の波
形図に示す如くレベルＣを中心にレベルｄ、ｅ間で変動
するため、電圧制御圧電発振器５の制御電圧であるルー
プフィルター４の出力する直流電圧信号が、第５図の電
源電圧特性および温度特性図の特性ｆ、ｈに示すように
変動し電圧制御圧電発振器６の周波数に対する電源変動
特性や温度特性が悪くなり、同期はずれを発生させるこ
とがあるという問題点があった。
本発明の目的は、位相比較器の出力するパルス信号の振
幅の変動を制限し、発振周波数特性を改善することでき
、同期はずれを起しにくい位相同期発振回路を提供する
ことにある。
幅の変動を制限し、発振周波数特性を改善することでき
、同期はずれを起しにくい位相同期発振回路を提供する
ことにある。
本発明の位相同期発振回路は、出力信号を受け基準信号
と同一の周波数に分周する分周器と、前記分周器の出力
する分周信号と前記基準信号とを受信し、両者の位相差
をパルス幅に変換したパルス信号として出力する位相比
較器と、前記パルス信号を受信しパルス幅は同一でピー
ク電圧を制限して出力する電圧制限回路と、前記電圧制
限回路の制限電圧を設定する制限電圧設定回路と、前記
電圧制限回路の出力であるピーク電圧を制限したパルス
信号を受信し平滑化して直流電圧信号として出力するル
ープフィルターと、前記ループフィルターの出力する直
流電圧信号を制Ｗｔ圧として受信し発振周波数を制御し
前記出力信号を出力する電圧制御圧電発振器とを有する
。
と同一の周波数に分周する分周器と、前記分周器の出力
する分周信号と前記基準信号とを受信し、両者の位相差
をパルス幅に変換したパルス信号として出力する位相比
較器と、前記パルス信号を受信しパルス幅は同一でピー
ク電圧を制限して出力する電圧制限回路と、前記電圧制
限回路の制限電圧を設定する制限電圧設定回路と、前記
電圧制限回路の出力であるピーク電圧を制限したパルス
信号を受信し平滑化して直流電圧信号として出力するル
ープフィルターと、前記ループフィルターの出力する直
流電圧信号を制Ｗｔ圧として受信し発振周波数を制御し
前記出力信号を出力する電圧制御圧電発振器とを有する
。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
本発明の位相同期発振回路は、出力信号を受け基準信号
と同一の周波数に分周する分周器ｌと、分周器ｌの出力
する分周信号と基準信号とを受信し両者の位相差をパル
ス幅に変換したパルス信号として位相比較器２とパルス
信号を受信しパルス幅は同一でピーク電圧を制限して圧
力する電圧制限回路３と、電圧制限回路３の制限電圧を
設定する制限電圧設定回路４と、電圧制限回路３の出力
であるピーク電圧を制限したパルス信号を受信した平滑
化して直流電圧信号として出力するループフィルター５
と、ループフィルター５の出力する直流電圧信号を制御
電圧として受信し発振周波数を制御し出力信号を出力す
る電圧制御圧電発振器６から構成される。
と同一の周波数に分周する分周器ｌと、分周器ｌの出力
する分周信号と基準信号とを受信し両者の位相差をパル
ス幅に変換したパルス信号として位相比較器２とパルス
信号を受信しパルス幅は同一でピーク電圧を制限して圧
力する電圧制限回路３と、電圧制限回路３の制限電圧を
設定する制限電圧設定回路４と、電圧制限回路３の出力
であるピーク電圧を制限したパルス信号を受信した平滑
化して直流電圧信号として出力するループフィルター５
と、ループフィルター５の出力する直流電圧信号を制御
電圧として受信し発振周波数を制御し出力信号を出力す
る電圧制御圧電発振器６から構成される。
次に動作について説明する。
電圧制御圧電発振器６の出力信号を分周器１に入力し、
分周器１は、基−信号の周波数まで分周する０次に、分
周器１の出力信号と図示されない発振器の出力する基準
信号とを、２つの入力信号を位相差が０“のときデユー
ティ５０％のパルス信号として出力する位相比較器２に
入力し、分周器１の出力信号と基準信号の位相差をパル
ス幅に変換したパルス信号として出力する０位相比較器
２は、出力するパルス信号を電圧制限回路３に入力する
。電圧制限回路３は、ピーク電圧を制限したパルス信号
をループフィルター５に入力する。ループフィルター５
は、受信した電圧制限回路３の出力するパルス信号を平
滑化し、電圧！ＩＪＩＩＩ圧電発振器６の出力信号と基
準信号の位相差に比例した直流電圧信号を出力する。こ
のとき、電圧制限回路３には制限電圧設定回路４から第
４図の制限電圧設定の説明図に示すように、パルス信号
のピーク電圧をＶ、に制限するよう設定されているので
、位相比較器２の出力するパルス信号の最大電圧をＶｈ
に制限して出力している。このため、電源変動や温度変
動によるパルス信号の振幅の変動は小さくなる。従って
、ループフィルター５の出力する直流電圧信号の変動も
第５図（ａ）の特性ｇ、（ｂ）の特性ｉのように小さく
なるので、ループフィルター５の出力する直流電圧信号
を制御電圧として受信する電圧制御圧電発振器５の出力
周波数変動も第６図、第７図に示すように特性ｊが特性
ｋに、特性ｌが特性ｍにと、それぞれ改善される。なお
、制限電圧設定回路４の設定する制限電圧Ｖｂｌ纂、電
圧制限回路３の直流バイアス値を可変することにより任
意に設定することができる。
分周器１は、基−信号の周波数まで分周する０次に、分
周器１の出力信号と図示されない発振器の出力する基準
信号とを、２つの入力信号を位相差が０“のときデユー
ティ５０％のパルス信号として出力する位相比較器２に
入力し、分周器１の出力信号と基準信号の位相差をパル
ス幅に変換したパルス信号として出力する０位相比較器
２は、出力するパルス信号を電圧制限回路３に入力する
。電圧制限回路３は、ピーク電圧を制限したパルス信号
をループフィルター５に入力する。ループフィルター５
は、受信した電圧制限回路３の出力するパルス信号を平
滑化し、電圧！ＩＪＩＩＩ圧電発振器６の出力信号と基
準信号の位相差に比例した直流電圧信号を出力する。こ
のとき、電圧制限回路３には制限電圧設定回路４から第
４図の制限電圧設定の説明図に示すように、パルス信号
のピーク電圧をＶ、に制限するよう設定されているので
、位相比較器２の出力するパルス信号の最大電圧をＶｈ
に制限して出力している。このため、電源変動や温度変
動によるパルス信号の振幅の変動は小さくなる。従って
、ループフィルター５の出力する直流電圧信号の変動も
第５図（ａ）の特性ｇ、（ｂ）の特性ｉのように小さく
なるので、ループフィルター５の出力する直流電圧信号
を制御電圧として受信する電圧制御圧電発振器５の出力
周波数変動も第６図、第７図に示すように特性ｊが特性
ｋに、特性ｌが特性ｍにと、それぞれ改善される。なお
、制限電圧設定回路４の設定する制限電圧Ｖｂｌ纂、電
圧制限回路３の直流バイアス値を可変することにより任
意に設定することができる。
以上説明したように本発明は電圧制限回路と制限電圧設
定回路を設けることにより、ループフィルターに入力す
るパルス信号の振幅の電源変動や温度特性による変化を
きわめて小さくすることが可能となり、ループフィルタ
ーの出力する直流電圧信号の変動が押さえられ電圧制御
圧電発振器の発振周波数に対する電源変動特性や温度特
性改善することができるので、同期はずれを起しにくく
することができるという効果がある。さらに、制限電圧
設定回路により電圧制限回路の直流バイアス値を可変す
ることにより電圧制御圧電発振器の設定を変えることな
く位相同期回路による電圧制御圧電発振器の制御電圧を
任意の値に設定して発振周波数を変化させることができ
るという効果もある。
定回路を設けることにより、ループフィルターに入力す
るパルス信号の振幅の電源変動や温度特性による変化を
きわめて小さくすることが可能となり、ループフィルタ
ーの出力する直流電圧信号の変動が押さえられ電圧制御
圧電発振器の発振周波数に対する電源変動特性や温度特
性改善することができるので、同期はずれを起しにくく
することができるという効果がある。さらに、制限電圧
設定回路により電圧制限回路の直流バイアス値を可変す
ることにより電圧制御圧電発振器の設定を変えることな
く位相同期回路による電圧制御圧電発振器の制御電圧を
任意の値に設定して発振周波数を変化させることができ
るという効果もある。
出力信号の電源変動による振幅の変化の一例を示す図、
第４図は電圧制限回路に対する制限電圧設定状態を説明
するための説明図、第５図（ａ）はループフィルターの
電源電圧特性図、第５図（ｂ）はループフィルターの温
度特性図、第６図は周波数電源変動の特性図、第７図は
周波数温度変動の特性図である。
第４図は電圧制限回路に対する制限電圧設定状態を説明
するための説明図、第５図（ａ）はループフィルターの
電源電圧特性図、第５図（ｂ）はループフィルターの温
度特性図、第６図は周波数電源変動の特性図、第７図は
周波数温度変動の特性図である。
１・・・分周器、２・・・位相比較器、３・・・電圧制
限回路、４・・・制限電圧設定回路、５・・・ループフ
ィルタ６・・・電圧制御圧電発振器。
限回路、４・・・制限電圧設定回路、５・・・ループフ
ィルタ６・・・電圧制御圧電発振器。
Claims (1)
- 出力信号を受け基準信号と同一の周波数に分周する分周
器と、前記分周器の出力する分周信号と前記基準信号と
を受信し、両者の位相差をパルス幅に変換したパルス信
号として出力する位相比較器と、前記パルス信号を受信
しパルス幅は同一でピーク電圧を制限して出力する電圧
制限回路と、前記電圧制限回路の制限電圧を設定する制
限電圧設定回路と、前記電圧制限回路の出力であるピー
ク電圧を制限したパルス信号を受信し平滑化して直流電
圧信号として出力するループフィルターと、前記ループ
フィルターの出力する直流電圧信号を制御電圧として受
信し発振周波数を制御し前記出力信号を出力する電圧制
御圧電発振器とを有することを特徴とする位相同期発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226148A JPH04107010A (ja) | 1990-08-28 | 1990-08-28 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2226148A JPH04107010A (ja) | 1990-08-28 | 1990-08-28 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107010A true JPH04107010A (ja) | 1992-04-08 |
Family
ID=16840614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2226148A Pending JPH04107010A (ja) | 1990-08-28 | 1990-08-28 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107010A (ja) |
-
1990
- 1990-08-28 JP JP2226148A patent/JPH04107010A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3805192A (en) | Frequency modulator-variable frequency generator | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| WO2001001577A8 (en) | Adjustable bandwidth phase locked loop with fast settling time | |
| JPS5834065B2 (ja) | 水平同期回路を有するテレビジヨン受像機 | |
| JPH06283931A (ja) | 周波数変調装置 | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| JPH04107010A (ja) | 位相同期発振回路 | |
| JP6815565B2 (ja) | 位相振幅制御発振装置 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JPH01243622A (ja) | 位相同期ループ回路 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0730418A (ja) | 周波数シンセサイザ | |
| KR20210026680A (ko) | 수정발진기 기반의 헤테로 멀티 아웃풋 발진 장치 | |
| JPS63240215A (ja) | Ｐｌｌ回路 | |
| JPS56137736A (en) | Phase-synchronizing circuit | |
| JPH0323717A (ja) | 信号発生装置 | |
| JPS6247378B2 (ja) | ||
| KR980006935A (ko) | 전압 제어 발진기의 자주 주파수 자동 조정 위상 동기 루프 장치 | |
| JPS6350165A (ja) | 水平偏向回路 | |
| JPH11112337A (ja) | 周波数シンセサイザ | |
| JPH0364126A (ja) | フェイズロックドループ発振回路 | |
| KR20030033378A (ko) | 피엘엘 위상 고착 시스템 | |
| JPH042217A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS62171228A (ja) | デジタルｐｌｌ回路 |