JPS6247378B2 - - Google Patents
Info
- Publication number
- JPS6247378B2 JPS6247378B2 JP55088942A JP8894280A JPS6247378B2 JP S6247378 B2 JPS6247378 B2 JP S6247378B2 JP 55088942 A JP55088942 A JP 55088942A JP 8894280 A JP8894280 A JP 8894280A JP S6247378 B2 JPS6247378 B2 JP S6247378B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- phase
- characteristic correction
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 9
- 238000010408 sweeping Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 20
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000035559 beat frequency Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は位相同期発振回路に関する。
可変周波数発振器（以下VCOと称す）の出力
と、外部よりの基準信号とを位相比較器を用いて
位相比較し、この位相比較器の出力を適当な特性
補正回路を通した後前記VCOに負帰還すること
により、このVCOの位相と外部基準信号の位相
との位相同期をとる位相同期発振回路は広く用い
られている。このような位相同期発振回路におい
て、基準信号の周波数がVCOの周波数から（大
きく）ズレていて、両者の周波数差によるビート
周波数が、前記特性補正回路の伝送帯域を越えて
いる場合には、この特性補正回路の出力側に、前
記VCOの周波数を制御するための出力が生じな
いため位相同期状態に引込むことができない。こ
のような場合に、VCOの制御電圧として、前記
位相比較器出力に基ずく信号以外の何らかの別の
信号を加えて、VCOの周波数を掃引し、VCOの
周波数を外部基準信号の周波数に充分近ずけるこ
とにより、同期状態に引き込むという手段が用い
られる。
と、外部よりの基準信号とを位相比較器を用いて
位相比較し、この位相比較器の出力を適当な特性
補正回路を通した後前記VCOに負帰還すること
により、このVCOの位相と外部基準信号の位相
との位相同期をとる位相同期発振回路は広く用い
られている。このような位相同期発振回路におい
て、基準信号の周波数がVCOの周波数から（大
きく）ズレていて、両者の周波数差によるビート
周波数が、前記特性補正回路の伝送帯域を越えて
いる場合には、この特性補正回路の出力側に、前
記VCOの周波数を制御するための出力が生じな
いため位相同期状態に引込むことができない。こ
のような場合に、VCOの制御電圧として、前記
位相比較器出力に基ずく信号以外の何らかの別の
信号を加えて、VCOの周波数を掃引し、VCOの
周波数を外部基準信号の周波数に充分近ずけるこ
とにより、同期状態に引き込むという手段が用い
られる。
これを行なうための巧妙な方法として下記の回
路が知られている。
路が知られている。
すなわち、第１図に示すように、基準信号入力
端子１よりの基準信号とVCO２よりの出力信号
とを位相比較器３に加えこの出力を、前述のよう
に、特性補正回路４を通した後、VCO２の制御
電圧として用いるが、この特性補正回路４を、図
に示すように、ある時定数をもつ負帰還回路４―
１と、それよりも大きい時定数をもつ正帰還回路
４―２をもつオペアンプ４―３で構成する。今、
同期状態におけるオペアンプ４―３の入力とオ
ペアンプ出力との間の利得を考えてみる。例えば
入力の電圧を正側にズラせたとすると、オペア
ンプの出力は同じ極性で正側にズルようとする
が、同期状態においては、オペアンプ４―３の出
力は前記VCO２、位相比較器３を介してオペア
ンプ４―３の入力に戻るような負帰還ループを
形成しているため、前記入力のズレに対する出
力のズレは、入力から出力までの通常の利得に
よつておこるズレよりも前記ループの帰還量だけ
抑圧される。したがつてオペアンプ４―３の入
力からオペアンプ出力までの利得は、位相同期が
確立している状態では位相同期が確立していない
ときよりも、前記ループの負帰還量の分だけ、利
得が低くなることになる。これを利用して、前記
負帰還回路４―１および正帰還回路４―２の定数
を適当に選び、位相同期が確立していないときに
は前述の入力と出力間の利得が上るため前記正
帰還回路４―２を介しての発振条件が成立し、同
期が確立した場合には上述の利得が下るために発
振条件が成立しないように構成することができ
る。こうして、位相同期がとれていない間は、前
記正帰還回路４―２を介しての発振により自動的
に周波数掃引を行なつて、位相同期確立範囲を拡
大する動作を行なう位相同期発振回路を構成する
ことができる。
端子１よりの基準信号とVCO２よりの出力信号
とを位相比較器３に加えこの出力を、前述のよう
に、特性補正回路４を通した後、VCO２の制御
電圧として用いるが、この特性補正回路４を、図
に示すように、ある時定数をもつ負帰還回路４―
１と、それよりも大きい時定数をもつ正帰還回路
４―２をもつオペアンプ４―３で構成する。今、
同期状態におけるオペアンプ４―３の入力とオ
ペアンプ出力との間の利得を考えてみる。例えば
入力の電圧を正側にズラせたとすると、オペア
ンプの出力は同じ極性で正側にズルようとする
が、同期状態においては、オペアンプ４―３の出
力は前記VCO２、位相比較器３を介してオペア
ンプ４―３の入力に戻るような負帰還ループを
形成しているため、前記入力のズレに対する出
力のズレは、入力から出力までの通常の利得に
よつておこるズレよりも前記ループの帰還量だけ
抑圧される。したがつてオペアンプ４―３の入
力からオペアンプ出力までの利得は、位相同期が
確立している状態では位相同期が確立していない
ときよりも、前記ループの負帰還量の分だけ、利
得が低くなることになる。これを利用して、前記
負帰還回路４―１および正帰還回路４―２の定数
を適当に選び、位相同期が確立していないときに
は前述の入力と出力間の利得が上るため前記正
帰還回路４―２を介しての発振条件が成立し、同
期が確立した場合には上述の利得が下るために発
振条件が成立しないように構成することができ
る。こうして、位相同期がとれていない間は、前
記正帰還回路４―２を介しての発振により自動的
に周波数掃引を行なつて、位相同期確立範囲を拡
大する動作を行なう位相同期発振回路を構成する
ことができる。
これは巧妙な方法ではあるが、実際にこれを用
いる場合には以下の如き問題点をもつている。す
なわち、必要な掃引スピードで、必要な周波数範
囲をカバーするという掃引特性に対する要求と、
位相同期が確立した後の位相制御回路のサーボ特
性に対する要求が相互に複雑に関係し合うため、
これらの要求をすべて満足する回路を設計し、そ
れにしたがつて動作させることがかなり困難にな
る。とくに前記特性補正回路４は補正回路として
はそれ自身充分な負帰還が必要であり、それを発
振させるためにはかなり大きな正帰還量が必要と
なる。このため位相同期が成立した後のサーボ特
性を決定する位相同期ループの一巡伝達特性が少
なからず乱されるという欠点を有している。
いる場合には以下の如き問題点をもつている。す
なわち、必要な掃引スピードで、必要な周波数範
囲をカバーするという掃引特性に対する要求と、
位相同期が確立した後の位相制御回路のサーボ特
性に対する要求が相互に複雑に関係し合うため、
これらの要求をすべて満足する回路を設計し、そ
れにしたがつて動作させることがかなり困難にな
る。とくに前記特性補正回路４は補正回路として
はそれ自身充分な負帰還が必要であり、それを発
振させるためにはかなり大きな正帰還量が必要と
なる。このため位相同期が成立した後のサーボ特
性を決定する位相同期ループの一巡伝達特性が少
なからず乱されるという欠点を有している。
本発明の目的はかゝる欠点を除去した位相同期
発振回路を提供するにある。
発振回路を提供するにある。
本発明の位相同期発振回路は、電圧制御発振器
の出力信号を基準信号と位相比較し位相誤差情報
を積分効果を有する特性補正回路を介して前記電
圧制御発振器に負帰還し同期した場合には前記電
圧制御発振器位相比較器および前記特性補正回路
で構成される負帰還ループが実質的に閉じられる
ことを利用して前記電圧制御発振器と前記基準信
号との位相同期を保持するように制御し同期が外
れている場合には前記負帰還ループが実質的に開
かれることを利用して前記電圧制御発振器を自動
掃引するように制御する位相同期発振回路であつ
て、前記特性補正回路に一定の直流電圧を供給し
その結果位相同期が確立していない場合には前記
電圧の積分効果により前記特性補正回路の出力電
圧が一定方向に増大するようになる手段と、前記
特性補正回路の出力電圧が予め設定されたスレシ
ホールド値を越えると前記特性補正回路に加える
直流電圧を一定の時間だけ変化せしめその結果位
相同期が確立していない場合には前記特性補正回
路に加わる直流電圧の積分効果により前記特性補
正回路の出力電圧が前と反対の一定方向に増大す
るようになる手段とを含み、これによつて前記電
圧制御発振器の周波数を掃引することにより位相
同期確立範囲を拡大するように構成されている。
の出力信号を基準信号と位相比較し位相誤差情報
を積分効果を有する特性補正回路を介して前記電
圧制御発振器に負帰還し同期した場合には前記電
圧制御発振器位相比較器および前記特性補正回路
で構成される負帰還ループが実質的に閉じられる
ことを利用して前記電圧制御発振器と前記基準信
号との位相同期を保持するように制御し同期が外
れている場合には前記負帰還ループが実質的に開
かれることを利用して前記電圧制御発振器を自動
掃引するように制御する位相同期発振回路であつ
て、前記特性補正回路に一定の直流電圧を供給し
その結果位相同期が確立していない場合には前記
電圧の積分効果により前記特性補正回路の出力電
圧が一定方向に増大するようになる手段と、前記
特性補正回路の出力電圧が予め設定されたスレシ
ホールド値を越えると前記特性補正回路に加える
直流電圧を一定の時間だけ変化せしめその結果位
相同期が確立していない場合には前記特性補正回
路に加わる直流電圧の積分効果により前記特性補
正回路の出力電圧が前と反対の一定方向に増大す
るようになる手段とを含み、これによつて前記電
圧制御発振器の周波数を掃引することにより位相
同期確立範囲を拡大するように構成されている。
次に本発明を図面を用いて詳細に説明する。第
２図は本発明の一実施例を示すブロツク図であ
る。参照数字１は外部基準信号の入力端子を示
し、この端子より入力する外部の基準信号と、電
圧制御発振器（VCO）２よりの出力とが共に位
相比較器３に入力される。位相比較器３は両信号
の位相差に応じて定まる一定の電圧を発生する回
路で、例えばVCO２を局部発振器として外部基
準信号を検波するよく知られている同期検波回路
を用いれば両信号の位相差（極性を含む）をθと
するとCOSθに比例する出力を与える位相比較
器とすることができる。位相比較器３の出力は特
性補正回路４０に入力される。特性補正回路４０
は基本的には増巾器４１と積分器４２とよりなつ
ている。勿論サーボ特性を更に改善するためある
いは回路技術上の観点からこの基本回路を種々に
変形することも可能である。前記補正回路４０の
出力は、一方では前記VCO２の制御電圧として
VCO２に加えられ、またもう一方ではスレシホ
ールド検出回路５に加えられる。検出回路５は、
入力した電圧が予め設定したスレシホールド電圧
を越えると、その出力電圧が一定時間Ｔの間だけ
低レベルにおちるような単発性のモノマルチバイ
ブレータとする。この出力は前記特性補正回路４
０に帰還され、前記位相比較器３の出力電圧に重
畳される。
２図は本発明の一実施例を示すブロツク図であ
る。参照数字１は外部基準信号の入力端子を示
し、この端子より入力する外部の基準信号と、電
圧制御発振器（VCO）２よりの出力とが共に位
相比較器３に入力される。位相比較器３は両信号
の位相差に応じて定まる一定の電圧を発生する回
路で、例えばVCO２を局部発振器として外部基
準信号を検波するよく知られている同期検波回路
を用いれば両信号の位相差（極性を含む）をθと
するとCOSθに比例する出力を与える位相比較
器とすることができる。位相比較器３の出力は特
性補正回路４０に入力される。特性補正回路４０
は基本的には増巾器４１と積分器４２とよりなつ
ている。勿論サーボ特性を更に改善するためある
いは回路技術上の観点からこの基本回路を種々に
変形することも可能である。前記補正回路４０の
出力は、一方では前記VCO２の制御電圧として
VCO２に加えられ、またもう一方ではスレシホ
ールド検出回路５に加えられる。検出回路５は、
入力した電圧が予め設定したスレシホールド電圧
を越えると、その出力電圧が一定時間Ｔの間だけ
低レベルにおちるような単発性のモノマルチバイ
ブレータとする。この出力は前記特性補正回路４
０に帰還され、前記位相比較器３の出力電圧に重
畳される。
さて、このような構成をとつた位相同期発振回
路は次に述べるように動作する。まず、下記のよ
うに仮定する。すなわち、基準信号入力端子１よ
りの基準信号が存在しないか、あるいは、存在し
てもその周波数がVCO２の周波数から遠く離
れ、両者の差によるビート周波数が特性補正回路
４０の出力側に現われない程高いため、差し当つ
ての考察の対象から除外できると仮定する。そう
すると特性補正回路４０の出力に影響を与える信
号としては、前述の仮定により位相比較器３の出
力は零であるため、これに重畳されている前記ス
レシホールド検出回路５の定常状態の出力だけと
考えることができる。今この定常状態の出力をあ
る正電圧＋ΔＶだけ基準電圧よりオフセツトして
おく。こうすると特性補正回路４０に含まれる増
巾器４１の入力側には一定の直流電圧＋ΔＶが加
わることになるが、前述のように特性補正回路４
０は増巾器４１と積分回路４２よりなるため、そ
の出力電圧υは増巾器の利得をＡ倍と仮定する
と、その初期条件の値（これを零と仮定する）か
ら＋ＡΔＶにむかつて、積分回路４２の時定数τ
で定まる傾斜にしたがつて一定方向に増加する。
これを第３図に示す。かくしてこの特性補正回路
４０の出力電圧υが、前記スレシホールド検出回
路５の予め設定してあるスレシホールド電圧ＶTH
を越えると、スレシホールド検出回路５のモノマ
ルチは現在の＋ΔＶの定常状態の電圧から−Δ
V′の低レベル電圧に落ち込み、それをＴ秒間保
持した後もとの＋ΔＶの電圧に戻る。これを第３
図のυTで示す。このスレシホールド検出回路５
の出力はそのまま前記特性補正回路４０に含まれ
る増巾器４１の入力側に現われるので、前記増巾
器４１および積分回路４２の作用により、積分回
路４０の出力υは第３図に示すように、ＶTHの値
に達した時点から今度は今までと反対方向の−Ａ
ΔV′の電圧に向つて、積分回路の時定数τによ
つて定まる傾斜をもつて一定方向に増加（減少）
する。かくして前記スレシホールド検出回路５の
モノマルチがＴ秒後に定常状態の電圧＋ΔＶに戻
るまでこの一定方向の増加（実際は減少）がつゞ
き、前記Ｔ秒がすぎると前記増巾器４１の入力は
再び＋ΔＶ戻るため、最初に述べたように積分回
路４２の時定数τで定まる傾斜で＋ＡΔＶの電圧
に向つて一定方向の増加をする。かくして、
VCO２の制御電圧として、三角波状のほゞ一定
の掃引スピードをもつ理想的な掃引電圧を得るこ
とができる。
路は次に述べるように動作する。まず、下記のよ
うに仮定する。すなわち、基準信号入力端子１よ
りの基準信号が存在しないか、あるいは、存在し
てもその周波数がVCO２の周波数から遠く離
れ、両者の差によるビート周波数が特性補正回路
４０の出力側に現われない程高いため、差し当つ
ての考察の対象から除外できると仮定する。そう
すると特性補正回路４０の出力に影響を与える信
号としては、前述の仮定により位相比較器３の出
力は零であるため、これに重畳されている前記ス
レシホールド検出回路５の定常状態の出力だけと
考えることができる。今この定常状態の出力をあ
る正電圧＋ΔＶだけ基準電圧よりオフセツトして
おく。こうすると特性補正回路４０に含まれる増
巾器４１の入力側には一定の直流電圧＋ΔＶが加
わることになるが、前述のように特性補正回路４
０は増巾器４１と積分回路４２よりなるため、そ
の出力電圧υは増巾器の利得をＡ倍と仮定する
と、その初期条件の値（これを零と仮定する）か
ら＋ＡΔＶにむかつて、積分回路４２の時定数τ
で定まる傾斜にしたがつて一定方向に増加する。
これを第３図に示す。かくしてこの特性補正回路
４０の出力電圧υが、前記スレシホールド検出回
路５の予め設定してあるスレシホールド電圧ＶTH
を越えると、スレシホールド検出回路５のモノマ
ルチは現在の＋ΔＶの定常状態の電圧から−Δ
V′の低レベル電圧に落ち込み、それをＴ秒間保
持した後もとの＋ΔＶの電圧に戻る。これを第３
図のυTで示す。このスレシホールド検出回路５
の出力はそのまま前記特性補正回路４０に含まれ
る増巾器４１の入力側に現われるので、前記増巾
器４１および積分回路４２の作用により、積分回
路４０の出力υは第３図に示すように、ＶTHの値
に達した時点から今度は今までと反対方向の−Ａ
ΔV′の電圧に向つて、積分回路の時定数τによ
つて定まる傾斜をもつて一定方向に増加（減少）
する。かくして前記スレシホールド検出回路５の
モノマルチがＴ秒後に定常状態の電圧＋ΔＶに戻
るまでこの一定方向の増加（実際は減少）がつゞ
き、前記Ｔ秒がすぎると前記増巾器４１の入力は
再び＋ΔＶ戻るため、最初に述べたように積分回
路４２の時定数τで定まる傾斜で＋ＡΔＶの電圧
に向つて一定方向の増加をする。かくして、
VCO２の制御電圧として、三角波状のほゞ一定
の掃引スピードをもつ理想的な掃引電圧を得るこ
とができる。
以上の説明においては、最初の仮定にしたがつ
て、外部基準信号の存在を無視して考えたが、勿
論前述の周波数掃引中にVCOの周波数が外部基
準信号の周波数を横ぎるか、またはそれに充分接
近して、位相比較器３に両者の瞬時位相差で定ま
る低い周波数の誤差信号が現われるようになる
と、VCO２の出力の位相は外部基準信号の位相
に引き込まれ同期状態に入る。例えば前述の説明
において、スレシホールド検出回路５の出力電圧
υTが定常状態にあるとき（すなわちυTが＋ΔＶ
で、したがつて第３図で右上りに掃引していると
き）に引き込みが起り同期が確立した場合には、
特性補正回路４０の出力は、その点以後上昇を停
止する。従つてスレシホールド検出回路５の入力
はその時点以後はスレシホールドを越えないた
め、かくして確立した同期状態をそのまま維持す
ることになる。同期状態においては＋ΔＶに相当
する残留位相誤差を含むことになるが、VCO２
を含むサーボ回路のループ利得と、位相比較器３
の位相・電圧変換利得とを適当に選ぶことによつ
て前記＋ΔＶに相当する残留位相誤差を事実上無
視できるようにすることができる。
て、外部基準信号の存在を無視して考えたが、勿
論前述の周波数掃引中にVCOの周波数が外部基
準信号の周波数を横ぎるか、またはそれに充分接
近して、位相比較器３に両者の瞬時位相差で定ま
る低い周波数の誤差信号が現われるようになる
と、VCO２の出力の位相は外部基準信号の位相
に引き込まれ同期状態に入る。例えば前述の説明
において、スレシホールド検出回路５の出力電圧
υTが定常状態にあるとき（すなわちυTが＋ΔＶ
で、したがつて第３図で右上りに掃引していると
き）に引き込みが起り同期が確立した場合には、
特性補正回路４０の出力は、その点以後上昇を停
止する。従つてスレシホールド検出回路５の入力
はその時点以後はスレシホールドを越えないた
め、かくして確立した同期状態をそのまま維持す
ることになる。同期状態においては＋ΔＶに相当
する残留位相誤差を含むことになるが、VCO２
を含むサーボ回路のループ利得と、位相比較器３
の位相・電圧変換利得とを適当に選ぶことによつ
て前記＋ΔＶに相当する残留位相誤差を事実上無
視できるようにすることができる。
またもし、検出回路の出力電圧υTが低レベル
の状態にあるとき（すなわちυTが−ΔV′の電圧
にあり、したがつて第３図で右下りに掃引してい
るとき）に引き込みが起り、同期が確立した場合
には、ある時間後にスレシホールド検出回路５の
モノマルチが定常状態（すなわち＋ΔＶの電圧）
に戻るために、サーボ系に１時的の擾乱が加わる
ことになる。しかしこの場合でも、スレシホール
ド検出回路５の出力を、位相比較器３の出力に重
畳する前に、適当な低域波回路を介して該信号
υTの高域成分を減衰させて該信号のもつ急峻な
変化を緩和するような回路構成をとることによ
り、この擾乱に対しても、前述の確立した同期を
保持したまま前述の定常同期状態に移るようにす
ることができる。
の状態にあるとき（すなわちυTが−ΔV′の電圧
にあり、したがつて第３図で右下りに掃引してい
るとき）に引き込みが起り、同期が確立した場合
には、ある時間後にスレシホールド検出回路５の
モノマルチが定常状態（すなわち＋ΔＶの電圧）
に戻るために、サーボ系に１時的の擾乱が加わる
ことになる。しかしこの場合でも、スレシホール
ド検出回路５の出力を、位相比較器３の出力に重
畳する前に、適当な低域波回路を介して該信号
υTの高域成分を減衰させて該信号のもつ急峻な
変化を緩和するような回路構成をとることによ
り、この擾乱に対しても、前述の確立した同期を
保持したまま前述の定常同期状態に移るようにす
ることができる。
前述の実施例においては、説明を明解にするた
めに、スレシホールド検出回路５の出力を位相比
較器３の出力に直接重畳するように構成したが、
こうするかわりに、第４図に示すようにスレシホ
ールド検出回路５の出力を適当な低域波器４５
を通して特性補正回路４０で用いられる増巾器
（オペアンプ）４３の一方の入力端子に加えるよ
うにすることもできる。この場合、位相比較器３
の直流オフセツト電圧をオフセツト電圧調整回路
６で調整できるようにしておき、この直流オフセ
ツト電圧と前記特性補正回路４０のオペアンプ４
３に加わるスレシホールド検出回路５の定常状態
の電圧との綜合電圧で、前述の＋ΔＶの効果を持
たせるようにし、また前記直流オフセツト電圧
と、前記スレシホールド検出回路の低レベル電圧
との綜合電圧とで、前述の−ΔV′の効果を持た
せるようにすることもできる。
めに、スレシホールド検出回路５の出力を位相比
較器３の出力に直接重畳するように構成したが、
こうするかわりに、第４図に示すようにスレシホ
ールド検出回路５の出力を適当な低域波器４５
を通して特性補正回路４０で用いられる増巾器
（オペアンプ）４３の一方の入力端子に加えるよ
うにすることもできる。この場合、位相比較器３
の直流オフセツト電圧をオフセツト電圧調整回路
６で調整できるようにしておき、この直流オフセ
ツト電圧と前記特性補正回路４０のオペアンプ４
３に加わるスレシホールド検出回路５の定常状態
の電圧との綜合電圧で、前述の＋ΔＶの効果を持
たせるようにし、また前記直流オフセツト電圧
と、前記スレシホールド検出回路の低レベル電圧
との綜合電圧とで、前述の−ΔV′の効果を持た
せるようにすることもできる。
また特性補正回路の積分効果をもつ回路とし
て、第４図に示すように低域で負帰還が減少し、
高域で負帰還量の増大する負帰還回路４４を用い
ることもできる。
て、第４図に示すように低域で負帰還が減少し、
高域で負帰還量の増大する負帰還回路４４を用い
ることもできる。
以上に述べたように、本発明を用いることによ
つて、同期が確立しない間は自動的にある周波数
範囲を掃引して同期引込み範囲を拡大する位相同
期発振回路を提供することができる。
つて、同期が確立しない間は自動的にある周波数
範囲を掃引して同期引込み範囲を拡大する位相同
期発振回路を提供することができる。
しかも、本発明の位相同期発振回路の掃引時に
おける掃引周波数範囲と掃引スピードとは、スレ
シホールド検出回路のスレシホールド電圧と、ス
レシホールド検出回路の与える出力電圧とを適当
に選ぶことにより融通性をもつて定めることがで
き、前述した従来回路の例にみる如きサーボルー
プの特性との間に複雑な相互関係が無いために、
安定確実な動作を行なう位相同期発振器を提供で
きる。
おける掃引周波数範囲と掃引スピードとは、スレ
シホールド検出回路のスレシホールド電圧と、ス
レシホールド検出回路の与える出力電圧とを適当
に選ぶことにより融通性をもつて定めることがで
き、前述した従来回路の例にみる如きサーボルー
プの特性との間に複雑な相互関係が無いために、
安定確実な動作を行なう位相同期発振器を提供で
きる。
第１図は従来の位相同期発振回路を説明するた
めのブロツク図、第２図は本発明の位相同期発振
回路の一実施例を示すブロツク図、第３図は前記
回路の掃引電圧波形を説明する図、第４図は本発
明の他の実施例を示すブロツク図である。 第１図、第２図および第４図において、１…外
部基準信号入力端子、２…電圧制御発振器
（VCO）、３…位相比較器、４…特性補正回路、
４―１…負帰還回路、４―２…正帰還回路、４―
３…オペアンプ、５…スレシホールド検出回路、
６…オフセツト電圧調整回路、４０…特性補正回
路、４１…増巾器、４２…積分回路、４３…増巾
器（オペアンプ）、４４…負帰還回路、４５…低
域波回路。
めのブロツク図、第２図は本発明の位相同期発振
回路の一実施例を示すブロツク図、第３図は前記
回路の掃引電圧波形を説明する図、第４図は本発
明の他の実施例を示すブロツク図である。 第１図、第２図および第４図において、１…外
部基準信号入力端子、２…電圧制御発振器
（VCO）、３…位相比較器、４…特性補正回路、
４―１…負帰還回路、４―２…正帰還回路、４―
３…オペアンプ、５…スレシホールド検出回路、
６…オフセツト電圧調整回路、４０…特性補正回
路、４１…増巾器、４２…積分回路、４３…増巾
器（オペアンプ）、４４…負帰還回路、４５…低
域波回路。
Claims (1)
- １ 電圧制御発振器の出力信号を基準信号と位相
比較し位相誤差情報を積分効果を有する特性補正
回路を介して前記電圧制御発振器に負帰還し同期
した場合には前記電圧制御発振器位相比較器およ
び前記特性補正回路で構成される負帰還ループが
実質的に閉じられることを利用して前記電圧制御
発振器と前記基準信号との位相同期を保持するよ
うに制御し同期が外れている場合には前記負帰還
ループが実質的に開かれることを利用して前記電
圧制御発振器を自動掃引するように制御する位相
同期発信回路であつて、前記特性補正回路に一定
の直流電圧を供給しその結果位相同期が確立して
いない場合には前記電圧の積分効果により前記特
性補正回路の出力電圧が一定方向に増大するよう
になる手段と、前記特性補正回路の出力電圧が予
め設定されたスレシホールド値を越えると前記特
性補正回路に加える直流電圧を一定の時間だけ変
化せしめその結果位相同期が確立していない場合
に前記特性補正回路に加わる直流電圧の積分効果
により前記特性補正回路の出力電圧が前と反対の
一定方向に増大するようになる手段とを含み、こ
れによつて前記電圧制御発振器の周波数を掃引す
ることにより位相同期確立範囲を拡大することを
特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8894280A JPS5714221A (en) | 1980-06-30 | 1980-06-30 | Phase-synchronous oscillating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8894280A JPS5714221A (en) | 1980-06-30 | 1980-06-30 | Phase-synchronous oscillating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5714221A JPS5714221A (en) | 1982-01-25 |
| JPS6247378B2 true JPS6247378B2 (ja) | 1987-10-07 |
Family
ID=13956928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8894280A Granted JPS5714221A (en) | 1980-06-30 | 1980-06-30 | Phase-synchronous oscillating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5714221A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231521A (ja) * | 1988-03-11 | 1989-09-14 | Fujitsu Ltd | 原子発振器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5045562A (ja) * | 1973-08-25 | 1975-04-23 |
-
1980
- 1980-06-30 JP JP8894280A patent/JPS5714221A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5045562A (ja) * | 1973-08-25 | 1975-04-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5714221A (en) | 1982-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4280104A (en) | Phase locked loop system with improved acquisition | |
| JPS6039914A (ja) | 位相同期ループ回路 | |
| JPH07170176A (ja) | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| US4206420A (en) | Phase locked loop with automatic sweep | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| JPS6247378B2 (ja) | ||
| KR19980079931A (ko) | 자동 초기화 및 차단에 의해서 위상 동기 루프 로크로 스위핑하기 위한 시스템 | |
| JPS6193719A (ja) | 位相ロツクル−プ装置 | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| JPS61128629A (ja) | Ｐｌｌ変調器 | |
| JPH0353813B2 (ja) | ||
| JPS6238325Y2 (ja) | ||
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| JPS5539446A (en) | Phase deviation circuit | |
| JPS6319095B2 (ja) | ||
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0786934A (ja) | 周波数シンセサイザ | |
| JPS61189011A (ja) | 受信機のａｆｃ回路 | |
| KR960015575B1 (ko) | 에프엠 반송파 신호 발생회로 | |
| JP2705544B2 (ja) | 位相同期回路 | |
| JP2794707B2 (ja) | 周波数シフトキーイング式変調器 | |
| JPH01106522A (ja) | 位相同期回路 | |
| JPH03101311A (ja) | 位相同期発振回路 |