JPS6039914A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPS6039914A JPS6039914A JP59143411A JP14341184A JPS6039914A JP S6039914 A JPS6039914 A JP S6039914A JP 59143411 A JP59143411 A JP 59143411A JP 14341184 A JP14341184 A JP 14341184A JP S6039914 A JPS6039914 A JP S6039914A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- oscillator
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000001737 promoting effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/105—Resetting the controlled oscillator when its frequency is outside a predetermined limit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、所定の周波数動作範囲をもち、かつ、制御不
能(1ock up )に対し抵抗力ある位相同期ルー
プ(Phase Lock Loop )回路に関する
。
能(1ock up )に対し抵抗力ある位相同期ルー
プ(Phase Lock Loop )回路に関する
。
発明が解決しようとする問題点
位相同期ループ回路は、内部の可変周波数発振器が制御
信号に応答して、基準信号に、その発振器を同期させる
が、自走発振が起るとき制御不能(ロックアツプ)状態
に駆動されやすい。本発明は、この傾向を回避する位相
制御ループ回路を提供することを目的とする。
信号に応答して、基準信号に、その発振器を同期させる
が、自走発振が起るとき制御不能(ロックアツプ)状態
に駆動されやすい。本発明は、この傾向を回避する位相
制御ループ回路を提供することを目的とする。
問題点を解決するだめの手段
本発明によって、一つの制御入力と一つの出力をもつ可
変周波数発振器、前記発振器の出力に結合する入力と1
位相又は周波数の比較器の第1人力に結合する出力をも
つ分周器、基準周波数のだめの第2人力及び発振器制御
入力に結合する出力を備えて、前記第1人力と第2人力
における信号の位相又は周波数の差に比例する信号を発
生して発振器を基準信号に位相同期させる比較器、制御
信号が所定範囲外に陥るとき切替信号を発生させる検出
器、並びに切替信号に応答してループを開放するループ
内のスイッチを備える位相同期ループ回路が得られる。
変周波数発振器、前記発振器の出力に結合する入力と1
位相又は周波数の比較器の第1人力に結合する出力をも
つ分周器、基準周波数のだめの第2人力及び発振器制御
入力に結合する出力を備えて、前記第1人力と第2人力
における信号の位相又は周波数の差に比例する信号を発
生して発振器を基準信号に位相同期させる比較器、制御
信号が所定範囲外に陥るとき切替信号を発生させる検出
器、並びに切替信号に応答してループを開放するループ
内のスイッチを備える位相同期ループ回路が得られる。
制御信号が所定の動作範囲外に陥るとき、ループを開放
することによって回路は、自走発振状態すなわち制御不
能状態に駆動されることがさけられる。
することによって回路は、自走発振状態すなわち制御不
能状態に駆動されることがさけられる。
制御信号を電圧とする場合には、検出器を、電圧センサ
として、電圧が所定範囲外に陥るとき。
として、電圧が所定範囲外に陥るとき。
前記スイッチを動作する信号を発生させることができる
。
。
電圧センサには、電圧比較器を備え、その比較器が1発
振器制御入力に結合する第1人力と基準電圧に対する第
2人力及び一つの出力を備えて入力が所定の関係を保つ
とき、スイッチ動作信号を発生させることができる。
振器制御入力に結合する第1人力と基準電圧に対する第
2人力及び一つの出力を備えて入力が所定の関係を保つ
とき、スイッチ動作信号を発生させることができる。
位相又は周波数の検出器は、ディジタル検出器で、チャ
ージポンプを介して発振器の制御入力に結合できる。こ
のディジタル検出器は、2本の出力導線がチャージポン
プに結合して、第1の導線で、同期を促進するために必
要な周波数の増加を表わすパルスを供給し、また第2の
導線で同期を促進するたでに必要な周波数の減少を表わ
すパルスを供給できる。
ージポンプを介して発振器の制御入力に結合できる。こ
のディジタル検出器は、2本の出力導線がチャージポン
プに結合して、第1の導線で、同期を促進するために必
要な周波数の増加を表わすパルスを供給し、また第2の
導線で同期を促進するたでに必要な周波数の減少を表わ
すパルスを供給できる。
本発明の改良型では、セット入力及びリセット入力をも
つ双安定トリが回路を備え、その一方の入力を発振器の
制御入力に結合し、他の一方の入力をチャージポンプへ
の前記第1導線に結合し、またスイッチを制御する出力
も備えて、制御信号が前記所定範囲以下の周波数を表わ
すとき、一方の安定状態へのトリガとスイッチの開放を
実行し、また同期を促進するために必要な周波数の減少
を表わすパルスが発生するとき、他の安定な状態へのト
リガとスイッチの閉鎖を実行することができる。
つ双安定トリが回路を備え、その一方の入力を発振器の
制御入力に結合し、他の一方の入力をチャージポンプへ
の前記第1導線に結合し、またスイッチを制御する出力
も備えて、制御信号が前記所定範囲以下の周波数を表わ
すとき、一方の安定状態へのトリガとスイッチの開放を
実行し、また同期を促進するために必要な周波数の減少
を表わすパルスが発生するとき、他の安定な状態へのト
リガとスイッチの閉鎖を実行することができる。
スイッチはループの開放時に1発振器制御入力に電流源
を接続するようにできる。
を接続するようにできる。
分局器は可変分周比をもつことができる。
実施例
本発明と本発明の多くの好適特徴を容易に理解されるた
めに、本発明の実施例を、単なる例示としての図面を参
照して以下に説明する。
めに、本発明の実施例を、単なる例示としての図面を参
照して以下に説明する。
第1図は1位相同期ループ型式の基本原理を示したもの
で1発振器10が分周器11と周波数又は位相弁別器1
2との閉ループ内に接続される。
で1発振器10が分周器11と周波数又は位相弁別器1
2との閉ループ内に接続される。
弁別器は1発振器の出力周波数F。UTを分周器のす層
比Mで割った周波数に等しい入力F′を受信すると共に
、基準周波数入力’RFiFを受信するっ弁別器は位相
又は周波数のコヒーレンスについて2つの入力F′とF
を比較して、補正電圧■。0EF を発生し、この電圧を周波数制御素子1例えば発振器1
0の可変コンデンサに加える。それによって発振器は、
基準周波数に同期されて”REF xMという周波数を
発振する。
比Mで割った周波数に等しい入力F′を受信すると共に
、基準周波数入力’RFiFを受信するっ弁別器は位相
又は周波数のコヒーレンスについて2つの入力F′とF
を比較して、補正電圧■。0EF を発生し、この電圧を周波数制御素子1例えば発振器1
0の可変コンデンサに加える。それによって発振器は、
基準周波数に同期されて”REF xMという周波数を
発振する。
第2図は、ループの伝達特性を示すもので、vooに対
するF′をプロットしである。制御ループは、この特性
のCから・Dまでの区域で動作することを意図しておシ
、この区域はループに負帰還を生じて安定な制御動作が
得られる。しかしながら、何等かの妨害1例えば過渡現
象1行き過ぎ(0vershoot )又は電源変動な
どによって制御電圧がV′以下に低下すると、ループは
特性のAからBまでの区域での正帰還動作に駆動される
。発振器10は発振を停止して、ループが自走発振する
か、又は分周期11が自走発振して、ループは周波数F
′で制御不能になる。点V′は、不完全に定められるも
ので、正確に予言することができない。
するF′をプロットしである。制御ループは、この特性
のCから・Dまでの区域で動作することを意図しておシ
、この区域はループに負帰還を生じて安定な制御動作が
得られる。しかしながら、何等かの妨害1例えば過渡現
象1行き過ぎ(0vershoot )又は電源変動な
どによって制御電圧がV′以下に低下すると、ループは
特性のAからBまでの区域での正帰還動作に駆動される
。発振器10は発振を停止して、ループが自走発振する
か、又は分周期11が自走発振して、ループは周波数F
′で制御不能になる。点V′は、不完全に定められるも
ので、正確に予言することができない。
これは位相同期ループについての重要問題であって1本
発明が軽減に努力している問題である。
発明が軽減に努力している問題である。
第6図には1本発明に従って基本装置を変形して制御不
能を克復することのできる位相同期ループの方法を示し
た。検出器13は、弁別器12の出力に結合する入力を
もって、制御電圧V。0を受信する。検出器は、制御電
圧V。0がV′程度のレベルまで低下して制御不能の危
険が発生するときを検出して、電子スイッチ14を動作
させてループを開放するようになっている。ループによ
って帰還される周波数F′は、も早や弁別器120入力
には存在しないが、弁別器はこれを低過ぎるループ周波
数として判断して1発振器10に周波数を増加させる命
令として増加電圧出力を発生する。検出器13は、適当
な切替ヒステリシス、すなわち切替遅延をもっていて、
VCoが適当なレベルに達するとき、ループを再度接続
する。スイッチ14は1発振器10と分周器11との間
の位置以外に、ループ内の任意の他の適当な位置に配置
することができる。スイッチを、弁別器12と発振器1
0との間に配置し、かつ転換型のものとして、制御電圧
■。0が所定のレベルに降下するときは、充電電流を制
御入力に接続して発振を維持するようにもできる。
能を克復することのできる位相同期ループの方法を示し
た。検出器13は、弁別器12の出力に結合する入力を
もって、制御電圧V。0を受信する。検出器は、制御電
圧V。0がV′程度のレベルまで低下して制御不能の危
険が発生するときを検出して、電子スイッチ14を動作
させてループを開放するようになっている。ループによ
って帰還される周波数F′は、も早や弁別器120入力
には存在しないが、弁別器はこれを低過ぎるループ周波
数として判断して1発振器10に周波数を増加させる命
令として増加電圧出力を発生する。検出器13は、適当
な切替ヒステリシス、すなわち切替遅延をもっていて、
VCoが適当なレベルに達するとき、ループを再度接続
する。スイッチ14は1発振器10と分周器11との間
の位置以外に、ループ内の任意の他の適当な位置に配置
することができる。スイッチを、弁別器12と発振器1
0との間に配置し、かつ転換型のものとして、制御電圧
■。0が所定のレベルに降下するときは、充電電流を制
御入力に接続して発振を維持するようにもできる。
第4図は1本発明の特に利点をもつ改良型であって、弁
別器はディジタル弁別器22として、2本の出力導線2
3及び24によって、その出力をチャージポンプ25に
供給する。導線23はF′が低過ぎるので発振器100
周波数の増加が必要であることを示すパルスを供給し、
また導線24は、F′が高過ぎるので周波数を減少させ
ることが必要であることを示すパルスを供給する。チャ
ージポンプはこれらの電圧をアナログ電圧AYcσに変
換して発振器を制御する。チャージポンプの出力は、電
子スイッチ14とループ増幅器及びフィルタ26を介し
て発振器10の入力に制御電圧vooを発生する。弁別
器22の出力23は、 RSフリップフロップ27によ
って形成される豚安定トリガ回路の一方の入力に加えら
れる。フリップフロップ27の他の入力は、差動増幅器
によって構成される比較器28の出力に結合される。こ
の差動増幅器は、一方の入力が基準電圧源2′に接続さ
れ、また他方の入力は発振器10の制側1人力に接続さ
れる。
別器はディジタル弁別器22として、2本の出力導線2
3及び24によって、その出力をチャージポンプ25に
供給する。導線23はF′が低過ぎるので発振器100
周波数の増加が必要であることを示すパルスを供給し、
また導線24は、F′が高過ぎるので周波数を減少させ
ることが必要であることを示すパルスを供給する。チャ
ージポンプはこれらの電圧をアナログ電圧AYcσに変
換して発振器を制御する。チャージポンプの出力は、電
子スイッチ14とループ増幅器及びフィルタ26を介し
て発振器10の入力に制御電圧vooを発生する。弁別
器22の出力23は、 RSフリップフロップ27によ
って形成される豚安定トリガ回路の一方の入力に加えら
れる。フリップフロップ27の他の入力は、差動増幅器
によって構成される比較器28の出力に結合される。こ
の差動増幅器は、一方の入力が基準電圧源2′に接続さ
れ、また他方の入力は発振器10の制側1人力に接続さ
れる。
この回路の動作は次の通シである。
■ 正常な動作では、スイッチ14idループを1yつ
じ1発振器10は基準周波数F□、に位相同期してFR
EF X Mに等しい出力周波数F。UTを発生する。
じ1発振器10は基準周波数F□、に位相同期してFR
EF X Mに等しい出力周波数F。UTを発生する。
■ 位相同期ループの自走発振、又は分周器の発振によ
って制御不能の危険がある基準電圧V′まで、制御電圧
■。0が低下するときは、比較器電圧出力が変化して、
双安定回路がセットされて、スイッチ14に制御電圧が
加えられる。スイッチはループを開路とする位置に切換
って、電流源29をループ増幅器26を介して発振器1
0の制御入力に接続し、充電電流が加えられて、発振周
波数が増加する。
って制御不能の危険がある基準電圧V′まで、制御電圧
■。0が低下するときは、比較器電圧出力が変化して、
双安定回路がセットされて、スイッチ14に制御電圧が
加えられる。スイッチはループを開路とする位置に切換
って、電流源29をループ増幅器26を介して発振器1
0の制御入力に接続し、充電電流が加えられて、発振周
波数が増加する。
■ 出力導線23のパルスが周波数を増加させる必要を
示すような周波数の値に発振周波数が戻ると、フリップ
フロップ27はリセットされて、スイッチ14は切替っ
てループを再接続し1位相同期及び正常動作が再開され
て、回路を正常動作に戻す。
示すような周波数の値に発振周波数が戻ると、フリップ
フロップ27はリセットされて、スイッチ14は切替っ
てループを再接続し1位相同期及び正常動作が再開され
て、回路を正常動作に戻す。
分周期11は、可変分周比Mを備えて−FOUTがFR
ヨ×Mと選択可能なものが好ましい。
ヨ×Mと選択可能なものが好ましい。
産業上の利用分野
この位相同期ループ回路は、特にラジオ受信機又はテレ
ビジョン受像機において局部発振器として使用するのに
適当しているが、さらに1例えばシンセサイずや無線送
信機に多くの普遍的応用がある。
ビジョン受像機において局部発振器として使用するのに
適当しているが、さらに1例えばシンセサイずや無線送
信機に多くの普遍的応用がある。
第1図は通常の位相同期ループ回路の略ブロック図、第
2図は第1図に示した位相同期ループの伝達関数の図、
第6図は本発明による回路を得る基本的相互接続回路ブ
ロックを示す略ブロック図。 及び第4図は本発明の特に利点をもつ改良型の図である
。 10・・・・・・・・・・・・・・・・・・・・・・・
・ 発振器11・・・・・・・・・・・・・・・・・・
・・・・・・ 分周器12.22・・・・・・・・・
周波数又は位相弁別器13・・・・・・・・・・・・・
・・・・・・・・・・・検出器14・・・・・・・・・
・・・・・・・・・・・・・・・ 電子スイッチ23.
24・・・・・・・・・ 出力導線25・・・・・・・
・・・・・・・・・・・・・・・・・ テーヤージポン
プ27・・・・・・・・・・・・・・・・・・・・・・
・・ 双安定トリガ回路(RSSフリップフロラフ路) 28・・・・・・・・・・・・・・・・・・・・・・・
・ 比較器29・・・・・・・・・・・・・・・・・・
・・・・・・ 電流源第1頁の続き @発明 者 フィリップ イアン イギリス国スウノジ
エレミイ アインス リイ 「ンドン、コーチ 9
2図は第1図に示した位相同期ループの伝達関数の図、
第6図は本発明による回路を得る基本的相互接続回路ブ
ロックを示す略ブロック図。 及び第4図は本発明の特に利点をもつ改良型の図である
。 10・・・・・・・・・・・・・・・・・・・・・・・
・ 発振器11・・・・・・・・・・・・・・・・・・
・・・・・・ 分周器12.22・・・・・・・・・
周波数又は位相弁別器13・・・・・・・・・・・・・
・・・・・・・・・・・検出器14・・・・・・・・・
・・・・・・・・・・・・・・・ 電子スイッチ23.
24・・・・・・・・・ 出力導線25・・・・・・・
・・・・・・・・・・・・・・・・・ テーヤージポン
プ27・・・・・・・・・・・・・・・・・・・・・・
・・ 双安定トリガ回路(RSSフリップフロラフ路) 28・・・・・・・・・・・・・・・・・・・・・・・
・ 比較器29・・・・・・・・・・・・・・・・・・
・・・・・・ 電流源第1頁の続き @発明 者 フィリップ イアン イギリス国スウノジ
エレミイ アインス リイ 「ンドン、コーチ 9
Claims (1)
- 【特許請求の範囲】 (1)一つの制御入力と一つの出力をもつ可変周波数発
振器、前記発振器の出力に結合する一つの入力と位相又
は周波数の比較器の第1人力に結合する一つの出力をも
つ分周器、基準周波数に対する第2人力と前記発振器制
御入力に結合する一つの出力とを備えて前記の第1人力
と第2人力における信号の位相又は周波数の差に比例す
る信号を発生して前記発振器を前記基準信号に位相同期
させる比較器、前記制御信号が所定の範囲外に陥るとき
切替信号を発生する検出器、及び前記切替信号に応答し
てループを開放するループ内のスイッチを備える位相同
期ループ回路。 (2、特許請求の範囲第(1)項において、前記発振器
制御信号が一つの電圧であシ、また前記検出器は電圧セ
ンサであって、前記電圧が所定の範囲外に陥るとき前記
スイッチを動作させる信号を発生するようになっている
位相同期ループ回路。 (3) 特許請求の範囲第(2)項において、前記電圧
センサが、前記発振器制御入力に結合する第1人力。 基準電圧のための第2人力、及び−っの出力をもつ電圧
比較器を備えて、前記入力が所定の関係を保つとき、ス
イッチ動作信号を発生する位相同期ループ回路。 (4)特許請求の範囲第(1)項から第(3)項のいず
れかの項において、前記位相又は周波数の検出器が。 ディジタル検出器であって、こ0検出器がテヤーゾボン
ゾを介して、前記発振器の制御入力に結合される位相同
期ループ回路。 (5)特許請求の範囲第(4)項において、前記ディジ
タル検出器は、前記チャージボンゾに結合する2個の出
力導線を備え、第1の導線は、同期を促進するのに必要
な周波数の増加を表わすパルスを供給し、また前記第2
の導線は、同期を促進するのに必要な周波数の減少を表
わすパルスを供給する位相同期ループ回路。 (6)特許請求の範囲第(51項において、セット及び
リセットの入力をもつ双安定トリガ回路の一方の入力が
前記発振器の制御入力に結合され、他方の入力が前記チ
ャージポンプの前記第1導線に結合され、またスイッチ
を制御するための出力も備えて、制御信号が前記所定範
囲以下の周波数を表わすとき、一方の安定状態へのトリ
ガとスイッチの開放を実行し、また同期を促進するため
に周波数の必要な増加を表わすパルスが発生するとき、
他の安定状態へのトリがとスイッチの閉鎖を実行する前
記双安定トリガ回路を含む位相同期ループ回路。 (7) 特許請求の範囲第(1)項から第(6)項のい
ずれかの項において、前記ループが開放されるとき、前
記スイッチが前記発振器制御入力へ電流源を結合するよ
うに配置されている位相同期ループ回路。 (8) 特許請求の範囲第(1)項から第(7ン項のい
ずれかの項において、前記分周器が可変分周比を備える
位相同期ループ回路。 (9) 特許請求の範囲第(1)項から第(8)項のい
ずれかの項において、前記発振器出力周波数が受信機の
局部発振周波数を構成する回路を備えるラジオ受信機又
はテレビジョン受像機に使用する同調装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB08318888A GB2143385A (en) | 1983-07-13 | 1983-07-13 | Phase lock loop circuit |
GB8318888 | 1983-07-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6039914A true JPS6039914A (ja) | 1985-03-02 |
Family
ID=10545631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59143411A Pending JPS6039914A (ja) | 1983-07-13 | 1984-07-12 | 位相同期ループ回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4596963A (ja) |
JP (1) | JPS6039914A (ja) |
CA (1) | CA1215751A (ja) |
DE (1) | DE3424961A1 (ja) |
FR (1) | FR2549318A1 (ja) |
GB (1) | GB2143385A (ja) |
NL (1) | NL8402185A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188427A (ja) * | 1986-02-13 | 1987-08-18 | Yokogawa Electric Corp | 信号発生回路 |
JPS62188426A (ja) * | 1986-02-13 | 1987-08-18 | Yokogawa Electric Corp | 信号発生回路 |
JPS6342522A (ja) * | 1986-08-08 | 1988-02-23 | Matsushita Electric Ind Co Ltd | 位相同期ル−プ回路 |
JPS63287216A (ja) * | 1987-05-20 | 1988-11-24 | Mitsubishi Electric Corp | 位相同期発振回路 |
JPH07162300A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | Pll発振器 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE63793T1 (de) * | 1985-05-15 | 1991-06-15 | Siemens Ag | Schaltungsanordnung zur rueckgewinnung des taktes eines isochronen binaersignales. |
US4803704A (en) * | 1986-12-22 | 1989-02-07 | Tandberg Data A/S | Circuit arrangement for the recognition of impermissable phase errors in a phase locked loop |
US4787097A (en) * | 1987-02-11 | 1988-11-22 | International Business Machines Corporation | NRZ phase-locked loop circuit with associated monitor and recovery circuitry |
JPH0719445B2 (ja) * | 1987-12-17 | 1995-03-06 | パイオニア株式会社 | 記録再生用クロック生成回路 |
US4750193A (en) * | 1987-04-20 | 1988-06-07 | International Business Machines Corporation | Phase-locked data detector |
GB8715812D0 (en) * | 1987-07-06 | 1987-08-12 | Cogent Ltd | Detecting rotor bar faults |
US4890072A (en) * | 1988-02-03 | 1989-12-26 | Motorola, Inc. | Phase locked loop having a fast lock current reduction and clamping circuit |
DE3803965C2 (de) * | 1988-02-10 | 1993-11-25 | Bosch Gmbh Robert | Schaltungsanordnung mit einem spannungsgesteuerten Oszillator |
JP2568110B2 (ja) * | 1988-07-15 | 1996-12-25 | パイオニア株式会社 | フェーズロックドループ回路 |
JPH0282835A (ja) * | 1988-09-20 | 1990-03-23 | Sony Corp | ディジタル信号受信装置 |
US4876459A (en) * | 1988-11-14 | 1989-10-24 | Fiock Thomas P | Toggling speakerswitch |
US4935706A (en) * | 1989-06-29 | 1990-06-19 | Itt Corporation | Tuning apparatus for high speed phase locked loops |
DE4008245A1 (de) * | 1990-03-15 | 1991-09-19 | Bosch Gmbh Robert | Einschleifen-pll-schaltung |
US5397928A (en) * | 1992-01-17 | 1995-03-14 | Sipex Corporation | Voltage tripler using a charge pump having a single multiplexed charge transfer capacitor |
US5306954A (en) * | 1992-06-04 | 1994-04-26 | Sipex Corporation | Charge pump with symmetrical +V and -V outputs |
JPH09512408A (ja) * | 1994-12-23 | 1997-12-09 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 組み合わされたtv/fm受信機 |
US5982239A (en) * | 1995-08-14 | 1999-11-09 | Hitachi, Ltd. | Phase locked loop circuit and a picture reproducing device |
US5760637A (en) * | 1995-12-11 | 1998-06-02 | Sipex Corporation | Programmable charge pump |
JPH10261957A (ja) * | 1997-03-19 | 1998-09-29 | Advantest Corp | Pll回路 |
US7317778B2 (en) * | 2003-01-31 | 2008-01-08 | Hewlett-Packard Development Company, L.P. | Phase-locked loop control circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3364438A (en) * | 1964-04-24 | 1968-01-16 | Varian Associates | Automatic search sweep for atomic frequency standard |
DE1663145B1 (de) * | 1964-12-12 | 1970-02-12 | Philips Patentverwaltung | Vorrichtung zur selbsttaetigen Scharfabstimmung in einem Funkempfaenger |
FR2049664A6 (ja) * | 1969-06-16 | 1971-03-26 | Cit Alcatel | |
US3714463A (en) * | 1971-01-04 | 1973-01-30 | Motorola Inc | Digital frequency and/or phase detector charge pump |
JPS4968606A (ja) * | 1972-11-06 | 1974-07-03 | ||
US4135166A (en) * | 1978-04-26 | 1979-01-16 | Gte Sylvania Incorporated | Master timing generator |
JPS54154248A (en) * | 1978-05-26 | 1979-12-05 | Fujitsu Ltd | Pll circuit |
JPS5953732B2 (ja) * | 1979-11-19 | 1984-12-26 | 沖電気工業株式会社 | 同期はずれ検出回路 |
US4365211A (en) * | 1980-10-31 | 1982-12-21 | Westinghouse Electric Corp. | Phase-locked loop with initialization loop |
US4423390A (en) * | 1981-01-09 | 1983-12-27 | Harris Corporation | Side lock avoidance network for PSK demodulator |
US4484152A (en) * | 1982-05-19 | 1984-11-20 | Westinghouse Electric Corp. | Phase-locked loop having improved locking capabilities |
JPS5966228A (ja) * | 1982-10-07 | 1984-04-14 | Matsushita Electric Ind Co Ltd | 位相ロツクル−プ回路 |
-
1983
- 1983-07-13 GB GB08318888A patent/GB2143385A/en not_active Withdrawn
-
1984
- 1984-07-06 DE DE19843424961 patent/DE3424961A1/de not_active Withdrawn
- 1984-07-09 CA CA000458464A patent/CA1215751A/en not_active Expired
- 1984-07-10 FR FR8410967A patent/FR2549318A1/fr active Pending
- 1984-07-10 NL NL8402185A patent/NL8402185A/nl not_active Application Discontinuation
- 1984-07-12 JP JP59143411A patent/JPS6039914A/ja active Pending
- 1984-07-13 US US06/630,406 patent/US4596963A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188427A (ja) * | 1986-02-13 | 1987-08-18 | Yokogawa Electric Corp | 信号発生回路 |
JPS62188426A (ja) * | 1986-02-13 | 1987-08-18 | Yokogawa Electric Corp | 信号発生回路 |
JPS6342522A (ja) * | 1986-08-08 | 1988-02-23 | Matsushita Electric Ind Co Ltd | 位相同期ル−プ回路 |
JPS63287216A (ja) * | 1987-05-20 | 1988-11-24 | Mitsubishi Electric Corp | 位相同期発振回路 |
JPH07162300A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | Pll発振器 |
Also Published As
Publication number | Publication date |
---|---|
NL8402185A (nl) | 1985-02-01 |
FR2549318A1 (fr) | 1985-01-18 |
CA1215751A (en) | 1986-12-23 |
GB2143385A (en) | 1985-02-06 |
GB8318888D0 (en) | 1983-08-17 |
US4596963A (en) | 1986-06-24 |
DE3424961A1 (de) | 1985-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6039914A (ja) | 位相同期ループ回路 | |
US4587496A (en) | Fast acquisition phase-lock loop | |
US4280104A (en) | Phase locked loop system with improved acquisition | |
US4835481A (en) | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency | |
JPS6448267A (en) | Pll circuit for magnetic disk device | |
US3986125A (en) | Phase detector having a 360 linear range for periodic and aperiodic input pulse streams | |
US20050046452A1 (en) | All digital PLL trimming circuit | |
EP0563945A1 (en) | Phase locked loop | |
US4975650A (en) | Phase detector | |
EP0544109B1 (en) | Phase detector circuit and PLL circuit equipped therewith | |
EP0376847B1 (en) | PLL synthesizer | |
EP0287776B1 (en) | Phase-locked data detector | |
US4849704A (en) | Duty cycle independent phase detector | |
EP0164785B1 (en) | Electric circuit arrangement comprising a phase control-circuit | |
US4027262A (en) | Phase detector employing quadruple memory elements | |
US6249188B1 (en) | Error-suppressing phase comparator | |
US4389621A (en) | Phase locked loop stabilized against temperature and voltage variations | |
JPS6247381B2 (ja) | ||
US4459558A (en) | Phase locked loop having infinite gain at zero phase error | |
US5057705A (en) | Clock formation circuit with phase locked loop control | |
JPH0221724A (ja) | 位相同期回路 | |
JPS592209B2 (ja) | Pll発振回路 | |
TW236052B (en) | A phase locked loop and method of operation | |
CN113098508B (zh) | 锁相环 | |
JPS5912049B2 (ja) | Pll回路 |