JPS62188427A - 信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、「発明の目的」 〔産業上の利用分野〕 本発明は、Ｐ　Ｌ　Ｉ−（ｐｈａｓｅ　１ｏｃｋｅｄ　
１ｏｏｐ　）を用いた信８発生回路において、出力信号
の応答性の改婢に関するものである。

〔従来の技術〕

第２図にＰＬＬを用いた従来の信号発生回路を示す。Ｖ
　ＣＯ（ｖｏｌｔａｇｅ　ｃｏｎｔｒｏｌｌｅｄ　ｏｓ
ｃｉｌｌａｔｏｒ　）５は、加えられた制御信号ｓＯに
よって周波数がある範囲で連続的に変化する発振回路で
ある。このＶＣＯ５は印加された制御信号ｓＯが零であ
れば成る周波数で発振している。そして、ＶＣＯ５の出
力信号Ｓ４を分周器２でＮ分周して（ｇ号ｓ２を作り、
この信号Ｓ２を位相検出器３の一方の入力端子へ加えて
いる。

このような状態で棋準周波数仏号（以下基準１３号とい
う）　ｓｒが分周器１でＭ分周されて位相検出器３の他
端に加えられると、信１３　ｓ２の周波数と基準（ａ号
ｓｒに基づ（信号Ｓ１との周波枚差、あるいは位相差に
応じて誤差電圧信号Ｓ３が生じる。ループフィルタ４は
この誤差電圧信号ｓ３を導入し、例えば内蔵した積分器
（図示せず〉でこれを積分し、更新された成るレベルの
制ｔｉ１１信号ｓＯをＶＣＯ５へ帰還する。制御信号Ｓ
Ｏは基準信号ｓｒにＵづく信号Ｓ１と、信号Ｓ２との位
相差が減少する方向にＶｃＯ５の周波数を変化させ、こ
の結果、信号３１の周波数／　＋　　（＝　／　ｒ　／
′Ｍ＞と信号ｓ２の周波数／２　（−ｆ　４．、、／　
Ｎ　）とがｆ１〜ｆ２となるとＶＣＯ５は八力の基準信
号ｓｒにｆ４＝Ｐｉ−ｆｒで同期、即ちロックする。従
って、基準信号ｓｒの（Ｎ、／Ｍ）倍の周波数イｔｇを
ＶＣＯ５は発振することになる。なＪ５、ｆ「は信号ｓ
ｒの、／１は信号Ｓ１の、／２は信号Ｓ２の、ｆ４は信
号Ｓ４の周波数を表わ１゜〔発明が解決しようとする問
題点〕 しかし、以上のような従来の手段は次の問題点を有して
いる。

信号発生回路を例えば周波数シンセリイリ゛等に使用し
た場合、出力信号Ｓ４の周波数を変化させるには、通常
、分局器１．２に加える設定信号（図示せず）で分周比
Ｍ、Ｎを変化させることにより行なう。

しかし、第２図の信号発生回路は、ループフィルタ４の
時間遅れ要素を侍っているため、設定１１号にまり分周
比Ｍ、Ｎを変化させても、所望の周波数の信号をＶＣＯ
５が出力づるまでかなりの時間遅れが生ずる。通常、信
号ｓ１（位相検出器３の！　１％　１８号ｓｒ側の信号
）の周期Ｔ＋　　（＝Ｍ、、／ｆ　ｒ＞のａｌｏ（Ｒの
時間がかかる。

更に、時間遅れが顕著になるためＭを大きくすることは
できず、その結果、出力周波数／、ｌの分解能を高くす
ることができない問題もある。

本発明の目的は、分周比Ｍ、Ｎを変化させた場合に、こ
れに応じて出力周波数を高速に切替えることがでさる信
号発生回路を提供することである。

口、「発明の構成」 〔問題点を解決するための手段〕 本発明は、−Ｆ記問題点を解決するためにＶＣＯ，！：
、　コ（７）　Ｖ　ＣＯ（７）出力（ｓ４）ｋ：ａツ＜
信号と！！準倍信号ｓｒ）に基づく信号との位相差を検
出する位相検出器と、を備えたＰ　Ｌ　Ｌ　ｇＡ路にお
いて、 アナログイを号を発生させてＶｃＯの制御信号（ｓ０）
を可変する手段と、 前記Ｐ　Ｌ　１回路のループの接続・切断を切替えるこ
とができるスイッチ手段（２３）と、位相検出器の出力
信号に基づく信号を導入し、スレッシホールド電圧と比
較するコンパレータと、を備え、 前記コンパレークの出力信号（ｓ６）に基づいて、スイ
ッチ手段（２３）の切替えを制御し、ＰＬＬ回路のルー
プを切断した時は、前記ｖｃＯの制御信号（ｓ０）を可
変する手段でｖＣｏを制御Ｊるようにしたものである。

〔実施例〕

以下、図面を用いて本発明の詳細な説明づる。

第１図は、本発明の一実施例を示したブロック図である
。１ｉｉ１図において、１，２は分局器、３は位相検出
器、５はｖＣＯであり第２図で説明したものと同様な機
能を有するらのである。

ｍ１図が第２図と異なる点は、第１に、第２図のループ
フィルタ４部分とその周辺を、新しい構成のループフィ
ルタ１１と、フィルタ１３と、コンバータ１５とで構成
したことである。第２に、後述するスイッチ２Ｂや、同
じく後）！するＤＡ変操器３２を制御する制御回路１７
を設けたことである。

ここでフィルタ１３は位相検出器３の出カイを号ｓ３を
導入し、これに含まれるリップルを除くためのものであ
る。従って、リップルが小さい場合にはこのフィルタ１
３は必ずしも必要なものではない。

コンパレータ１５は、２つのスレッシホールド（ｔｌｌ
ｒｅｓｌｌｏｌｄ　）　１ｆｉ圧ｖｔ”　、　ｖじが印
加されており、フィルタ１３からの信号Ｓ５の電圧Ｅ５
がｖｔ−・ＣＥｓ・＝ｖｔ＋　の時、その出力Ｓ６がア
クティブとなるものである。第１図では、ループフィル
タ１１へ直接出力信号Ｓ６を加えているが、これに限定
せず、Ｌｌｌ　ｉ１１回路１７を介してループフィルタ
１１へ信号を送ってもよい。

ループフィルタ１１は、位相検出器３から（：　号ｓ３
を導入し、ＶＣＯ５へ制…１信丹ｓＯを出力する。この
ループフィルタ１１は、ＰＬＬ回路のループの接続・ｔ
７Ｊｉｇｉを切替えることがでさるスイッチ手段と、ア
ナログ信号を発生させてｖＣＯ５の制御信号ＳＯを可変
する手段とを有するものである。このループフィルタ１
１部の具体的構成例を第３図と第４図に承りっ 第３図に示ずループフィルタは、位相検出器３ｆ）ｓ　
ｒう信号Ｓ３を導入し、これを抵抗２１とコンデンサ２
２の並列回路で受【プる。この並列回路を通った信号は
スイッチ２３に導入される。スイッチ２３は２つの接点
ａ、ｂを有し、接点ａは帰；！回路に積分コンデンサ２
Ｇを持つ増幅器２５の反転入力端子に接続され、接点す
は非反転入力端子に接続される。この非反転入力端子は
回路アースに接続される。反転入力端子は更に抵抗２７
を介して３つの接点Ｕ。

Ｖ、Ｗを持つスイッチ２８に接続される。接点（」には
電圧Ｖ＋が接続され、接点Ｗには電圧■−が接続され、
接点Ｖはオープンとなっている。増幅器２：）の出力は
制御信号ｓＯとなり次段のｖＣＯ５に出力される。第３
図の回路において、“アナログ信号を発生させてｖＣＯ
の制御１３号ＳＯを可変する手段パとは、電圧（Ｖ”、
Ｖ−）が加えられたスイッチ２８と、増幅器２５とコン
デンサ２６笠からなる積分回路である。

第４図に示すループフ、ｒルタは、位相検出′ａ３ｈ臼
うの信号Ｓ３を抵抗２１を介してスーイツチ２３に導く
。

スイッチ２３と増幅器２５との接続構成は第３図のもの
と同じである。ただし第４図では増幅器２５の帰）！！
回路に、抵抗３０とコンデンサ２６の直列回路が接続さ
れる。この増幅器２５の出力は加轢器３１に導入され、
ＯＡ変ｌＩｊ！Ｉ器３２からの信号と加Ｃンされて制御
信号ｓＯが次段のｖＣＯ５に出力される。ＤＡ変換器３
２は上述したように制御回路１７の制御の下にアナログ
信号を出力する。このＤＡ変・検器３２は、常識的には
、制御回路１７から導入したデジタル信Ｖ］を中にアナ
ログ信号に変換する機能を有するものと見ることができ
るが、ＤＡ変換器３２は、ＤＡ変換する機能に限定せず
、制御回路１７からの指令にしたがって、所定のアナロ
グ電圧信号を出力できるものであれば、その構成を問わ
ない。第４図の回路において、“アナログ信号を発生さ
せてｖＣＯの制御信号ｓＯを可変する手段パとは、ＤＡ
変換器３２と、加拝器３１と、増幅器２５とコンデンサ
２６等からなる積分回路である。

以上のように構成された第１図の信号発生回路の動作を
次に説明する。

（Ａ）　　まず始めに、第１図のループフィルタ１１に
第３図の回路を適用した場合の動作から説明する。この
時のタイムチャートを第５図に示す。ここでは発明を分
り易くするため分周器２の分周比Ｎのみを切替えて出力
周波数を変化させた時の動作を説明する。

最初、分周比Ｎ＝Ｎ＋に設定されており、第３図のスイ
ッチ２３を接点ａに接続し、スイッチ２８を接点Ｖに接
続しであるとする。そしてＰ　Ｌ　Ｌは［１ツク状態に
あるとし、このとき位相検出器３の出ツノ仇号Ｓ３の電
圧Ｅ３−０とする。なお、抵抗２１、コンデンサ２２．
２Ｇ、増幅器２５は、積分、比〃１仙作を行４ｃう。以
上の構成は、公知のＰＬＬ動作と同じであり、その出力
周波数ｆ４は、第２図で説明コンデンサ２２は、必ずし
も必要ではない。その理由は、比例部分は例えば位相検
出器３に含めることができるからである。

以上のようにＰＬＬがロック状態において、第５図に示
すように時刻ｔｏで制御回路１７の指令により分周比が
Ｎ、→Ｎ２へ変化したとする。その結果、信号Ｓ１と８
２の位相誤差が出現するので位相検出器３の信号Ｓ３は
大きく変化し、コンパレータ１５の入力信号Ｓ５は第５
図（ｉｉｌ）のようになる。このような変化を通常のＰ
　Ｌ　Ｌの機能（従来の信号発生回路）でロック状態に
追込もうとすると、第５図（ｌｉｉ）の（ロ）で示すよ
うに緩かに変化するので、多大な時間が必要とされる。

しかし、本発明においては次のようにｖＪ　作！ｊるの
で応答が速い。まず、分周比が変化すると、第５図（ｌ
ｉｔ）に示すようにコンパレータの入力信￥ｓ５の電圧
１直Ｅ５が　ｖｔ−〜■（＋に入っていないので、コン
パレータ１５の出力（ｇ　−Ｗ３　Ｆ＋６はノンアクデ
ィ１である。この信号ＳＧがノンアクティブであるとス
イツヂ２３を接点す側に接続し、Ｐ　Ｌ　Ｌのループを
切断するように制御する。ここで、スイッチ２３の切酔
え直前まで、接点ａの電圧は増幅器２５の仮想接地電位
であるから、接点すへ切替えた直後は回路状態は変化が
ない。そして、スイッチ２８を接点ＷＪ、たけ接点（」
とし、■＋またはＶ−の電圧を増幅：璽２５どコンデン
サ２Ｇからなる積分回路へ加える。

ここで、■＋とするかＶ−と１６かは、分周比Ｎを増加
させるのか減少させるのかにより、またはＰ　Ｌ　Ｌの
ループの組方により定まるものであるから、Ｖ＋、Ｖ″
″の判断は、例えば制御回路１７で行ｔ′にう。

このようにスイッチ２８を介して、位相検出器３の出力
信号がの（信号Ｓ１と新しい信ｇ、　３２−の位相差が
の）となる極性の電圧（Ｖ＋またはＶ−）を選Ｉ尺シ、
これを抵抗２１を介して増幅：梠２５とコンデンサ２６
の積分回路で積分するので制御信号ｓＯは変化し、ＶＣ
Ｏ５の周波数ｆ４も変化する。ここで、電圧ｖ”、ｖ−
の大きさや、時定数Ｒ１・Ｃ１（Ｒ＋は抵抗２７の抵抗
値であり、Ｃ＋はコンデンサ２６の容量値である）を選
ぶことにより、増幅器２５の出力信号ＳＯの電Ｙ■をＤ
速に変化させ、高速に出力周波数ｆ４を切替えることが
できる。

そして、コンパレータ１５の入力Ｓ５が第５図（ｌｌｉ
）に示すようにＶ（＋〜ｖｔ−に入るとコンパレータ１
５の出力信１’１３Ｇはアクティブとなる。これに同期
してスイッチ２３を接点ａとし、スイッチ２８を接点■
（Ａ−プン）とする。即ち、これにより第１図の回路は
再び通常のＰＬＬ回路で制御されるようになる。

このように第１図と第３図によれば分周比を切替えた直
後にＰＬＬのループを切離して積分回路へアナログ信号
を加えるので、速やかに所定の周波数の近傍の周波数を
ＶＣＯ５は出力し、その後再びＰＬＬ回路のループを閉
じるのでＰ　Ｌ　１回路は直ちにロック状態となり、所
望の周波数信号を安定に、しかも高速に出力することが
できる。

（Ｂ）　　次に第１図のループフィルタ１１に第４図の
回路を適用した場合の動作を説明する。これは上述の（
Ａ）と責なり積分コンデンサ２６のチ１−−ジを変化さ
せる代りに、ＶＣＯ５の制御信号ＳＯを直接変化さ拷る
手段である。通常のＰＬＬ！Ｉ＋作の時は、スイッチ２
３を接＋？、ｔ　ａとし、ＤＡ変換器３２の出力をＯｖ
とするが、出力周波数ｆ４を変化させる場合は、（Ａ）
と同様にスイッチ２３を接点すに切替える。そして、こ
の（８）においては、例えば制御回路１１からの指令に
基づいてＤＡ変換器３２は、アナログ信号Ｓ９を加算器
３１に印加する。加算器３１では、ＤＡ変換器からの信
＠Ｓ９と増幅器２５からの信号Ｓ８とを加算して、制御
信号ｓｏ　（−ｓ８＋ｓ９）をＶＣＯ５に出力する。な
お、ＤＡ変換器３２から出力するアナログ信号Ｓ９の電
圧Ｅ９は、今、所望している周波数を出力するためにＶ
ＣＯ５が必要と”ｌ　６　ｉｌＪ御信号の電ＦＥ　Ｅ　
ｏより少し低い値となるようにする。即ち、Ｅｏ　”Ｅ
θ十Ｅ９において、Ｆａ　　（信＠Ｓ８の電圧）は、今
、スイッチ２３が接点すであるｈ日ら一定なホールド値
である。従って、電圧Ｅ９により、制御信号の電圧Ｅｏ
を調撃する。

このようにすれば、ＤＡ変換器から信号Ｓ９を加えると
、直ちにＶＣＯ５は発振周波数を変化させ、第１図にお
ける信号Ｓ５の電圧レベルは、直ちにスレッショルド電
圧　ｖｔ−〜ｖｔ＋の範囲に入る。従ってコンパレータ
１５の°出力信ＱＳ６により、スイッチ２３は接点ａに
切替えられ、通常のＰＬＬ動作となる。そして、ＰＬＬ
は直ちにロックするので安定な周波数ｆ４を出力するこ
とができる。このように（Ｂ）においては、ＤＡ変換器
３２からアナログ信号Ｓ９を加えて制御信号ｓＯを直接
変化させるので、高速に出力周波数を所望の値の近傍に
することができ、Ｐ　Ｌ　１回路のループを閉じた後は
、直ちに［１ツク状態となる。

なお、以上ではコンパレータ１５の出力Ｓ６で直接スイ
ッチ２３を駆動するとして説明したが、これに限定せず
、例えば制御回路１７で行なっても良い。

また、ループフィルタ１１の構成は第３図や第４図に限
定するものではない。Ｐ　Ｌ　１回路のループの接続・
切断を切ｔキえることができるスイッチ手段と、アナロ
グ信号を発生ざゼてＶＣＯの制御信号ｓＯを可変する手
段とを有するものであれば、どのような構成でもかまわ
ない。

また、以上では、コンパレータ１５は２つのスレッショ
ルド電圧ｖｔ”　、　ｖｔ−を有するとして説明したが
、スレッシボールド電圧が１つでも本発明は成立する。

この例を述べると、例えば第１図において位相検出器３
の出力信号ｓ３を絶対値回路（例えば整流回路・・・図
示せず）を通してコンパレータ１５に導入すれば、コン
パレータ１５は導入さた信号Ｓ５と１つのスレッシホー
ルド電圧との大小を比較すれば良いからである。

また、以上では、分周器２の分周比Ｎを変化させた場合
の例で説明したが、分周器１の分周比Ｍを変化させて出
力周波数を取出す場合も、上述の動作と同様であるので
その説明を省略した。

ハ、１“本発明の効果」 以」−述べたように、本発明によれば、次の効果か得ら
れる。

分周比Ｍ、Ｎを切替えたときに、Ｐ　Ｌ　Ｌ以外の要素
により、ＶＣｏの周波数を高速に調整するので、直ちに
所望の周波数を出ツノすることができる。

しかも、ＰＬＬの動作へ復帰する際、再ロックまでの時
間を非常に短くすることができるので、安定な出力周波
数を類１１１間で得ることができる。

【図面の簡単な説明】

第１図は本発明に係る信号発生回路の構成例を示すブロ
ック図、第２図はＰ　Ｌ　Ｌを用いた従来の信号発生口
路を示す図、第３図と第４図は本発明に係る第１図装置
のループフィルタ１１の具体例を示した図、第５図はタ
イムヂャートである。 １．２・・・分周器、３・・・位相検出器、１１・・・
ループフィルタ、５・・・ＶＣｏ、１５・・・コンパレ
ータ、１７・・・制御回路、２３．２８・・・スイッチ
、２５・・・増幅器、２６・・・コンデンサ、３２・・
・ＤＡ変換器。 第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 ＶＣＯと、このＶＣＯの出力（ｓ４）に基づく信号と基
   準信号（ｓｒ）に基づく信号との位相差を検出する位相
   検出器と、を備えたＰＬＬ回路において、 アナログ信号を発生させてＶＣＯの制御信号（ｓ０）を
   可変する手段と、 前記ＰＬＬ回路のループの接続・切断を切替えることが
   できるスイッチ手段（２３）と、 位相検出器の出力信号に基づく信号を導入し、スレッシ
   ホールド電圧と比較するコンパレータと、を備え、 前記コンパレータの出力信号（ｓ６）に基づいて、スイ
   ッチ手段（２３）の切替えを制御し、 ＰＬＬ回路のループを切断した時は、前記ＶＣＯの制御
   信号（ｓ０）を可変する手段でＶＣＯを制御するように
   した信号発生回路。