JPS62181525A - 信号発生回路 - Google Patents

信号発生回路

Info

Publication number
JPS62181525A
JPS62181525A JP61023180A JP2318086A JPS62181525A JP S62181525 A JPS62181525 A JP S62181525A JP 61023180 A JP61023180 A JP 61023180A JP 2318086 A JP2318086 A JP 2318086A JP S62181525 A JPS62181525 A JP S62181525A
Authority
JP
Japan
Prior art keywords
signal
frequency
output
vco
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61023180A
Other languages
English (en)
Inventor
Hiroyuki Matsuura
裕之 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP61023180A priority Critical patent/JPS62181525A/ja
Publication of JPS62181525A publication Critical patent/JPS62181525A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、「発明の目的」 〔産業上の利用分野〕 本発明は、p L L (phase 1ocked 
1oop )を用いた信号発生回路において、周波数切
替え時の出力信号の応答性の改善に関するものである。
(従来の技術) 第5図に、PLLを用いた従来の信号発生回路を示す。
V CO(voltage controlled o
scilator)4は、加えられた制御信号SOによ
って周波数がある範囲で連続的に変化する発振回路であ
る。このVCO4は印加された制御信号sOが零であれ
ば成る周波数で発振している。そして、VCO4の出力
信号S5を分周器5でN分周して信号s6を作り、この
信号S6を位相検出器1の一方の入力端子へ加えている
このような状態で基準周波数倍@(以下基準信号という
) srが位相検出器1の他端に加えられると、VCO
4の出力信号s5を分周した信号s6の周波数と基準信
号srとの周波数差、あるいは位相差に応じて誤差電圧
信号s1が生じる。ループフィルタ3はこの誤差電圧信
号S1を導入し、例えば内蔵した積分器(図示せず〉で
これを積分し、更新された成るレベルの制御信号sOを
VCo4へ帰還する。制御信号SOは基準信号srと信
号S6との位相差が減少する方向にVCo4の周波数を
変化させ、この結果、基準信号srの周波数frと信号
S6の周波数f6とが/r−I!、どなるとVCo4は
入力の基準信号srに同期、即ちロックする。従って、
基準信号S「のN倍の周波数信号をVCo4は発振する
ことになる。
(発明が解決しようとする問題点〕 しかし、以上のような手段は次の問題点を有している。
信号発生回路を例えばシンセサイザ等に使用した場合、
信号発生回路から出力される信号S5の周波数を短時間
内に切替えて動作させることが多々ある。信号S5の周
波数を可変するには、分周器5に加える設定信号Aを可
変することによる。これにより、上述と同様に基準信号
srと新しい信号S6との位相差が無くなるように制御
信号sOが変化して、信号発生回路は新たに設定された
周波数の信号を出力する。
しかし、第5図の信号発生回路は、ループフィルタ3等
の時間遅れ要素を持っているため、設定信号Aを変化さ
せても、設定された周波数の信号をVCo4が出力する
まで、かなりの時間遅れが生ずる。
このような時間遅れを防ぐため、従来、アナログ直接合
成方式が知られている。しかし、この方式によると新た
に次の問題が生じる。
(1)  回路構成が非常にN雑になる。
(11)  周波数の切替え時に、第6図に示すように
短時間tであるが出力レベルが変動したり、第7図の9
に示すように発振信号の位相が不連続となる。
本発明の目的は、高速に出力周波数を切替えることがで
きるとともに、切替えの際、第6図や第7図に示したよ
うな出力レベルの変動や位相の不連続が生じない信号発
生回路を提供することである。
口、「発明の構成」 〔問題点を解決するための手段〕 本発明は、上記問題点を解決するためにVCOと、 このVCOの出力信号を分周する分周器と、この分周器
の出力信号と基準信号との位相を検出する位相検出器と
、 この位相検出器の出力信号に基づく信号をトラック・ホ
ールドするトラック・ホールド回路と、位相検出器の出
力信号に基づいてVCOを制御する信号(s3)を出力
するループフィルタと、微小変化用の制御信号(s4)
を出力する手段(6)と、 前記信号S3と84とを加算し、この加算信号(sO)
を制御信号としてVCoに加える加算器との手段を講じ
たものである。
〔実施例〕
以下、図面を用いて本発明の詳細な説明する。
第1図は、本発明の一実施例を示した図である。
同図において、1は位相検出器、3はループフィルタ、
4はVCo、5は分周器であり第5図で説明したものと
同様な機能を有するものである。
第1図が第5図と異なる点は、まず、位相検出器1とル
ープフィルタ3の間にトラック・ホールド回路(以下、
甲にT−H回路と記す)2を設けたことである。このT
−H回路2は位相検出器1からの信号81をそのまま通
過させる動作(トラック動作)と、外部から印加する信
号Cが制御するタイミングで位相検出器1からの信号s
1をホールドし、この値を出力する動作(ホールド動作
)とを行なう。このT−H回路2はドループ(ホールド
時の電圧変動)が少ないものを用いる。
次に、デジタルの設定信号Bが加えられこれをアナログ
信号S4に変換して出力するDA変換器6を設けたこと
である。本発明においては周波数の設定を分周器5へ加
える設定信号へと、このDA変換器6へ加える設定信号
Bとで行なう。そして、設定信号Aは成る基底状態にお
ける周波数を定めるためのものであり、設定信号Bは前
記基底状態から周波数を微小に変化させるためのもので
ある。
次に、このDA変換器6の出力信号84とループフィル
タ3の出力信号S3とを加算し、得られた制御信号SO
をVCo4へ加える加算器7を設けたこ6一 とである。
以上のように構成された第1図の信号発生回路の動作を
次に説明する。
出力信号S5の周波数をとくに変更しない場合は、T−
H回路2がトラック動作(入力−出力)となるように信
号Cを設定しておく。また、この状態ではDA変換器6
の出力信号S4がのどなるように設定信号Bを加えてお
く。つまり、この状態は第5図に示した公知の信号発生
回路と同じ構成となり、設定信号Aに応じた周波数の信
号がVCO4の出力として得られる。これを第2図で示
すと次のようになる。第2図はVCOの制御電圧とVC
Oの発振周波数との関係を示した特性図である。
そして、今、制御信号5O−00であるとすれば、VC
Oの発振周波数はIOであることを示している。
次に、以上のような基底状態(例えば、周波数foで発
振している状態)でVCO4の出力信号S5の周波数を
短時間だけ微小に変化(+Δf)させる動作は次のよう
になる。
まず、信号CによりT−H回路2をホールド動作にする
。この信号Cが加えられた時のVCOの周波数をfoと
仮定すれば、ループフィルタ3の出力信りは s3= 
?J oに維持される(第2図参照)。そして、このよ
うなホールド動作は短時間(数秒以下)なので、PLL
のループを切断しても、この短時間の間は安定に動作す
る。
ここで、設定信号BによりDA変換器6の出力信号をs
4=+ΔVにすると、信号S3と84は加算され、CO
4の制御信号は so= ?J o十Δυ となる。従
ってVCO4は制御電圧が(υ0+ΔV)の時における
周波数(fo+Δf)を直ちに発振し、また、fo=C
fo+Δf)の変化の間、VCOの出力レベルの変動は
一般に生じない。それは、制御電圧の変化幅ΔVが小さ
いからである。
言替えると出力信号の周波数は制御信号sOに変化とと
もに直ちに新しい周波数となり、位相も滑かに次の新し
い周波数に移行する。そして、周波数の変化の際に発振
4F3丹の振幅の変動もない。即ち、第8図に示すよう
にf。→(fo十△f)へ周波数切替が行なわれる。ま
た、Cfo+Δf)の出力時は、短時間なので温度変化
そのほかの外乱の影響はVCO4におよばず、安定した
出力が得られる。
次に、再度周波数foの状態に戻るには、設定信号B=
Oとして、T−H回路2をトラック動作にする。こうす
ることで上述と同じ構成となり、PLL動作により安定
した出力が得られる。
以上では、!、→<fo十Δf)→f0と変化させる場
合で説明したが、短時間という条件を守ればDA変換器
6の出力信号S4の値を変えることにより、別の周波数
<Jχ)に飛んだりしてもよい。また、もちろん54=
−ΔVとして周波数を下げることもできる。
なお、T−H回路2は、通常、トラック時とホールド時
のオフセット電圧を持っている。このオフセット電圧が
VCoの発振周波数をずらすことがあるので、次のよう
に制御するとよい。
即ち、以上では本発明の回路は、PLL動作(T−H回
路2がトラック動作)、PLLのルーブを切離した動作
(T−H回路2がホールド動作)を繰返すと説明したが
、ここではPLL動作時においても、T−H回路2を常
に小刻みにトラック/ホールド動作を繰返すようにする
ことである。
これによりホールド時のオフセット電圧を含めたT−H
回路2の出力信号s2が得られるので、この信号により
PLL制御をすれば、等価的にオフセット電圧を除去し
たことになる。なお、ホールドのタイミングは、基準信
号srと同期させるか、基準信号Sr@適当なだけ分周
したものに同期させるのが簡単であり誤差が少ない。
また、上記と同じ目的で、T−H回路2のオフセット分
を予め測定しておき、設定信号Bの値にこのオフセット
分を上乗せするようにしてもよい。
また、以上ではループフィルタ3の出力S3とDA変換
器6の出力s4とを電圧で加算した例で説明したが、こ
れに限定するものではない。例えば、CO4としてY 
I G (Yttrium  I ron Garne
【)デバイスを利用した発振器を用いた場合は、YIG
デバイスに加える磁場の加算でもよい。この理由は、Y
IGデバイスは印加された磁束密度に比例して出力周波
数が変化するからであり、この要部を第3図に示す。第
3図は第1図においてループフィルタ3とVCO4とD
A変換器6と加算器7の部分に相当する構成のみを描い
たものである。同図に示す如く、ループフィルタ3とD
A変換器6の出力端子にコイルをそれぞれ接続し、重畳
した磁場をYIGデバイスに印加すれば、発振回路10
からは、磁束密度に比例した共振周波数の信号が得られ
る。この発振回路10はYIGデバイスに生じる信号を
増幅し、これを帰還して、ループゲインと位相とが発振
条件を満たすように制御する公知の回路である。
また、第3図の他に、VCOの共振要素の一つに可変容
量ダイオードを用いた回路もある。この場合は、ループ
フィルタ3、DA変換器6の出力端子にそれぞれ可変容
量ダイオードを接続し、その静電容量を加算するように
してもよい。
また、第1図において、T−1−1回路2とループフィ
ルタ3の位置を入替えてもよい。即ち、位相検出器1の
出力をループフィルタ3で受け、このループフィルタ3
の出力をT・]」回路2で受け、このT−8回路の出力
を加算器7に導入するような構成である。このようにす
れば、ホールド動作の時には、加算器7の入力は完全に
安定しているからVCO4から安定な信号が得られる利
点がある。
また、第4図に示すように、第1図に対して新たにT−
1−1回路9をループフィルタ3の後に追加挿入しても
よい。このように構成すると、第1図の構成と、上記し
たT−8回路2とループフィルタ3の位置を入替えた構
成との特長を合わせ持つことができる。なお、この場合
、2つのT−8回路のタイミング信号CI、C2は同じ
タイミングで制御する。
ハ、「本発明の効果」 以上述べたように、本発明によれば、次の効果が得られ
る。
■ 周波数の切MFRにおいて、ループフィルタを通ら
ないから、高速に切替えることができる。
■ VCOの制御電圧を微小に変化させるだけなので出
力信号の振幅変動がなく、また、位相も滑かに移行する
【図面の簡単な説明】
第1図は本発明に係る信号発生回路の構成例を示すブロ
ック図、第2図はVCOの制御電圧−発振周波数との関
係を示した図、第3図はvcoにYTGデバイスを用い
た場合の構成を示した図、第4図は本発明に係る信号発
生回路の別の構成例を示したブロック図、第5図は従来
例を示した図、第6図と第7図は従来例で得られる出力
信号の状態を示した図、第8図は本発明で得られる出力
信号の状態を示した図である。 1・・・位相検出器、2.9・・・T−1−(回路、3
・・・ループフィルタ、4・・・vco、5・・・分周
器、6・・・DA変換器、7・・・加算器。 ■CO制御を迂 第3図 第6図 第8図 fn          tn+Af 第7図 1すl+“ノ

Claims (1)

  1. 【特許請求の範囲】 VCOと、 このVCOの出力信号を分周する分周器と、この分周器
    の出力信号と基準信号との位相を検出する位相検出器と
    、 この位相検出器の出力信号に基づく信号をトラック・ホ
    ールドするトラック・ホールド回路と、位相検出器の出
    力信号に基づいてVCOを制御する信号(s3)を出力
    するループフィルタと、微小変化用の制御信号(s4)
    を出力する手段(6)と、 前記信号s3とs4とを加算し、この加算信号(s0)
    を制御信号としてVCOに加える加算器とを備えた信号
    発生回路。
JP61023180A 1986-02-05 1986-02-05 信号発生回路 Pending JPS62181525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61023180A JPS62181525A (ja) 1986-02-05 1986-02-05 信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61023180A JPS62181525A (ja) 1986-02-05 1986-02-05 信号発生回路

Publications (1)

Publication Number Publication Date
JPS62181525A true JPS62181525A (ja) 1987-08-08

Family

ID=12103443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61023180A Pending JPS62181525A (ja) 1986-02-05 1986-02-05 信号発生回路

Country Status (1)

Country Link
JP (1) JPS62181525A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084480A (en) * 1997-08-07 2000-07-04 Nec Corporation Phase locked loop circuit including voltage controlled oscillator and low pass filter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035827A (ja) * 1983-08-08 1985-02-23 Mitsubishi Electric Corp 位相同期ル−プ
JPS6048618A (ja) * 1983-08-29 1985-03-16 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ回路
JPS6021792B2 (ja) * 1982-07-12 1985-05-29 兼松エンジニアリング株式会社 既設埋設管の再生法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021792B2 (ja) * 1982-07-12 1985-05-29 兼松エンジニアリング株式会社 既設埋設管の再生法
JPS6035827A (ja) * 1983-08-08 1985-02-23 Mitsubishi Electric Corp 位相同期ル−プ
JPS6048618A (ja) * 1983-08-29 1985-03-16 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084480A (en) * 1997-08-07 2000-07-04 Nec Corporation Phase locked loop circuit including voltage controlled oscillator and low pass filter

Similar Documents

Publication Publication Date Title
JPH07170176A (ja) Pll回路の同調周波数をセットアップする装置およびその方法
JPH0519329B2 (ja)
JPS62181525A (ja) 信号発生回路
JPH03284083A (ja) サンプリングクロック発生回路
JP2963552B2 (ja) 周波数シンセサイザ
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
JPH0758635A (ja) 周波数シンセサイザ
JPH0730418A (ja) 周波数シンセサイザ
JPS5811140B2 (ja) 原子発振器
JP2673365B2 (ja) 空胴共振器の共振周波数制御装置
JPH09135167A (ja) 位相同期ループ装置
JPH0458614A (ja) Pllシンセサイザ
JPH0321119A (ja) Pll回路
JPS6333739B2 (ja)
JPH10303708A (ja) 周波数逓倍回路
JPH0537370A (ja) 周波数シンセサイザ
JPH05259904A (ja) 周波数シンセサイザ
KR0183791B1 (ko) 동기 위상 루프회로에서의 주파수 변환 장치
JPH03101311A (ja) 位相同期発振回路
JPS645769B2 (ja)
JPS61296822A (ja) 進み位相検出器
JP2000031818A (ja) ディレイ回路及びこれを備えたpll回路
JPH01106522A (ja) 位相同期回路
JPH0797745B2 (ja) 位相同期回路
JPH03119881A (ja) クロック発生回路