JP6815565B2 - 位相振幅制御発振装置 - Google Patents

位相振幅制御発振装置 Download PDF

Info

Publication number
JP6815565B2
JP6815565B2 JP2020527145A JP2020527145A JP6815565B2 JP 6815565 B2 JP6815565 B2 JP 6815565B2 JP 2020527145 A JP2020527145 A JP 2020527145A JP 2020527145 A JP2020527145 A JP 2020527145A JP 6815565 B2 JP6815565 B2 JP 6815565B2
Authority
JP
Japan
Prior art keywords
oscillator
phase
output wave
oscillation frequency
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020527145A
Other languages
English (en)
Other versions
JPWO2020003514A1 (ja
Inventor
津留　正臣
正臣 津留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020003514A1 publication Critical patent/JPWO2020003514A1/ja
Application granted granted Critical
Publication of JP6815565B2 publication Critical patent/JP6815565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

この発明は、合成後の出力波の位相及び振幅を制御する位相振幅制御発振装置に関するものである。
以下の特許文献１には、フラクショナル−Ｎ方式（分数分周方式）の位相同期ループ形周波数シンセサイザが開示されている。
特許文献１に開示されている位相同期ループ形周波数シンセサイザは、基準信号に同期している分周器の制御パターンをオフセットさせることで、出力信号の位相を制御している。
国際公開第２００７／０９１５１６号
特許文献１に開示されている位相同期ループ形周波数シンセサイザは、出力信号の位相を制御することができる。
しかし、特許文献１に開示されている位相同期ループ形周波数シンセサイザは、出力信号の振幅を制御することができないという課題があった。
この発明は上記のような課題を解決するためになされたもので、合成後の出力波の位相及び振幅を制御することができる位相振幅制御発振装置を得ることを目的とする。
この発明に係る位相振幅制御発振装置は、発振周波数を出力する基準発振器と、基準発振器の発振周波数と発振周波数が同期する第１の発振器と、基準発振器の発振周波数と発振周波数が同期する第２の発振器と、第１の発振器の出力波と第２の発振器の出力波とを合成する合成器と、第１の発振器の発振周波数の位相を制御する第１の制御器と、第２の発振器の発振周波数の位相を制御する第２の制御器とを備え、第１及び第２の制御器が、第１及び第２の発振器におけるそれぞれの発振周波数の位相を同方向に移相する制御を行うことで、合成器による合成後の出力波の位相を制御し、第１及び第２の発振器におけるそれぞれの発振周波数の位相を逆方向に移相する制御を行うことで、合成器による合成後の出力波の振幅を制御するようにしたものである。
この発明によれば、第１及び第２の制御器が、第１及び第２の発振器におけるそれぞれの発振周波数の位相を同方向に移相する制御を行うことで、合成器による合成後の出力波の位相を制御し、第１及び第２の発振器におけるそれぞれの発振周波数の位相を逆方向に移相する制御を行うことで、合成器による合成後の出力波の振幅を制御するように、位相振幅制御発振装置を構成した。したがって、この発明に係る位相振幅制御発振装置は、合成後の出力波の位相及び振幅を制御することができる。
図１Ａは、位相制御されている状況下での実施の形態１の位相振幅制御発振装置を示す構成図、図１Ｂは、振幅制御されている状況下での実施の形態１の位相振幅制御発振装置を示す構成図である。 発振周波数ｆｏ１，ｆｏ２が発振周波数ｆｒと同期しているときの合成器４による合成後の出力波の位相を示す説明図である。 Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられているときの合成器４による合成後の出力波の位相及び振幅を示す説明図である。 Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａに与えられ、−Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子３ａに与えられているときの合成器４による合成後の出力波の位相及び振幅を示す説明図である。 図５Ａは、位相制御されている状況下での実施の形態２の位相振幅制御発振装置を示す構成図、図５Ｂは、振幅制御されている状況下での実施の形態２の位相振幅制御発振装置を示す構成図である。 図６Ａは、位相制御されている状況下での実施の形態３の位相振幅制御発振装置を示す構成図、図６Ｂは、振幅制御されている状況下での実施の形態３の位相振幅制御発振装置を示す構成図である。 第１の電圧制御発振器２４の発振周波数制御端子２４ａ及び第２の電圧制御発振器３４の発振周波数制御端子３４ａにおけるそれぞれの制御電圧と発振周波数との関係を示す説明図である。 図８Ａは、位相制御されている状況下での実施の形態４の位相振幅制御発振装置を示す構成図、図８Ｂは、振幅制御されている状況下での実施の形態４の位相振幅制御発振装置を示す構成図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、実施の形態１による位相振幅制御発振装置を示す構成図である。
図１Ａは、位相制御されている状況下での実施の形態１の位相振幅制御発振装置を示す構成図である。
図１Ｂは、振幅制御されている状況下での実施の形態１の位相振幅制御発振装置を示す構成図である。
図１において、基準発振器１は、安定した発振周波数ｆｒを出力する発振器である。
第１の発振器２は、基準発振器１の出力波が注入される注入同期電圧制御発振器（注入同期発振器）である。
第１の発振器２は、基準発振器１の出力波が注入されることで、発振周波数ｆｏ１が基準発振器１の発振周波数ｆｒと同期する。
第２の発振器３は、基準発振器１の出力波が注入される注入同期電圧制御発振器である。
第２の発振器３は、基準発振器１の出力波が注入されることで、発振周波数ｆｏ２が基準発振器１の発振周波数ｆｒと同期する。
なお、第１の発振器２と第２の発振器３は、同じ構成の注入同期電圧制御発振器であり、発振周波数制御端子２ａ，３ａに与えられる直流の制御電圧に対する発振周波数の特性などは同一である。
合成器４は、第１の発振器２の出力波と第２の発振器３の出力波とを合成し、合成後の出力波を出力する。合成器４は、例えばウィルキンソン合成器などの電力合成器である。
第１の制御器５は、第１の発振器２の発振周波数制御端子２ａと接続されており、第１の発振器２の発振周波数ｆｏ１を制御する制御信号（直流電圧）を発振周波数制御端子２ａに出力（印加）することで、第１の発振器２の発振周波数の位相を制御する。
第２の制御器６は、第２の発振器３の発振周波数制御端子３ａと接続されており、第２の発振器３の発振周波数ｆｏ２を制御する制御信号（直流電圧）を発振周波数制御端子３ａに出力（印加）することで、第２の発振器３の発振周波数の位相を制御する。
第１の制御器５及び第２の制御器６は、第１の発振器２の発振周波数の位相と、第２の発振器３の発振周波数の位相とを同方向に移相する制御を行うことで、合成器４による合成後の出力波の位相を制御する。
第１の制御器５及び第２の制御器６は、第１の発振器２の発振周波数の位相と、第２の発振器３の発振周波数の位相とを逆方向に移相する制御を行うことで、合成器４による合成後の出力波の振幅を制御する。
次に、図１に示す位相振幅制御発振装置の動作について説明する。
基準発振器１は、発振周波数ｆｒで安定して発振し、周波数ｆｒの出力波を注入波として、第１の発振器２及び第２の発振器３のそれぞれに出力する。
第１の発振器２は、基準発振器１から周波数ｆｒの出力波が注入されることで、発振周波数ｆｏ１が基準発振器１の発振周波数ｆｒと同期する。
第２の発振器３は、基準発振器１から周波数ｆｒの出力波が注入されることで、発振周波数ｆｏ２が基準発振器１の発振周波数ｆｒと同期する。
第１の発振器２の発振周波数ｆｏ１及び第２の発振器３の発振周波数ｆｏ２が、基準発振器１の発振周波数ｆｒと同期することで、ｆｏ１＝ｆｏ２＝ｆｒとなる。
ここで、基準発振器１の発振周波数ｆｒと発振周波数ｆｏ１が同期している第１の発振器２の出力波の位相は、θｒ１であり、基準発振器１の発振周波数ｆｒと発振周波数ｆｏ２が同期している第２の発振器３の出力波の位相は、θｒ２であるとする。
合成器４は、図２に示すように、第１の発振器２の出力波と第２の発振器３の出力波とを合成し、合成後の出力波を出力する。合成器４による２つの出力波の合成は、ベクトル合成である。
図２は、発振周波数ｆｏ１，ｆｏ２が発振周波数ｆｒと同期しているときの合成器４による合成後の出力波の位相を示す説明図である。
図２において、１１は、合成器４による合成後の出力波を示している。
第１の発振器２は、基準発振器１から周波数ｆｒの出力波が注入されておらず、かつ、発振周波数ｆｏ１をΔｆｏだけ変化させる制御信号が発振周波数制御端子２ａに与えられていなければ、発振周波数ｆｏ１で発振する。
第１の発振器２は、注入波として周波数ｆｒの出力波が注入されていないとき、発振周波数ｆｏ１をΔｆｏだけ変化させる制御信号が発振周波数制御端子２ａに与えられると、発振周波数がｆｏ１から（ｆｏ１＋Δｆｏ）に変化する。
第１の発振器２は、基準発振器１から周波数ｆｒの出力波が注入されているとき、発振周波数ｆｏ１をΔｆｏだけ変化させる制御信号が発振周波数制御端子２ａに与えられると、発振周波数がｆｒとなり、発振周波数ｆｒと周波数（ｆｏ１＋Δｆｏ）との差分に応じて、出力波の位相θｒ１がΔθ１だけ移相される。
第２の発振器３は、基準発振器１から周波数ｆｒの出力波が注入されておらず、かつ、発振周波数ｆｏ２をΔｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられていなければ、発振周波数ｆｏ２で発振する。
第２の発振器３は、周波数ｆｒの出力波が注入されていないとき、発振周波数ｆｏ２をΔｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられると、発振周波数がｆｏ２から（ｆｏ２＋Δｆｏ）に変化する。
第２の発振器３は、基準発振器１から周波数ｆｒの出力波が注入されているとき、発振周波数ｆｏ２をΔｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられると、発振周波数がｆｒとなり、発振周波数ｆｒと周波数（ｆｏ２＋Δｆｏ）との差分に応じて、出力波の位相θｒ２がΔθ２だけ移相される。
ここで、第１の発振器２と第２の発振器３は、同じ構成の注入同期電圧制御発振器であり、発振周波数制御端子２ａ，３ａに与えられる制御電圧に対する発振周波数の特性などは同一であるため、ｆｏ２はｆｏ１とほぼ等しく、Δθ１＝Δθ２＝Δθoである。
合成器４は、図３に示すように、第１の発振器２の出力波と第２の発振器３の出力波とを合成し、合成後の出力波を出力する。
図３は、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられているときの合成器４による合成後の出力波の位相及び振幅を示す説明図である。
図３において、１２は、周波数ｆｒの出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されており、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられていないときの合成後の出力波を示している。
１３は、周波数ｆｒの出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されており、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられているときの合成器４による合成後の出力波を示している。
合成後の出力波１２と合成後の出力波１３とを比較すると、振幅は同じであるが、位相が異なっている。
したがって、第１の制御器５及び第２の制御器６が、第１の発振器２の発振周波数の位相と、第２の発振器３の発振周波数の位相とを同方向に移相する制御を行うことで、合成器４による合成後の出力波の振幅を変えずに、位相を変えることができる。
第２の発振器３は、周波数ｆｒの出力波が注入されていないとき、発振周波数ｆｏ２を−Δｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられると、発振周波数がｆｏ２から（ｆｏ２−Δｆｏ）に変化する。
第２の発振器３は、基準発振器１から周波数ｆｒの出力波が注入されているとき、発振周波数ｆｏ２を−Δｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられると、発振周波数がｆｒとなり、発振周波数ｆｒと周波数（ｆｏ２−Δｆｏ）との差分に応じて、出力波の位相θｒ２が−Δθ２だけ移相される。
ここで、第１の発振器２と第２の発振器３は、同じ構成の注入同期電圧制御発振器であり、発振周波数制御端子２ａ，３ａに与えられる制御電圧に対する発振周波数の特性などは同一であるため、ｆｏ２はｆｏ１とほぼ等しく、Δθ１＝Δθ２＝Δθoである。
合成器４は、図４に示すように、第１の発振器２の出力波と第２の発振器３の出力波とを合成し、合成後の出力波を出力する。
図４は、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａに与えられ、−Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子３ａに与えられているときの合成器４による合成後の出力波の位相及び振幅を示す説明図である。
図４において、１４は、周波数ｆｒの出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されており、発振周波数を変化させる制御信号が発振周波数制御端子２ａ，３ａに与えられていないときの合成後の出力波を示している。
１５は、周波数ｆｒの出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されており、Δｆｏだけ発振周波数を変化させる制御信号が発振周波数制御端子２ａに与えられ、−Δｆｏだけ変化させる制御信号が発振周波数制御端子３ａに与えられるときの合成後の出力波を示している。
合成後の出力波１４と合成後の出力波１５とを比較すると、位相は同じであるが、振幅が異なっている。
したがって、第１の制御器５及び第２の制御器６が、第１の発振器２の出力波の位相と、第２の発振器３の位相とを逆方向に移相する制御を行うことで、合成器４による合成後の出力波の位相を変えずに、振幅を変えることができる。
なお、上記の組合せにより、合成器４による合成後の出力波の位相及び振幅の双方を変えることができ、位相振幅変調が可能である。
したがって、合成器４は、合成後の出力波として、位相変調信号、振幅変調信号又は位相振幅変調信号を出力することができる。
以上の実施の形態１は、第１の制御器５及び第２の制御器６が、第１の発振器２の発振周波数及び第２の発振器３の発振周波数のそれぞれの位相を同方向に移相する制御を行うことで、合成器４による合成後の出力波の位相を制御し、第１の発振器２の発振周波数及び第２の発振器３の発振周波数のそれぞれの位相を逆方向に移相する制御を行うことで、合成器４による合成後の出力波の振幅を制御するように、位相振幅制御発振装置を構成した。したがって、位相振幅制御発振装置は、合成器４による合成後の出力波の位相及び振幅を制御することができる。
実施の形態１の位相振幅制御発振装置では、第１の発振器２及び第２の発振器３として、注入同期電圧制御発振器を用いている。第１の発振器２及び第２の発振器３として、注入同期電圧制御発振器を用いる場合、注入波の電力に対する出力電力の変化が小さくなり、出力電力が概ね一定になる。したがって、第１の発振器２及び第２の発振器３から合成器４への出力電力が概ね一定になるため、例えば、位相制御を実施したときの合成後の出力波の電力の変動を低減することができる。
また、第１の発振器２及び第２の発振器３として、注入同期電圧制御発振器を用いる場合、基準発振器１の発振周波数ｆｒが、発振周波数ｆｏ１（≒ｆｏ２）の２分の１倍、３分の１倍、２倍又は３倍などであってもよい。したがって、基準発振器１の出力波として、第１の発振器２及び第２の発振器３におけるそれぞれの出力波の分周波であってもよいし、高次高調波であってもよい。
基準発振器１の出力波を例えば分周波とすることで、出力波を低損失で伝送することができる。
実施の形態１の位相振幅制御発振装置では、第１の発振器２及び第２の発振器３として、注入同期電圧制御発振器を用いている。しかし、これは一例に過ぎず、第１の発振器２及び第２の発振器３として、例えば、注入同期電流制御発振器（注入同期発振器）を用いるようにしてもよい。
なお、第１の発振器２及び第２の発振器３が注入同期電圧制御発振器であれば、第１の制御器５及び第２の制御器６から出力されるそれぞれの制御信号は、電圧信号である。
第１の発振器２及び第２の発振器３が注入同期電流制御発振器であれば、第１の制御器５及び第２の制御器６から出力されるそれぞれの制御信号は、電流信号である。
実施の形態２．
実施の形態１の位相振幅制御発振装置では、基準発振器１の出力波が第１の発振器２及び第２の発振器３のそれぞれに注入されている。
実施の形態２では、基準発振器１の出力波が第１の発振器２に注入され、第１の発振器２の出力波の一部が第２の発振器８に注入されている位相振幅制御発振装置について説明する。
図５は、実施の形態２による位相振幅制御発振装置を示す構成図である。
図５Ａは、位相制御されている状況下での実施の形態２の位相振幅制御発振装置を示す構成図である。
図５Ｂは、振幅制御されている状況下での実施の形態２の位相振幅制御発振装置を示す構成図である。
図５において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
分配器７は、第１の発振器２の出力波を分配し、分配後の一方の出力波を合成器４に出力し、分配後の他方の出力波を第２の発振器８に出力する。
第２の発振器８は、分配器７から出力された他方の出力波が注入される注入同期電圧制御発振器である。
第２の発振器８は、分配器７から出力された他方の出力波が注入されることで、発振周波数ｆｏ２が第１の発振器２の発振周波数ｆｏ１と同期する。
第２の発振器８は、第２の制御器６から制御信号が発振周波数制御端子８ａに与えられることで、図１に示す第２の発振器３と同様に、発振周波数ｆｏ２が変化する。
次に、図５に示す位相振幅制御発振装置の動作について説明する。
図５に示す位相振幅制御発振装置は、分配器７を備え、分配器７から出力された他方の出力波が第２の発振器８に注入される点でのみ、図１に示す位相振幅制御発振装置と相違している。
第２の発振器８は、分配器７から出力された他方の出力波が注入されることで、発振周波数ｆｏ２が第１の発振器２の発振周波数ｆｏ１と同期する。
第１の発振器２は、基準発振器１から周波数ｆｒの出力波が注入されることで、発振周波数ｆｏ１が基準発振器１の発振周波数ｆｒと同期しているので、第２の発振器８の発振周波数ｆｏ２も、結果的に、基準発振器１の発振周波数ｆｒと同期する。
したがって、図５に示す位相振幅制御発振装置についても、図１に示す位相振幅制御発振装置と同様に、ｆｏ１＝ｆｏ２＝ｆｒとなる。
第１の制御器５及び第２の制御器６の制御自体は、実施の形態１と同様であるため、図５に示す位相振幅制御発振装置は、図１に示す位相振幅制御発振装置と同様に、合成器４による合成後の出力波の位相及び振幅を制御することができる。
実施の形態３．
実施の形態３では、第１の発振器２１が、フラクショナル−Ｎ方式（分数分周方式）の第１の位相同期発振器であり、第２の発振器３１が、フラクショナル−Ｎ方式の第２の位相同期発振器である位相振幅制御発振装置について説明する。
図６は、実施の形態３による位相振幅制御発振装置を示す構成図である。
図６Ａは、位相制御されている状況下での実施の形態３の位相振幅制御発振装置を示す構成図である。
図６Ｂは、振幅制御されている状況下での実施の形態３の位相振幅制御発振装置を示す構成図である。
図６において、基準発振器２０は、周波数がｆｒで位相がθｒの出力波を第１の発振器２１及び第２の発振器３１のそれぞれに出力する水晶発振器である。
第１の発振器２１は、第１の位相比較器２２、第１のループフィルタ２３、第１の電圧制御発振器２４、第１の分配器２５及び第１の分周器２６を備えている。
第１の発振器２１は、フラクショナル−Ｎ方式の第１の位相同期発振器であり、ＰＬＬ（位相同期ループ）を備えている。
第１の電圧制御発振器２４の出力波は、第１の分配器２５で分配され、分配後の一方の出力波は、第１の発振器２１の出力波として、合成器４０に出力される。分配後の他方の出力波は、第１の分周器２６に出力される。
第１の分周器２６により分周された分配後の他方の出力波（第１の電圧制御発振器２４の出力波）の位相と、基準発振器２０の出力波の位相との位相誤差が小さくなるように、発振周波数ｆｏ１が変化する。
第１の位相比較器２２は、基準発振器２０の出力波の位相θｒと、第１の分周器２６の出力波の位相θｒ１との位相誤差に応じた電圧を第１のループフィルタ２３に出力する。
第１のループフィルタ２３は、第１の位相比較器２２から出力された電圧の直流成分近傍のみを通過させて、直流成分近傍を第１の電圧制御発振器２４の発振周波数制御端子２４ａに出力する。
第１の電圧制御発振器２４は、第１のループフィルタ２３から出力された電圧（制御電圧）が発振周波数制御端子２４ａに与えられると、図７に示すように、制御電圧に応じて発振周波数ｆｏ１が変化する発振器である。
図７は、一例として、第１の電圧制御発振器２４の発振周波数制御端子２４ａ及び第２の電圧制御発振器３４の発振周波数制御端子３４ａにおけるそれぞれの制御電圧と発振周波数との関係を示す説明図である。
第２の発振器３１は、第２の位相比較器３２、第２のループフィルタ３３、第２の電圧制御発振器３４、第２の分配器３５及び第２の分周器３６を備えている。
第２の発振器３１は、フラクショナル−Ｎ方式の第２の位相同期発振器であり、ＰＬＬを備えている。
第２の電圧制御発振器３４の出力波は、第２の分配器３５で分配され、分配後の一方の出力波は、第２の発振器３１の出力波として、合成器４０に出力される。分配後の他方の出力波は、第２の分周器３６に出力される。
第２の分周器３６により分周された分配後の他方の出力波（第２の電圧制御発振器３４の出力波）の位相と、基準発振器２０の出力波の位相との位相誤差が小さくなるように、発振周波数ｆｏ２が変化する。
第２の位相比較器３２は、基準発振器２０の出力波の位相θｒと、第２の分周器３６の出力波の位相θｒ２との位相誤差に応じた電圧を第２のループフィルタ３３に出力する。
第２のループフィルタ３３は、第２の位相比較器３２から出力された電圧の直流成分近傍のみを通過させて、直流成分近傍を第２の電圧制御発振器３４の発振周波数制御端子３４ａに出力する。
第２の電圧制御発振器３４は、第２のループフィルタ３３から出力された電圧（制御電圧）が発振周波数制御端子３４ａに与えられると、図７に示すように、発振周波数ｆｏ２が変化する発振器である。
合成器４０は、第１の分配器２５による分配後の一方の出力波と第２の分配器３５による分配後の他方の出力波とを合成し、合成後の出力波を出力する。合成器４０は、例えば、ウィルキンソン合成器などの電力合成器である。
第１の制御器４１は、第１の分周器２６の分周数を制御することで、第１の電圧制御発振器２４の発振周波数を制御でき、分周数の制御パターンを変更することで、第１の電圧制御発振器２４の出力波の位相を制御できる。
第２の制御器４２は、第２の分周器３６の分周数を制御することで、第２の電圧制御発振器３４の発振周波数を制御でき、分周数の制御パターンを変更することで、第２の電圧制御発振器３４の出力波の位相を制御できる。
次に、図６に示す位相振幅制御発振装置の動作について説明する。
基準発振器２０は、周波数がｆｒで位相がθｒの出力波を第１の発振器２１及び第２の発振器３１のそれぞれに出力する。
第１の分配器２５は、第１の電圧制御発振器２４の出力波を分配し、分配後の一方の出力波を合成器４０に出力し、分配後の他方の出力波を第１の分周器２６に出力する。
第１の分周器２６は、第１の分配器２５から分配後の他方の出力波を受けると、出力波をＮ（Ｎは２以上の整数）分周し、周波数がｆｏ１／Ｎで位相がθｒ１の出力波を第１の位相比較器２２に出力する。
第１の位相比較器２２は、基準発振器２０の出力波の位相θｒと、第１の分周器２６の出力波の位相θｒ１とを比較し、位相θｒと位相θｒ１との位相誤差（θｒ−θｒ１）に応じた電圧（または電流）を第１のループフィルタ２３に出力する。
第１のループフィルタ２３は、第１の位相比較器２２から位相誤差（θｒ−θｒ１）に応じた電圧（または電流）を受けると、電圧（または電流）の直流成分近傍のみを通過させて、直流成分近傍を制御電圧として、第１の電圧制御発振器２４の発振周波数制御端子２４ａに出力する。
第１の電圧制御発振器２４は、第１のループフィルタ２３から出力された制御電圧が発振周波数制御端子２４ａに与えられると、図７に示すように、制御電圧に応じて発振周波数ｆｏ１が変化する。
第１の電圧制御発振器２４の発振周波数ｆｏ１は、基準発振器２０の発振周波数ｆｒと同期し、ｆｏ１＝Ｎｆｒとなり、第１の電圧制御発振器２４の出力波の位相Ｎθｒ１は、基準発振器２０の出力波の位相θｒと同期し、θｒ１＝θｒとなる。
第２の分配器３５は、第２の電圧制御発振器３４の出力波を分配し、分配後の一方の出力波を合成器４０に出力し、分配後の他方の出力波を第２の分周器３６に出力する。
第２の分周器３６は、第２の分配器３５から分配後の他方の出力波を受けると、出力波をＮ分周し、周波数がｆｏ２／Ｎで位相がθｒ２の出力波を第２の位相比較器３２に出力する。
第２の位相比較器３２は、基準発振器２０の出力波の位相θｒと、第２の分周器３６の出力波の位相θｒ２とを比較し、位相θｒと位相θｒ２との位相誤差（θｒ−θｒ２）に応じた電圧（または電流）を第２のループフィルタ３３に出力する。
第２のループフィルタ３３は、第２の位相比較器３２から位相誤差（θｒ−θｒ２）に応じた電圧（または電流）を受けると、電圧（または電流）の直流成分近傍のみを通過させて、直流成分近傍を制御電圧として、第２の電圧制御発振器３４の発振周波数制御端子３４ａに出力する。
第２の電圧制御発振器３４は、第２のループフィルタ３３から出力された制御電圧が発振周波数制御端子３４ａに与えられると、図７に示すように、制御電圧に応じて発振周波数ｆｏ２が変化する。
第２の電圧制御発振器３４の発振周波数ｆｏ２は、基準発振器２０の発振周波数ｆｒと同期し、ｆｏ２＝Ｎｆｒとなり、第２の電圧制御発振器３４の出力波の位相Ｎθｒ２は、基準発振器２０の出力波の位相θｒと同期し、θｒ２＝θｒとなる。
第１の制御器４１は、第１の分周器２６の分周数Ｎを制御する。
第１の制御器４１が第１の分周器２６の分周数Ｎを変化させることで、第１のループフィルタ２３から第１の電圧制御発振器２４の発振周波数制御端子２４ａに出力される制御電圧が変化し、発振周波数が変化する。
フラクショナル−Ｎ方式では、分周数Ｎをある周期における平均値Ｎａｖｅで与える。Ｎａｖｅが一定であれば発振周波数は一定である。ここで、周期内における分周数の制御パターンのタイミングをずらすと、発振周波数は一定のまま位相を変化させることができる。例えば、分周数を１００、１００、１００、１０１とした場合、平均値は、１００．２５であり、タイミングをずらして１００、１０１、１００、１００としても、平均値は、１００．２５である。このとき分周数の制御パターンは、時間軸にオフセットしたパターンであるため、発振周波数は変化せず、位相が変化する。
第２の制御器４２は、第２の分周器３６の分周数Ｎを制御する。
第２の制御器４２が第２の分周器３６の分周数Ｎを変化させることで、第２のループフィルタ３３から第２の電圧制御発振器３４の発振周波数制御端子３４ａに出力される制御電圧が変化し、発振周波数が変化する。
第２の発振器３１においても、Ｎａｖｅが一定であれば発振周波数は一定である。周期内における分周数の制御パターンのタイミングをずらすと、発振周波数は一定のまま位相を変化させることができる。
ここで、第１の制御器４１は、第１の分周器２６のある周期内における分周数の平均値を一定としたまま、分周数の制御パターンのタイミングをずらす第１の制御パターンの制御を行う。
第１の制御器４１が第１の制御パターンを制御することで、第１の電圧制御発振器２４の出力波の周波数ｆ０１（＝Ｎｆｒ）を変化させることなく、第１の電圧制御発振器２４の出力波の位相を移相することができる。
即ち、第１の制御器４１は、分周数の平均値を一定としたまま第１の制御パターンをオフセットするタイミング又は第１の制御パターンをリセットのタイミングを制御する。
第２の制御器４２は、第２の分周器３６のある周期内における分周数の平均値を一定としたまま、分周数の制御パターンのタイミングをずらす第２の制御パターンの制御を行う。
第２の制御器４２が第２の制御パターンを制御することで、第２の電圧制御発振器３４の出力波の周波数ｆ０２（＝Ｎｆｒ）を変化させることなく、第２の電圧制御発振器３４の出力波の位相を移相することができる。
即ち、第２の制御器４２は、分周数の平均値を一定としたまま第２の制御パターンをオフセットするタイミング又は第２の制御パターンをリセットのタイミングを制御する。
具体的には、第１の制御器４１が、例えば、第１の制御パターンを第１の分周器２６に出力するタイミングをΔｔだけ早めることで、第１の電圧制御発振器２４の出力波の位相をΔθ０だけ移相することができる。
第１の制御器４１が、例えば、第１の制御パターンを第１の分周器２６に出力するタイミングをΔｔだけ遅くすることで、第１の電圧制御発振器２４の出力波の位相を−Δθ０だけ移相することができる。
第２の制御器４２が、例えば、第２の制御パターンを第２の分周器３６に出力するタイミングをΔｔだけ早めることで、第２の電圧制御発振器３４の出力波の位相をΔθ０だけ移相することができる。
第２の制御器４２が、例えば、第２の制御パターンを第２の分周器３６に出力するタイミングをΔｔだけ遅くすることで、第２の電圧制御発振器３４の出力波の位相を−Δθ０だけ移相することができる。
第１の制御器４１が位相をΔθ０だけ移相し、第２の制御器４２が位相をΔθ０だけ移相しているとき、合成器４０が、第１の分配器２５による分配後の出力波と第２の分配器３５による分配後の出力波とを合成すると、合成後の出力波の振幅は変化しないが、位相がΔθ０だけ移相する。これを連続的に行えば、位相変調が可能である。
第１の制御器４１が位相をΔθ０だけ移相し、第２の制御器４２が位相を−Δθ０だけ移相しているとき、合成器４０が、第１の分配器２５による分配後の出力波と第２の分配器３５による分配後の出力波とを合成すると、合成後の出力波の位相は変化しないが、振幅が変化する。これを連続的に行えば、振幅変調が可能である。
なお、上記の組合せにより、合成器４０による合成後の出力波の位相及び振幅の双方を変えることができ、位相振幅変調が可能である。
したがって、合成器４０は、合成後の出力波として、位相変調信号、振幅変調信号又は位相振幅変調信号を出力することができる。
以上の実施の形態３は、第１の制御器４１が、第１の位相同期発振器の分周数を制御することで、第１の位相同期発振器の出力波の位相を制御し、第２の制御器４２が、第２の位相同期発振器の分周数を制御することで、第２の位相同期発振器の出力波の位相を制御するように、位相振幅制御発振装置を構成した。したがって、位相振幅制御発振装置は、合成器４０による合成後の出力波の位相及び振幅を制御することができる。
実施の形態３の位相振幅制御発振装置では、第１の発振器２１及び第２の発振器３１として、フラクショナル−Ｎ方式の位相同期発振器を用いている。第１の発振器２１及び第２の発振器３１として、フラクショナル−Ｎ方式の位相同期発振器を用いる場合、合成器４０による合成後の出力波の位相及び振幅の制御の他に、合成後の出力波の周波数も制御することができる。
また、第１の発振器２１及び第２の発振器３１として、フラクショナル−Ｎ方式の位相同期発振器を用いる場合、第１の制御器４１及び第２の制御器４２のそれぞれをディジタル回路で構成することができる。
実施の形態４．
実施の形態３の位相振幅制御発振装置では、基準発振器２０の出力波が第１の位相比較器２２及び第２の位相比較器３２のそれぞれに出力されている。
実施の形態４では、基準発振器２０の出力波が第１の位相比較器２２に出力され、第１の分周器２６の出力波が第２の位相比較器３７に出力されている位相振幅制御発振装置について説明する。
図８は、実施の形態４による位相振幅制御発振装置を示す構成図である。
図８Ａは、位相制御されている状況下での実施の形態４の位相振幅制御発振装置を示す構成図である。
図８Ｂは、振幅制御されている状況下での実施の形態４の位相振幅制御発振装置を示す構成図である。
図８において、図１及び図６と同一符号は同一又は相当部分を示すので説明を省略する。
第２の発振器３１は、第２の位相比較器３７、第２のループフィルタ３３、第２の電圧制御発振器３４、第２の分配器３５及び第２の分周器３６を備えている。
第２の位相比較器３７は、第１の分周器２６の出力波の位相θｒ１と、第２の分周器３６の出力波の位相θｒ２との位相誤差に応じた電圧を第２のループフィルタ３３に出力する。
次に、図８に示す位相振幅制御発振装置の動作について説明する。
図８に示す位相振幅制御発振装置は、第２の発振器３１が、第２の位相比較器３２の代わりに、第２の位相比較器３７を備えている点でのみ、図６に示す位相振幅制御発振装置と相違している。
第２の発振器３１が、第２の位相比較器３７を備えている場合、第１の位相比較器２２において、θｒ１＝θｒとなり、第２の位相比較器３７において、θｒ２＝θｒ１となる。したがって、第１の発振器２１は、基準発振器２０と同期し、第２の発振器３１は、第１の発振器２１と同期するため、結果的には、第２の発振器３１は、基準発振器２０と同期する。
第１の制御器４１及び第２の制御器４２の制御自体は、実施の形態３と同様であるため、図８に示す位相振幅制御発振装置は、図６に示す位相振幅制御発振装置と同様に、合成器４０による合成後の出力波の位相及び振幅を制御することができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明は、出力波の位相及び振幅を制御する位相振幅制御発振装置に適している。
１ 基準発振器、２ 第１の発振器、２ａ 発振周波数制御端子、３ 第２の発振器、３ａ 発振周波数制御端子、４ 合成器、５ 第１の制御器、６ 第２の制御器、７ 分配器、８ 第２の発振器、８ａ 発振周波数制御端子、１１〜１５ 合成後の出力波、２０ 基準発振器、２１ 第１の発振器、２２ 第１の位相比較器、２３ 第１のループフィルタ、２４ 第１の電圧制御発振器、２４ａ 発振周波数制御端子、２５ 第１の分配器、２６ 第１の分周器、３１ 第２の発振器、３２，３７ 第２の位相比較器、３３ 第２のループフィルタ、３４ 第２の電圧制御発振器、３４ａ 発振周波数制御端子、３５ 第２の分配器、３６ 第２の分周器、４０ 合成器、４１ 第１の制御器、４２ 第２の制御器。

Claims (11)

  1. 発振周波数を出力する基準発振器と、
    前記基準発振器の発振周波数と発振周波数が同期する第１の発振器と、
    前記基準発振器の発振周波数と発振周波数が同期する第２の発振器と、
    前記第１の発振器の出力波と前記第２の発振器の出力波とを合成する合成器と、
    前記第１の発振器の発振周波数の位相を制御する第１の制御器と、
    前記第２の発振器の発振周波数の位相を制御する第２の制御器とを備え、
    前記第１及び第２の制御器は、前記第１及び前記第２の発振器におけるそれぞれの発振周波数の位相を同方向に移相する制御を行うことで、前記合成器による合成後の出力波の位相を制御し、前記第１及び前記第２の発振器におけるそれぞれの発振周波数の位相を逆方向に移相する制御を行うことで、前記合成器による合成後の出力波の振幅を制御することを特徴とする位相振幅制御発振装置。
  2. 前記第１の発振器及び前記第２の発振器のそれぞれは、注入同期発振器であり、
    前記基準発振器の出力波が前記第１及び前記第２の発振器のそれぞれに注入されることで、前記第１及び前記第２の発振器におけるそれぞれの発振周波数が前記基準発振器の発振周波数と同期することを特徴とする請求項１記載の位相振幅制御発振装置。
  3. 前記第１の発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力し、分配後の他方の出力波を前記第２の発振器に出力する分配器を備え、
    前記第１の発振器及び前記第２の発振器のそれぞれは、注入同期発振器であり、
    前記基準発振器の出力波が前記第１の発振器に注入されることで、前記第１の発振器の発振周波数が前記基準発振器の発振周波数と同期し、
    前記分配器から出力された前記他方の出力波が前記第２の発振器に注入されることで、前記第２の発振器の発振周波数が前記第１の発振器の発振周波数と同期することを特徴とする請求項１記載の位相振幅制御発振装置。
  4. 前記第１の制御器は、前記第１の発振器の発振周波数を制御する端子に印加する直流電圧又は電流を制御することで、前記第１の発振器の発振周波数の位相を制御し、
    前記第２の制御器は、前記第２の発振器の発振周波数を制御する端子に印加する直流電圧又は電流を制御することで、前記第２の発振器の発振周波数の位相を制御することを特徴とする請求項１記載の位相振幅制御発振装置。
  5. 前記第１の発振器は、前記合成器に出力する出力波の一部を分周し、分周後の出力波の位相と前記基準発振器の出力波の位相との位相誤差が小さくなるように発振周波数を制御する分数分周方式の第１の位相同期発振器であり、
    前記第２の発振器は、前記合成器に出力する出力波の一部を分周し、分周後の出力波の位相と前記基準発振器の出力波の位相との位相誤差が小さくなるように発振周波数を制御する分数分周方式の第２の位相同期発振器であり、
    前記第１の制御器は、前記第１の位相同期発振器の分周数の制御パターンを制御して、前記第１の位相同期発振器の発振周波数の位相を制御し、
    前記第２の制御器は、前記第２の位相同期発振器の分周数の制御パターンを制御して、前記第２の位相同期発振器の発振周波数の位相を制御することを特徴とする請求項１記載の位相振幅制御発振装置。
  6. 前記第１の位相同期発振器は、
    制御電圧によって発振周波数が変化する第１の電圧制御発振器と、
    前記第１の電圧制御発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力する第１の分配器と、
    前記第１の分配器による分配後の他方の出力波を分周する第１の分周器と、
    前記基準発振器の出力波の位相と前記第１の分周器の出力波の位相との位相誤差に応じて制御電圧を出力する第１の位相比較器と、
    前記第１の位相比較器から出力された制御電圧を前記第１の電圧制御発振器に出力する第１のループフィルタとを備え、
    前記第２の位相同期発振器は、
    制御電圧によって発振周波数が変化する第２の電圧制御発振器と、
    前記第２の電圧制御発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力する第２の分配器と、
    前記第２の分配器による分配後の他方の出力波を分周する第２の分周器と、
    前記基準発振器の出力波の位相と前記第２の分周器の出力波の位相との位相誤差に応じて制御電圧を出力する第２の位相比較器と、
    前記第２の位相比較器から出力された制御電圧を前記第２の電圧制御発振器に出力する第２のループフィルタとを備え、
    前記第１の制御器は、前記第１の分周器の分周数の制御パターンを制御し、
    前記第２の制御器は、前記第２の分周器の分周数の制御パターンを制御することを特徴とする請求項５記載の位相振幅制御発振装置。
  7. 前記第１の制御器は、前記第１の分周器の分周数の制御パターンをオフセットさせることで、前記第１の発振器の発振周波数の位相を制御し、
    前記第２の制御器は、前記第２の分周器の分周数の制御パターンをオフセットさせることで、前記第２の発振器の発振周波数の位相を制御することを特徴とする請求項６記載の位相振幅制御発振装置。
  8. 前記第１の発振器は、前記合成器に出力する出力波の一部を分周し、分周後の出力波の位相と前記基準発振器の出力波の位相との位相誤差が小さくなるように発振周波数を制御する分数分周方式の第１の位相同期発振器であり、
    前記第２の発振器は、前記合成器に出力する出力波の一部を分周し、分周後の出力波の位相と前記第１の位相同期発振器による分周後の出力波の位相との位相誤差が小さくなるように発振周波数を制御する分数分周方式の第２の位相同期発振器であり、
    前記第１の制御器は、前記第１の位相同期発振器の分周数の制御パターンを制御して、前記第１の位相同期発振器の発振周波数の位相を制御し、
    前記第２の制御器は、前記第２の位相同期発振器の分周数の制御パターンを制御して、前記第２の位相同期発振器の発振周波数の位相を制御することを特徴とする請求項１記載の位相振幅制御発振装置。
  9. 前記第１の位相同期発振器は、
    制御電圧によって発振周波数が変化する第１の電圧制御発振器と、
    前記第１の電圧制御発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力する第１の分配器と、
    前記第１の分配器による分配後の他方の出力波を分周する第１の分周器と、
    前記基準発振器の出力波の位相と前記第１の分周器の出力波の位相との位相誤差に応じた制御電圧を出力する第１の位相比較器と、
    前記第１の位相比較器から出力された制御電圧を前記第１の電圧制御発振器に出力する第１のループフィルタとを備え、
    前記第２の位相同期発振器は、
    制御電圧によって発振周波数が変化する第２の電圧制御発振器と、
    前記第２の電圧制御発振器の出力波を分配し、分配後の一方の出力波を前記合成器に出力する第２の分配器と、
    前記第２の分配器による分配後の他方の出力波を分周する第２の分周器と、
    前記第１の分周器により分周された出力波の位相と前記第２の分周器の出力波の位相との位相誤差に応じた制御電圧を出力する第２の位相比較器と、
    前記第２の位相比較器から出力された制御電圧を前記第２の電圧制御発振器に出力する第２のループフィルタとを備え、
    前記第１の制御器は、前記第１の分周器の分周数の制御パターンを制御し、
    前記第２の制御器は、前記第２の分周器の分周数の制御パターンを制御することを特徴とする請求項８記載の位相振幅制御発振装置。
  10. 前記第１の制御器は、一定の周期における前記第１の分周器の分周数の平均値を一定とした第１の制御パターンを前記第１の分周器に出力し、前記第１の制御パターンを制御することで、前記第１の発振器の発振周波数の位相を制御し、
    前記第２の制御器は、一定の周期における前記第２の分周器の分周数の平均値を一定とした第２の制御パターンを前記第２の分周器に出力し、前記第２の制御パターンを制御することで、前記第２の発振器の発振周波数の位相を制御することを特徴とする請求項６または請求項７記載の位相振幅制御発振装置。
  11. 前記第１及び第２の制御器によって、前記第１及び第２の発振器の発振周波数の位相が制御されることで、前記合成器は、合成後の出力波として、位相変調信号、振幅変調信号又は位相振幅変調信号を出力することを特徴とする請求項１記載の位相振幅制御発振装置。
JP2020527145A 2018-06-29 2018-06-29 位相振幅制御発振装置 Active JP6815565B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/024898 WO2020003514A1 (ja) 2018-06-29 2018-06-29 位相振幅制御発振装置

Publications (2)

Publication Number Publication Date
JPWO2020003514A1 JPWO2020003514A1 (ja) 2020-12-17
JP6815565B2 true JP6815565B2 (ja) 2021-01-20

Family

ID=68986328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020527145A Active JP6815565B2 (ja) 2018-06-29 2018-06-29 位相振幅制御発振装置

Country Status (5)

Country Link
US (1) US11171657B2 (ja)
EP (1) EP3796559B1 (ja)
JP (1) JP6815565B2 (ja)
CN (1) CN112313878B (ja)
WO (1) WO2020003514A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11611273B2 (en) * 2020-06-16 2023-03-21 Analog Devices International Unlimited Company Detection of power supply circuit irregularities

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215168A (ja) * 1997-01-30 1998-08-11 Nec Corp Ｖｃｘｏを用いたｐｌｌ発振器
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
JP3567779B2 (ja) * 1999-03-05 2004-09-22 富士通株式会社 シンセサイザ及び基準信号生成回路
JP2000353929A (ja) 1999-06-10 2000-12-19 Nippon Telegr & Teleph Corp <Ntt> 移相器兼減衰器および位相振幅整合器並びにイメージ抑圧型送信機
US8004324B2 (en) 2006-02-07 2011-08-23 Mitsubishi Electric Corporation Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function
US7881401B2 (en) * 2006-11-17 2011-02-01 Infineon Technologies Ag Transmitter arrangement and signal processing method
JP4757181B2 (ja) * 2006-12-05 2011-08-24 アンリツ株式会社 信号発生装置
JP2013187697A (ja) * 2012-03-07 2013-09-19 Fujitsu Ltd 周波数シンセサイザ，フェーズドアレイ送信機および電力増幅回路
JP2015015572A (ja) * 2013-07-04 2015-01-22 日本電気株式会社 発振回路、発振装置および発振方法
JP6171758B2 (ja) * 2013-09-10 2017-08-02 富士通株式会社 高周波信号発生回路、送信装置、受信装置及び送受信装置
JP2015220480A (ja) * 2014-05-14 2015-12-07 三菱電機株式会社 信号発生回路
JP2018007097A (ja) * 2016-07-05 2018-01-11 三菱電機株式会社 シンセサイザ回路
DE102018210089A1 (de) * 2018-06-21 2019-12-24 Infineon Technologies Ag Frequenzvervielfacher und Verfahren zur Frequenzvervielfachung

Also Published As

Publication number Publication date
CN112313878B (zh) 2024-05-03
EP3796559A1 (en) 2021-03-24
EP3796559A4 (en) 2021-06-09
US11171657B2 (en) 2021-11-09
CN112313878A (zh) 2021-02-02
JPWO2020003514A1 (ja) 2020-12-17
WO2020003514A1 (ja) 2020-01-02
US20210091774A1 (en) 2021-03-25
EP3796559B1 (en) 2022-07-27

Similar Documents

Publication Publication Date Title
US20120074990A1 (en) Injection-Locked Oscillator
US20140021987A1 (en) Injection-locked-type frequency-locked oscillator
JP4718566B2 (ja) フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ及び周波数変換機能付き移相回路
JP6815565B2 (ja) 位相振幅制御発振装置
JPS63120538A (ja) タイミング再生回路
JPH0720249B2 (ja) Ｐｌｌ回路
JP2610171B2 (ja) 位相同期回路
US7292107B2 (en) Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop
JPH0834589B2 (ja) サンプリングクロック発生回路
JPH06276089A (ja) Ｐｌｌ回路
JP2023135017A (ja) 発振回路
JP3029712B2 (ja) Ｒｆモジュレータ回路
JPH01243622A (ja) 位相同期ループ回路
JPS5912217B2 (ja) ディジタル型鋸歯状波フェイズロックル−プ
JPH10303746A (ja) Ｐｌｌ周波数シンセサイザ回路
JPH04107010A (ja) 位相同期発振回路
KR20150061387A (ko) 주파수 합성 장치 및 주파수 합성 방법
JPH08139767A (ja) Ｆｓｋ変調方式
JPH09246967A (ja) Ｐｌｌ周波数シンセサイザ回路
JPS63237615A (ja) 周波数シンセサイザ
KR970019086A (ko) 위상동기시간의 개선을 위한 단일 위상동기루프 회로 및 방법
KR20030033378A (ko) 피엘엘 위상 고착 시스템
JP2000031818A (ja) ディレイ回路及びこれを備えたｐｌｌ回路
JP2005136483A (ja) シンセサイザ回路
JPH07123292A (ja) 位相同期回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200803

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200803

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6815565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250