JPS63161725A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPS63161725A
JPS63161725A JP61307815A JP30781586A JPS63161725A JP S63161725 A JPS63161725 A JP S63161725A JP 61307815 A JP61307815 A JP 61307815A JP 30781586 A JP30781586 A JP 30781586A JP S63161725 A JPS63161725 A JP S63161725A
Authority
JP
Japan
Prior art keywords
frequency
voltage
signal
oscillator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61307815A
Other languages
English (en)
Inventor
Masaru Aoki
勝 青木
Natsuki Shimizu
夏樹 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP61307815A priority Critical patent/JPS63161725A/ja
Publication of JPS63161725A publication Critical patent/JPS63161725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、周波数シンセサイザに関し、とくに簡単な構
成で所定のチャネル間隔を有する基本周波数信号群のほ
かにこの基本周波数信号群と互いにインターリーブする
インターリーブ周波数信号群をも生成可能とした周波数
シンセサイザに関する。
(従来の技術) 自動車無線装置などの無線機器においては、周波数シン
セサイザを使用して所定のチャネル間隔を有する複数の
周波数信号を生成している。周波数シンセサイザは一般
にPLL (位相ロック)回路を基本として構成され、
該PLL回路は位相比較器と、この位相比較器の出力に
基づき所定の周波数の信号を発生する電圧制御発振器と
、該電圧制御発振器の出力を分周して位相比較器に帰還
する可変分周器を基本として構成されている。そして、
この可変分周器の分周数を変えることにより所定のチャ
ネル間隔を有する複数の周波数信号が生成される。
ところで、最近所定のチャネル間隔を有する周波数信号
のほかに、これらの周波数信号とインク−リーブ関係に
あるインターリーブ周波数信号を合わせ用いることによ
り通信チャネルの増大をはかることが検討されている。
たとえば、最近検討されている自動車無線システムにお
いては、12.5にH2のチャネル間隔を有する基本周
波数信号のほかに、さらに12.5KHz M隔のイン
ターリーブ周波数信号を使用することが検討されている
このような基本周波数およびインターリーブ周波数の信
号を発生させるためには、周波数シンセサイザとして6
.25にH2ごとに周波数信号を発生させるものが必要
となる。このような周波数シンセサイザとして、従来型
のPLL回路形式のものの基準比較周波数を6.25に
Hzとしたものを使用することが考えられる。しかしな
がら、このような従来型の回路においては基準比較周波
数が12.5KH2のものの場合と比べて分周比が大き
くなり可変分周器のビット数が大きくなるとともに、ロ
ックアツプタイムが遅くなるなどの不都合がある。
このような不都合を解決するため、従来、位相比較器に
入力される基準周波数信号の分周比を変えることによっ
て基準周波数をシフトするようにしたものが知られてい
る。すなわち、基準周波数信号は一般に基準発振器の周
波数を分周器によって分周することにより生成している
が、この分周器を可変分周器とし、分周数をたとえば1
段階だけ変化させるものである。
(発明が解決しようとする問題点) しかしながら、このような従来型においては、基準周波
数のシフト量が大きすぎ高い周波数では使用することが
できず、また所望の任意のシフト量を得ることが不可能
であるという不都合があった。
本発明の目的は、このような従来型における問題点に鑑
み、周波数シンセサイザにおいて、簡易な構成で微細な
周波数シフトができるようにし、かつ任意の所望のシフ
ト量が得られるようにすることにある。
(問題点を解決するための手段) 本発明に係る周波数シンセサイザにおいては、所定のチ
ャネル間隔を有する基本周波数信号群を生成するPLL
回路の位相比較器に入力される基準比較周波数を所望の
値だけシフトする方法が用いられる。たとえば基準比較
周波数を基準発振器とこの基準発振器の出力を分周する
基準分周器とによって生成する場合には、該基準発振器
の変調入力または周波数調整入力の電圧をシフトするた
めの電圧印加回路が使用される。
(作用ン 上述のような構成において、インターリーブ周波数信号
を生成する場合には、所定のチャネル間隔たとえば12
.5にH2間隔で周波数信号を発生させておき、運用周
波数帯域の中心周波数付近にて、目的のインターリーブ
周波数信号が得られるように前述の基準周波数を調整す
る。このため、前述の電圧印加回路の制御出力電圧をシ
フトすることにより基準周波数発振器の出力周波数をず
らせる。
ここで、運用周波数が運用周波数帯幅に比べて充分に大
きければ、運用周波数帯幅全体におけるインターリーブ
周波数信号の周波数偏差は無視できる程度に小さくなる
(実施例) 以下、図面により本発明の詳細な説明する。
、添付の図面は、本発明の1実施例に係る周波数シンセ
サイザの概略を示す。同図の周波数シンセサイザは、位
相検知器2、ループフィルタ4、電圧制御発振器6、お
よび可変分局器8を有する位相ロックループ(PLL)
回路を有している。また、位相検知器2の1つの入力に
は基準周波数信号を生成する基準発振器10および基準
分周器12が接続されている。なお、基準発振器10は
たとえば水晶発振器と可変容量ダイオードなどによって
構成される。造らに、基準発振器10のたとえば変調入
力に電圧印加回路14が接続されている。電圧印加回路
14は、周波数設定用の第1の電圧発生器16および第
2の電圧発生器18と、これらの電圧発生器16および
18の出力電圧を切換え出力するスイッチ20を有して
いる。
以上のように構成された周波数シンセサイザにおいて、
電圧印加回路14のスイッチ20が当初電圧発生器16
側に接続されているものとすると、該電圧発生器16か
ら制御電圧■1が基準発振器10の周波数調整入力端子
に印加される。基準分周器12の分周比をたとえば1/
NREFであるものとし、チャネル間隔が12.5にH
2であるものとすると、基準発振器10は周波数設定用
電圧■1の印加によりNREFx12.5KHzの周波
数の信号を発振する。そして、この信号が基準分周器1
2によって分周されて、12.5にH7の周波数の信号
となり、この12.5KH2の信号が基準周波数fRE
FとしてPLL回路の位相検知器2の一方の入力に印加
される。そして、この基準周波数fREFの信号に基づ
き位相検知器2、ループフィルタ4、電圧制御発振器6
、および可変分周器8で構成されるPLL回路により周
知のように位相同期動作が行われN X f RE t
の周波数を有する信号が出力される。また、可変分周器
8の分周数Nを変化させることにより、基準周波数fR
EFのチャネル間隔を有する複数の周波数信号が出力さ
れる。
次に、電圧印加回路14のスイッチ20を電圧発生器1
8側に切換えて、基準発振器10の周波数調整入力電圧
を所定値だけシフトさせる。この所定値の電圧のシフト
量は、基準発振器10の発振周波数がNRE、 X (
12,5±(12,5/2 > /N ) KHzとな
るように選択される。従って、このとき基準分周器12
の出力信号の周波数すなわち基準周波数fREFは 12.5±(12,5/2 ) /NKHzとなる。そ
して、前述と同様にしてこのような基準周波数fREF
がPLL回路により周波数逓倍されてその周波数がN 
X f REFすなわち、12.5XN±12.5/ 
2 KHzの出力信号が生成される。この出力信号は明
らかに前述の12.5x N KHzの周波数信号群と
12.5/2にHzすなわち6.25KH2だけずれた
周波数の信号群、すなわち12.5x N KHzの周
波数信号群に対してインターリーブした信号である。従
って、以上の構成により12.5にH2のチャネル間隔
を有する基本周波数信号群に対してインターリーブした
信号群を、基準周波数を6.25にH2とすることなく
生成することが可能になる。
上述の構成において、12.5KH7のチャネル間隔で
各周波数信号を発生させておき、運用周波数帯の中心周
波数付近において、目的のインターリーブ周波数信号が
得られるように基準周波数を調整した場合には、運用周
波数帯の両端の周波数でインターリーブ周波数信号の周
波数偏差が最大となる。すなわち周波数偏差Δfはほぼ
次式によって表わされる。
Δf=±(B/f□ )XS/2 ここで、Bは運用周波数帯幅を表わし、f、は運用周波
数帯における中心周波数を表わし、Sは発生する周波数
の間隔を示す。
今、−例として、B=10)fH71fo=910HH
7゜S= 6.25 KHzとすると、運用周波数帯幅
の上端と下端の周波数偏差へfは次のようになる。
Δ=± (10xlO6/  910x106 )  
x  6.25x103/2 =±34.34 H2(約±0.0381)l)m )
すなわち、運用周波数帯幅の上端と下端における周波数
偏差は約±0.038ppmとなり実用上無視できる大
きざであることがわかる。
(発明の効果) 以上のように、本発明によれば、極めて簡易な回路構成
で、インターリーブ周波数信号をも出力可能にすること
ができる。そして、この場合基準比較周波数をたとえば
6.25 KHzのように低くする必要がないから、分
周器の分周比も大きくする必要がなくなり、分周器のビ
ット数を少なくするとともにロックアツプタイムを早く
することが可能となる。
【図面の簡単な説明】
添付の図面は、本発明の1実施例に係る周波数シンセイ
ザの構成を示す概略的ブロック回路図である。 2:位相検知器、 4:ループフィルタ、6:電圧制御
発振器、 8:可変分周器、10:基準発振器、 12
:基準分周器、14:電圧印加回路、 16:第1の電
圧発生器、18:第2の電圧発生器、 20:スイッチ

Claims (1)

    【特許請求の範囲】
  1. 第1の電圧制御発振器と、該第1の電圧制御発振器の出
    力信号の周波数分割を行なう可変分周器と、前記第1の
    電圧制御発振器に供給する制御電圧を生成するために入
    力信号と前記可変分周器の出力信号との位相比較を行な
    う位相検知器と、該位相検知器への入力信号の生成用の
    第2の電圧制御発振器と、該第2の電圧制御発振器に制
    御電圧を印加する制御電圧印加回路とを具備し、前記第
    2の電圧制御発振器に印加される制御電圧を切換えるこ
    とにより前記第1の電圧制御発振器の出力信号としてイ
    ンターリーブ周波数信号をも出力可能にしたことを特徴
    とする周波数シンセサイザ。
JP61307815A 1986-12-25 1986-12-25 周波数シンセサイザ Pending JPS63161725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61307815A JPS63161725A (ja) 1986-12-25 1986-12-25 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61307815A JPS63161725A (ja) 1986-12-25 1986-12-25 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPS63161725A true JPS63161725A (ja) 1988-07-05

Family

ID=17973543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61307815A Pending JPS63161725A (ja) 1986-12-25 1986-12-25 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPS63161725A (ja)

Similar Documents

Publication Publication Date Title
JPS61245629A (ja) N分数型周波数シンセサイザ
EP0500516A2 (en) Broad band frequency synthesizer for quick frequency retuning
JPH06334559A (ja) ディジタル方式無線電話機
JPS63219225A (ja) クロック信号発生器
US3546617A (en) Digital frequency synthesizer
KR100506908B1 (ko) 파형 선택을 위한 위상 에러 피드백을 가진 주파수 합성기
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
JPS6363138B2 (ja)
JPS6363137B2 (ja)
JPS63161725A (ja) 周波数シンセサイザ
JPS6221418B2 (ja)
WO2020003514A1 (ja) 位相振幅制御発振装置
WO2003052936A1 (en) Improvements relating to frequency synthesis
JPS61128629A (ja) Pll変調器
JP3797791B2 (ja) Pllシンセサイザ発振器
JPH02262717A (ja) 周波数シンセサイザ
JP3248453B2 (ja) 発振装置
JPH098656A (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
JPH04271520A (ja) マルチpllシンセサイザ
JPS6238352Y2 (ja)
JPH10261956A (ja) クロック生成回路
JPH04196620A (ja) 周波数シンセサイザ
JPH0115177B2 (ja)
JPS6338329A (ja) マイクロ波シンセサイザ
JP2000224028A (ja) Pll回路、及びその制御方法