JPH10215149A - 自動周波数制御回路 - Google Patents

自動周波数制御回路

Info

Publication number
JPH10215149A
JPH10215149A JP2981197A JP2981197A JPH10215149A JP H10215149 A JPH10215149 A JP H10215149A JP 2981197 A JP2981197 A JP 2981197A JP 2981197 A JP2981197 A JP 2981197A JP H10215149 A JPH10215149 A JP H10215149A
Authority
JP
Japan
Prior art keywords
ratio
scanning
data
frequency control
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2981197A
Other languages
English (en)
Inventor
Akihiro Horii
昭浩 堀井
Kenichi Shiraishi
憲一 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2981197A priority Critical patent/JPH10215149A/ja
Priority to PCT/JP1998/000354 priority patent/WO1998034347A1/en
Priority to EP98901032A priority patent/EP0956644B1/en
Priority to DE69834477T priority patent/DE69834477T2/de
Publication of JPH10215149A publication Critical patent/JPH10215149A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02Automatic frequency control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

(57)【要約】 【課題】 希望信号の受信が受信CN比に基づく最小の
スキャンニング時間にて行える自動周波数制御回路を提
供する。 【解決手段】 検波された受信位相シフトキーイング信
号の信号点配置に基づく受信CN比をCN演算ブロック
20と比較器26とによって判定し、判定された受信C
N比をVtカウンタステップ変換回路30によって、低
受信CN比に対して狭いスキャンニングステップ周波数
幅に変換するべく受信CN比に対して予め定めたスキャ
ンニングステップ周波数幅に変換し、変換されたスキャ
ンニングステップ周波数幅に基づく周波数制御電圧を生
成してVCO2に印加し、VCO2の発振出力を復調用
キャリアとして順次スキャンニングさせる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はデジタル変調方式の
衛星放送受信機に用いられる自動周波数制御回路に関
し、さらに詳細には復調用キャリアの周波数を所定範囲
内でスキャンニングさせる自動周波数制御回路に関す
る。
【0002】
【従来の技術】本明細書において、スキャンニングの語
は復調用キャリア再生のための周波数掃引の意味で使用
し、スキャンニング周波数幅の語は放送受信機において
カバーしなければならない受信信号の中心周波数変動範
囲の意味で使用する。例えば現在のCSデジタル衛星放
送受信機では±1.5MHz程度である。
【0003】この種の受信機においては、電源投入後ス
キャンニングを行う。この過程でフレーム同期信号が受
信された場合にフレーム同期状態と見做して、スキャン
ニングを停止し、トラッキング状態に入る。
【0004】従来の自動周波数制御(以下、AFCとも
記す)回路を含む受信機の一部の構成を図6に示す。図
6に示した受信機に基づき従来のAFC回路について説
明する。位相シフトキーング変調された受信波は所定周
波数に周波数変換されて直交検波回路1に入力され、復
調用キャリアを出力する電圧制御発振器(以下、VCO
と記す)2の発振出力と該発振出力を90度移相回路3
によって90度移相した出力とが直交検波回路1に供給
されて、直交検波回路1によってI軸、Q軸それぞれの
ベースバンド信号に変換される。
【0005】それぞれの軸のベースバンド信号は各別
に、A/D変換器4、5に供給されてデジタル値の離散
信号に変換され、デジタルフィルタ6、7を各別に通過
させて帯域制限されたベースバンド信号DI、DQとさ
れ、位相誤差検出回路8に供給される。ベースバンド信
号DI、DQはフレーム同期回路12にも供給されて、
ベースバンド信号DI、DQをシリアルデータとして送
出されると共に、フレーム同期が取れたとき高電位とな
るフレーム同期信号(以下、SYNC信号とも記す)が
送出される。
【0006】ここで、SYNC信号は受信データ系列中
のフレームデータの先頭を示す一定周期ごとの同期パタ
ーンの繰返しが確認されたときフレーム同期が取れてい
ると判断されて高電位にされる。
【0007】周波数スキャンニングデータ生成回路10
からはVCO2の発振周波数を一定時間間隔でスキャン
ニング周波数幅にわたってスキャンニングさせるための
スキャンニングデータが送出されて、スキャンニングが
行われる。
【0008】一方、位相誤差検出回路8においては、入
力されたベースバンド信号DI、DQの値に基づいて位
相誤差が検出され、検出された位相誤差に基づく位相誤
差データがVCO2のチューニングデータとしてトラッ
キングデータ生成回路9に供給されて、位相誤差データ
に基づいてトラッキングデータ生成回路9においてトラ
ッキングデータが生成される。
【0009】トラッキングデータ生成回路9から出力さ
れるトラッキングデータと周波数スキャンニングデータ
生成回路10から出力されるスキャンニングデータとは
セレクタ11に供給されて、SYNCが低電位、すなわ
ちフレーム同期がとれていないときはセレクタ11によ
ってスキャンニングデータが選択され、SYNCが高電
位、すなわちフレーム同期がとれているときはセレクタ
11によってトラッキングデータが選択される。
【0010】セレクタ11からの出力データとチューニ
ングデータとは加算器13において加算され、加算出力
データはD/A変換器14においてアナログ信号に変換
され、VCO2はD/A変換器14の出力によって発振
周波数が制御される。したがって、フレーム同期が取れ
ていないときはセレクタ11によってスキャンニングデ
ータが選択されてスキャンニングデータとチューニング
データとの和の信号に基づいてVCO2の発振周波数は
制御されてスキャンニングされることになる。
【0011】このスキャンニング中においてフレーム同
期が取れたときはセレクタ11によってトラッキングデ
ータが選択されてトラッキングデータとチューニングデ
ータとの和の信号に基づいてVCO2の発振周波数は制
御されてチューニングされることになる。
【0012】この場合において、従来のAFC回路で
は、受信のための最低条件、例えば受信限界搬送波対雑
音電力比(以下、搬送波対雑音電力比をCN比とも記
す)のときのキャプチャーレンジに相当する値に基づく
スキャンニングステップ周波数幅が周波数スキャンニン
グデータ生成回路10において設定されている。したが
って、スキャンニング周波数幅の全範囲をスキャンニン
グするためには(スキャンニング周波数幅/スキャンニ
ングステップ周波数幅)の回数にわたってスキャンニン
グを繰り返さなければ、スキャンニング周波数幅の全範
囲のスキャンニングが行えない。
【0013】ここで本明細書において、スキャンニング
ステップ周波数幅の語は、スキャンニング周波数幅をス
キャンニングする場合において、1回のスキャンニング
にて変化させる周波数幅の意味で使用する。
【0014】
【発明が解決しようとする課題】上記の従来のAFC回
路においては、復調用キャリアの周波数をスキャンニン
グするスキャンニングステップ周波数幅は復調用キャリ
ア再生のためのループのキャプチャーレンジの範囲内で
あるうえに、一般的には受信CN比の限界値のキャプチ
ャーレンジに対応する値に設定されるので、スキャンニ
ングステップ周波数幅を全範囲をスキャンニングするの
に要するスキャンニング時間はCN比に関係なく一定の
時間を要することになるという問題点があった。
【0015】本発明は希望信号の受信が受信CN比に基
づく最小のスキャンニング時間にて行える自動周波数制
御回路を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明にかかる自動周波
数制御回路は、検波された受信位相シフトキーイング信
号の信号点配置に基づく受信CN比を判定する受信CN
比判定手段と、該受信CN比判定手段によって判定され
た受信CN比を、受信CN比に対して予め定めたスキャ
ンニングステップ周波数幅に変換するスキャンニングス
テップ周波数幅変換手段と、変換されたスキャンニング
ステップ周波数幅をスキャンニング電圧に変換する電圧
変換手段とを備え、変換されたスキャンニング電圧を、
発振出力を復調用キャリアとする電圧制御発振器に周波
数制御電圧として供給することを特徴とする。
【0017】本発明にかかる自動周波数制御回路によれ
ば、検波された受信位相シフトキーイング信号の信号点
配置に基づき受信CN比が受信CN比判定手段によって
判定され、受信CN比判定手段によって判定された受信
CN比が、受信CN比に対して予め定めたスキャンニン
グステップ周波数幅にスキャンニングステップ周波数幅
変換手段によって変換され、変換されたスキャンニング
ステップ周波数幅が電圧変換手段によってスキャンニン
グ電圧に変換されて、変換されたスキャンニング電圧が
周波数制御電圧として電圧制御発振器に供給されて、ス
キャンニング周波数幅のスキャンニングが順次行われ、
電圧制御発振器の発振出力が復調用キャリアとして送出
される。
【0018】したがって、高受信CN比に対して広いス
キャンニングステップ周波数幅に変換するなど、受信C
N比に対するスキャンニングステップ周波数幅の設定に
よって、信号受信完了までの期間を短縮することができ
る。
【0019】
【発明の実施の形態】以下、本発明にかかる自動周波数
制御回路を実施の一形態によって説明する。図1は本発
明の実施の一形態にかかる自動周波数制御回路を含む受
信機の一部の構成を示すブロック図であり、位相変調が
QPSK変調の場合を例示している。また、図1におい
て、従来の自動周波数制御回路と同一の構成要素には同
一の符号を付して示してある。
【0020】本発明の実施の一形態にかかる自動周波数
制御回路を含む受信機においても、従来の場合と同様に
電源投入後スキャンニングを行う。この過程でフレーム
同期信号が受信された場合にフレーム同期状態と見做し
て、スキャンニングを停止し、トラッキング状態に入
る。
【0021】本発明の実施の一形態にかかる自動周波数
制御回路では、位相シフトキーング変調された受信波は
所定周波数に周波数変換され、直交検波回路1に入力さ
れて、復調用キャリアを出力するVCO2の発振出力と
該発振出力を90度移相回路3によって90度移相した
出力とによって直交検波されてI軸、Q軸それぞれのベ
ースバンド信号に変換される。
【0022】それぞれの軸のベースバンド信号は各別
に、A/D変換器4、5においてデジタル値の離散信号
に変換され、デジタルフィルタ6、7によって帯域制限
されてベースバンド信号DI、DQとされ、位相誤差検
出回路8に供給される。ベースバンド信号DI、DQは
フレーム同期回路12にも供給されて、ベースバンド信
号DI、DQがシリアルデータとして送出されると共
に、SYNC信号が送出される。
【0023】まず、本発明の実施の一形態にかかる自動
周波数制御回路における周波数スキャンニングについて
説明する。本発明の実施の一形態にかかる自動周波数制
御回路の周波数スキャンニングの例は、CN比を実質的
に求めて、求められたCN比に基づいて周波数スキャン
ニングステップを制御する。
【0024】デジタルフィルタ6、7によって帯域制限
されたベースバンド信号DI、DQはCN比を実質的に
求めるCN比演算ブロック20に供給される。
【0025】CN比演算ブロック20は、入力されたベ
ースバンド信号DI、DQを参照してベースバンド信号
DI、DQから信号点配置データZI、ZQを求める信
号点配置変換テーブル21と、信号点配置変換テーブル
21によって求めた信号点配置データZI、ZQに基づ
き、区間パルス発生回路25からの図2(a)に示す平
均区間パルスに基づく所定期間毎の平均値データAD
I、ADQを求める平均回路22と、信号点配置変換テ
ーブル21によって求めた信号点配置データZI、ZQ
を平均値演算のための時間遅延させた遅延データBD
I、BDQを得るディレイ回路23と、平均値データA
DI、ADQと遅延データBDI、BDQから信号点配
置の分散を求める分散値演算回路24とからなってい
る。
【0026】信号点配置変換テーブル21について説明
する。QPSK変調の場合、受信信号(DI、DQ)
は、(0、0)、(0、1)、(1、1)、(1、0)
が基準位置であり、(0、0)を第1象限に、(0、
1)を第2象限に、(1、1)を第3象限に、(1、
0)を第4象限に対応させ、(0、1)を90度時計方
向に、(1、1)を180度時計方向に、(1、0)を
90度反時計方向に回動させて、第1象限に集めて、第
1象限に集められた受信信号(DI、DQ)を信号点配
置データに変換する。このようにするのは、信号点変換
テーブル21が簡単になるためである。
【0027】CN比演算ブロック20において、入力さ
れたベースバンド信号DI、DQから信号点配置変換デ
ーブル21によって、図2(b)および図2(c)に示
すように、信号点配置データZI0、ZI1、…、ZIx
およびZQ0、ZQ1、…、ZQxが求められる。求めら
れた信号点配置データZI0、ZI1、…、ZIxおよび
ZQ0、ZQ1、…、ZQxは平均回路22に供給され
て、平均区間パルスに基づく期間内のZI0、ZI1
…、ZIxの平均値データADIおよびZQ0、ZQ1
…、ZQxの平均値ADQが、図2(d)、図2(e)
に示す如く求められる。
【0028】信号点配置変換テーブル21によって求め
られた信号点配置データZI0、ZI1、…、ZIxおよ
びZQ0、ZQ1、…、ZQxは、ディレイ回路23によ
って平均回路22における平均値演算の期間図2(f)
および図2(g)に示すように遅延されて、遅延データ
BDIおよびBDQが求められる。平均回路22にて求
めた平均値データADIおよびADQとディレイ回路2
3によって遅延された遅延データBDIおよびBDQに
よって図2(h)に示すごとく分散値データCDが分散
値計算回路24によって求められる。
【0029】分散値データCDは計算によるほか、平均
値データADIおよびADQと遅延された遅延データB
DIおよびBDQとに対応させた分散値データCDを記
憶させた分散値データテーブルを用いて、平均値データ
ADIおよびADQと遅延された遅延データBDIおよ
びBDQとを参照して分散値テーブルから検索によって
求めることもできる。
【0030】分散値計算回路24によって求められた分
散値データCDは比較器26に供給されて、比較器26
において基準値Aと比較され、基準値A以上の分散値デ
ータCDAのとき比較器26から高電位出力が出力され
る。比較器26からの高電位出力がカウンタ27に供給
されて、基準値A以上の分散値データCDAが出力され
ている期間、クロックパルスがカウンタ27において計
数される。
【0031】ここで、カウンタ27は平均区間パルスを
インバータ28によって反転した図2(i)に示すリセ
ットパルスによってリセットされ、引き続いて基準値A
以上の分散値データCDAの出力期間におけるクロック
パルス数の計数を開始する。
【0032】基準値Aは例えば〃1000〃に設定され
ている。したがって、カウンタ27の計数値は〃100
0〃以上であった分散値データCDAの数を実質的に計
数した計数値CDADを示しており、さらに言えば、カ
ウンタ27によって、区間パルス発生回路25によって
予め定めた期間内における基準値A以上の分散値の総数
が求められたことになる。
【0033】カウンタ27における計数値CDADは図
2(j)に示すように平均区間パルス期間毎にCDAD
0、CDAD1…が得られる。カウンタ27における計数
値CDADはラッチ回路29に供給されて、平均区間パ
ルス期間と同一タイミングの図2(k)に示すストロー
ブパルスによってラッチ回路29にラッチされる。
【0034】ラッチ回路29にラッチされた計数値CD
Aに基づく値は、区間パルス発生回路25によって予め
定めた期間内における基準値A以上の分散値の総数であ
り、この総数はキャリア再生の如何にかかわらず、受信
CN比と比例関係にあるため、テーブル変換等により受
信CN比を実質的に求めることができる。
【0035】そこで、ラッチ回路29においてラッチさ
れた計数値CDADはデータSS1としてVtカウンタ
ステップ数変換回路30に供給されて、供給されたデー
タSS1が参照されて、データSS1に基づくVtカウ
ンタステップ数SS0に、図2(l)に示すタイミング
で変換される。Vtカウンタステップ数変換回路30
は、例えばデータSS1に対するVtカウンタステップ
数SS0が記憶されたテーブルを備えて、供給されたデ
ータSS1が参照されて供給されたデータSS1に対応
するVtカウンタステップ数SS0が検索されて出力さ
れる。
【0036】次に、分散値とCN比との関係について説
明する。図4に示したように、CN比演算ブロック20
において、ベースバンド信号DI、DQから信号点配置
データの分散値が算出されて(ステップS21)、分散
値の基準値A(〃1000〃)以上の上記総数であるデ
ータ数をカウンタ27およびラッチ回路29によって得
て(ステップS22)、データ数が〃100〃未満であ
るか否かがチェックされ(ステップS23)、データ数
が〃100〃未満であると判定されたときは、受信CN
比は13dB以上であるとされる(ステップS24)。
【0037】ステップS23において、データ数が〃1
00〃未満でないと判定されたときは、ステップS23
に続いて、データ数が〃200〃未満であるか否かがチ
ェックされ(ステップS25)、データ数が100以上
であってかつ〃200〃未満であると判定されたとき
は、受信CN比は約11dBであるとされる(ステップ
S26)。
【0038】ステップS25において、データ数が〃2
00〃未満でないと判定されたときは、ステップS25
に続いて、データ数が〃300〃未満であるか否かがチ
ェックされ(ステップS27)、データ数が〃200〃
以上であってかつ〃300〃未満であると判定されたと
きは、受信CN比は約9dBであるとされる(ステップ
S28)。ステップS27においてデータ数が〃300
〃未満でないと判定されたときは、受信CN比は7dB
以下であるとされる(ステップS29)。
【0039】このように、データ数<100の場合は受
信CN比は13dB以上、100≦データ数<200の
場合は受信CN比は約11dB、200≦データ数<3
00の場合は受信CN比は約9dB、データ数≧300
の場合は受信CN比≦7dBと判定される。以上説明し
た分散値から受信CN比を判定するための判定値である
データ数などは実験によって求めたものであって一例で
あり、変調方式、システムによって異なる。
【0040】上記のようにして求めた受信CN比に基づ
いスキャンニングを最適化することについて説明する。
【0041】図5は上記のようにして判定した受信CN
比とスキャンニングステップ周波数幅との関係を示して
いる。これは、受信機のキャプチャーレンジを実測し、
受信機のキャプチャーレンジ>スキャンニングステップ
周波数幅となるスキャンニングステップ周波数幅を設定
したものである。
【0042】スキャンニングステップ周波数幅は、既に
記したように、スキャンニング周波数幅をスキャンニン
グする場合において、1回のスキャンニングにて変化さ
せる周波数幅であり、1回のスキャンニングによりVC
O2から出力される再生キャリア周波数の幅であり、加
算器13に供給されるチューニングデータに変化がな
く、一定であれば、AFCVt発生カウンタ18の出力
であるAFCCONTの変化に等しい。
【0043】したがって、D/A変換器14に与えたL
SB1ビットの変化によってVCO2の発振周波数の変
化をDとすれば、スキャンニングステップ周波数幅は、
〃スキャンニングステップ周波数幅=(AFCVt発生
カウンタ18の出力AFCCONT×D)〃である。
【0044】そこで、受信CN比に応じたスキャンニン
グステップ周波数幅でスキャンニングさせるためには、
AFCVt発生カウンタ18を(スキャンニングステッ
プ周波数幅/D)ずつ増加すればよいことになる。以
下、スキャンニングステップ周波数幅/DをVtカウン
タステップ数と記す。本実施の一形態にかかるAFC回
路においては、D=45Hzに設定してある。この結
果、図5に示すように受信CN比が7dB、9dB、1
1dB、13dBのときには、Vtカウンタステップ数
はそれぞれ22、44、88、178とする。
【0045】Vtカウンタステップ数を22としたの
は、22×45Hz=990Hzで1kHzのスキャン
ニングステップ周波数幅にほぼ一致し、Vtカウンタス
テップ数を44としたのは44×45Hz=1980H
zで2kHzのスキャンニングステップ周波数幅にほぼ
一致し、Vtカウンタステップ数を88としたのは88
×45Hz=3960Hzで4kHzのスキャンニング
ステップ周波数幅にほぼ一致し、Vtカウンタステップ
数を178としたのは178×45Hz=7920Hz
で8kHzのスキャンニングステップ周波数幅にほぼ一
致するためである。
【0046】ここで、例えば±1.5MHzのの変動幅
の場合は帯域幅で3MHzであり、スキャンニングステ
ップ周波数幅1kHz、2kHz、4kHz、8kHz
にてスキャンニングしたときは、3000回、1500
回、750回、375回のスキャンニングステップ数で
帯域幅全てがかバーできることになる。
【0047】このように設定したのは、低受信CN比の
とき、すなわち受信CN比が悪いときは、受信機のキャ
プチャーレンジは小さく、このときにはスキャンニング
ステップ周波数幅を小さくしないと受信信号を捕捉する
ことができないためであり、高受信CN比のとき、すな
わち受信CN比が良いときは、受信機のキャプチャーレ
ンジは大きく、このときにはスキャンニングステップ周
波数幅を大きくしても受信信号を捕捉することができる
ためである。
【0048】従来のAFC回路においては受信CN比の
判定は行われておらず、周波数スキャンニングデータは
最も悪い受信CN比7に合わせて一定であるが、本実施
の一形態にかかるAFC回路では、受信CN比に基づい
てスキャンニングステップ周波数幅が設定されていて、
スキャンニングステップ周波数幅が受信CN比が向上す
るにしたがって大きくしてある。
【0049】Vtカウンタステップ数変換回路30に戻
って、供給されたデータSS1が参照されて、Vtカウ
ンタステップ数SS0が記憶されたテーブルから、Vt
カウンタステップ数SS0が検索されて、検索されたV
tカウンタステップ数SS0が、図2(l)のタイミン
グでカウンタ31に出力される。
【0050】カウンタ31においては、区間パルス発生
回路25から出力される図2(m)に示したロードパル
スによってVtカウンタステップ数SS0がロードさ
れ、ロードに続いてカウンタ31においてクロックパル
スが計数され、計数値がVtカウンタステップ数SS0
に達するまで高電位のスキャンニングデータENA
(A)がカウンタ31からセレクタ16に送出される。
【0051】一方、セレクタ17には高電位にプルアッ
プされたU/D(A)信号が供給されている。いま、ス
キャンニングモード、すなわち同期がとれていない状態
であるとすれば、セレクタ16、17に供給されている
SYNCが低電位であり、セレクタ16および17にお
いて、スキャンニングデータENA(A)およびU/D
(A)が選択されて、AFCVt発生カウンタ18に送
出される。
【0052】AFCVt発生カウンタ18では、スキャ
ンニングデータENA(A)が供給されている期間、ク
ロックパルスがU/D(A)信号に基づく方向にアップ
カウントされて、周波数増加方向にスキャンニングされ
る。AFCVt発生カウンタ18のカウント値と位相誤
差検出回路8から送出されたチューニングデータとが加
算器13によって加算される。加算器13からの出力デ
ータは、D/A変換器14によってアナログ信号に変換
されて、VCO2に周波数制御電圧として供給されてV
CO2の発振周波数が制御される。
【0053】なお、U/D(A)信号は低電位にプルダ
ウンされたていても差し支えなく、この場合はAFCV
t発生カウンタ18でクロックパルスがダウンカウント
されて、周波数減少方向にスキャンニングされる。
【0054】このように再生される復調用キャリアの周
波数はVCO2の周波数制御電圧Vtによって制御され
る。VCO2の周波数制御電圧VtはD/A変換器14
の出力であり、D/A変換器14の入力である加算器1
3からの加算出力データVtdと、再生される復調用キ
ャリアの周波数の関係は線形になるように設定されてい
る。
【0055】図5に示したVtカウンタステップ数とし
て例えば〃22〃に対応する加算出力データを加算器1
3から増加(インクリメント)、または減少(デクリメ
ント)させることによって再生される復調用キャリアの
周波数に±1kHzのオフセットを持たせることができ
る。このような関係から、判定した受信CN比によりス
キャンニングステップ数を変化させ、最適化することが
できる。このようにスキャンニングが行われている途中
において同期がとれると、SYNC信号が高電位とな
る。SYNC信号が高電位となると同時にスキャンニン
グ状態からトラッキング状態に切り換わる。
【0056】一方、位相誤差検出回路8は、例えば変換
テーブルを備えて構成されたコスタス演算回路からな
り、実質的に〔(DI+DQ)・(DI−DQ)・DI
・DQ〕の演算を行い、入力されたベースバンド信号D
I、DQに基づく受信信号点配置の基準配置との位置誤
差、すなわち位相誤差データが各象限毎に検出され、こ
の位相誤差データがチューニングデータとして加算器1
3に供給される。この構成により、VCO2および90
度移相回路3→直交検波回路1→A/D変換器4、5→
デジタルフイルタ6、7→位相誤差検出回路8→加算器
13→D/A変換器14→VCO2の基本的な復調用キ
ャリア再生のためのコスタスループが完成されている。
【0057】位相誤差データは、トラッキングデータ生
成回路15に供給されて、トラッキングデータ生成回路
15にてトラッキングデータが生成される。ここで、ト
ラッキングデータ生成回路15は、例えば、位相誤差デ
ータを受けて一定期間における平均値を求める平均回路
と該平均回路において求めた平均値をコスタスデータの
センター値(コスタス演算上の〃0〃の値)を挾む所定
値と比較して平均値が前記所定値の範囲内に入っている
か否かを検出する比較回路とを備え、平均値が前記所定
範囲内に入っていないときに平均値と前記所定値との差
に基づくトラッキングデータENA(B)と、前記差の
極性に基づくアップ/ダウン(以下、アップ/ダウンを
U/Dとも記す)(B)信号とがセレクタ16、17に
各別に送出される。
【0058】セレクタ16、17にはSYNC信号も供
給されていて、SYNC信号が高電位のときには、セレ
クタ16においてトラッキングデータENA(B)が選
択され、セレクタ17においてU/D(B)信号が選択
されて、AFCVt発生カウンタ18に供給されて、A
FCVt発生カウンタ18においてトラッキングデータ
ENA(B)がU/D(B)信号に基づく方向にアップ
カウント/ダウンカウントされる。
【0059】AFCVt発生カウンタ18のカウント値
と位相誤差検出回路8から送出されたチューニングデー
タとが加算器13によって加算されて、加算器13から
の出力データは、D/A変換器14によってアナログ信
号に変換されて、VCO2に周波数制御電圧として供給
されてVCO2の発振周波数が制御される。
【0060】以上のように、トラックングデータ生成回
路15にて前記平均値が前記所定範囲内に入っていると
きで、かつフレーム同期が取れているときにおいては、
チューニングデータによって周波数オフセットの微調整
が行われる。前記平均値が前記所定範囲内に入っていな
いときで、かつフレーム同期が取れているときにおいて
は、チューニングデータにトラッキングデータが加算さ
れて周波数オフセットの微調整が行われる。
【0061】以上のように本発明の実施の一形態にかか
るAFC回路は、復調用キャリア再生のためのコスタス
ループの途中にあるVCO2に供給するチューニング電
圧を、同期がとれていないときはスキャンニングデータ
によって更新制御し、同期がとれているときはトラッキ
ングデータによって微調整が行われる。
【0062】AFCによる制御とトラッキング制御との
流れを図3に示すフローチャートによって説明すれば、
SYNC信号が低電位、すなわち同期が取れていないと
きはAFC回路がスキャンニングモードであって、Vt
カウンタステップ数変換回路30から出力されたVtカ
ウンタステップ数がカウンタ31にロードされ、ロード
されたVtカウンタステップ数までクロックパルスを計
数するまでの時間幅のスキャンニングデータENA
(A)が発生される。スキャンニングデータENA
(A)はAFCコントロールVt発生カウンタ18に入
力されアップまたはダウンカウントされる。
【0063】なお、U/D(A)信号によりスキャンニ
ングの方向が選択され、AFCVt発生カウンタ18に
て発生されたデータは加算器13によってチューニング
データと加算され、D/A変換器14に入力される(ス
テップS11)。以上のスキャンニングが判定した受信
CN比に基づくVtカウンタステップ数にしたがって繰
り返される(ステップS12、13、14および1
5)。ここで、ステップS12は図4によって定義され
ている。ステップS12、S13、S14およびS15
の実行中において希望信号が受信されるとフレーム同期
回路12において受信信号から同期信号が捕捉され、デ
ータ復号が開始される。それと同時にSYNC信号が高
電位となる(ステップS13)。
【0064】SYNC信号が高電位になったことによ
り、セレクタ16および17はスキャンニングデータE
NA(A)およびU/D(A)信号側からスキャンニン
グデータENA(B)およびU/D(B)信号側に切り
換えられて、スキャンニングデータENA(A)および
U/D(A)信号は遮断され、スキャンニング動作が停
止される。ついで、チューニングデータにトラッキング
データが加算されて周波数オフセットの微調整が行われ
トラッキングが開始され、ステップS12からの実行が
繰り返される(ステップS14)。
【0065】AFC回路におけるスキャンニングステッ
プ周波数幅は、受信機のキャプチャーレンジに依存して
いる。またキャプチャーレンジも受信CN比によって変
化する。しかるに、受信機が目標とする最低の受信CN
比に対するキャプチャーレンジから定められるのであっ
て、受信CN比の良否にかかわらずスキャンニングステ
ップ周波数幅を狭く設定されることになる。したがっ
て、良好なCN比のときにおいても狭いスキャンニング
ステップ周波数幅でスキャンニングされて、復調用キャ
リアの再生に時間がかかる。これに対して、本発明の実
施の一形態にかかるAFC回路においては、求めた受信
CN比から最適なスキャンニングステップ周波数幅が選
択されることになって受信機のキャプチャーレンジから
外れることがなく、受信CN比に基づいて、信号受信完
了までの時間を短縮することができることになる。
【0066】
【発明の効果】以上説明したように本発明にかかる自動
周波数制御回路によれば、受信機の検波出力のI、Q信
号データを演算処理することによって受信CN比を判定
し、判定した受信CN比に基づいてスキャンニングステ
ップ周波数幅を可変するので、受信CN比に応じた高速
なAFCによる希望信号の受信が最小のスキャンニング
時間で可能となる。
【図面の簡単な説明】
【図1】本発明の実施の一形態にかかるAFC回路を含
む受信機の一部の構成を示すブロック図である。
【図2】本発明の実施の一形態にかかるAFC回路の作
用の説明に供するタイミング図である。
【図3】本発明の実施の一形態にかかるAFC回路の作
用の説明に供すフローチャート図である。
【図4】本発明の実施の一形態にかかるAFC回路の作
用の説明に供すフローチャート図である。
【図5】本発明の実施の一形態にかかるAFC回路にお
ける受信CN比と受信機キャプチャーレンジ、スキャン
ニングステップ周波数幅およびVtカウンタステップ数
との関係を示す説明図である。
【図6】従来のAFC回路を含む受信機の一部の構成を
示すブロック図である。
【符号の説明】
1 直交検波回路 2 VCO 8 位相誤差検出回路 12 フレーム同期回路 13 加算器 15 トラッキングデータ再生回路 16および17 セレクタ 18 AFCVt発生カウンタ 20 CN比演算ブロック 21 信号点配置変換テーブル 22 平均回路 23 ディレイ回路 24 分散値計算回路 26 比較器 27および31 カウンタ 30 Vtカウンタステップ数変換回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】検波された受信位相シフトキーイング信号
    の信号点配置に基づく受信CN比を判定する受信CN比
    判定手段と、該受信CN比判定手段によって判定された
    受信CN比を、受信CN比に対して予め定めたスキャン
    ニングステップ周波数幅に変換するスキャンニングステ
    ップ周波数幅変換手段と、変換されたスキャンニングス
    テップ周波数幅をスキャンニング電圧に変換する電圧変
    換手段とを備え、変換されたスキャンニング電圧を、発
    振出力を復調用キャリアとする電圧制御発振器に周波数
    制御電圧として供給することを特徴とする自動周波数制
    御回路。
  2. 【請求項2】請求項1記載の自動周波数制御回路におい
    て、受信CN比判定手段は検波された受信位相シフトキ
    ーイング信号を信号点配置データに変換する信号点配置
    変換手段と、信号点配置データの平均値を求める平均手
    段と、平均手段によって求めた平均値データと信号点配
    置データとから分散値を求める分散値計算手段とを備
    え、分散値計算手段によって求めた分散値に基づいて受
    信CN比を判定することを特徴とする自動周波数制御回
    路。
  3. 【請求項3】請求項2記載の自動周波数制御回路におい
    て、受信CN比判定手段は信号点配置変換手段によって
    変換された信号点配置データを平均手段による演算期間
    遅延させる遅延手段を備え、平均手段によって求めた平
    均値データと遅延手段によって遅延させた信号点配置デ
    ータとに基づいて分散値計算手段により分散値を求める
    ことを特徴とする自動周波数制御回路。
  4. 【請求項4】請求項1記載の自動周波数制御回路におい
    て、受信CN比判定手段は所定期間内において求めた分
    散値が予め定めた基準値以上であった回数を計数する計
    数手段を備え、該計数手段による計数値に基づいて受信
    CN比を判定することを特徴とする自動周波数制御回
    路。
  5. 【請求項5】請求項1記載の自動周波数制御回路におい
    て、スキャンニングステップ周波数幅変換手段は高受信
    CN比に対して広いスキャンニングステップ周波数幅に
    変換することを特徴とする自動周波数制御回路。
  6. 【請求項6】請求項1記載の自動周波数制御回路におい
    て、スキャンニングステップ周波数幅変換手段は判定さ
    れた受信CN比に対するスキャンニングステップ周波数
    幅を記憶した記憶手段を備えて、判定された受信CN比
    を参照して判定された受信CN比に対するスキャンニン
    グステップ周波数幅を記憶手段から読み出すことを特徴
    とする自動周波数制御回路。
  7. 【請求項7】請求項1記載の自動周波数制御回路におい
    て、受信信号からフレーム同期がとれていることが検出
    されたとき、電圧制御発振器に供給する周波数制御電圧
    をスキャンニング電圧からトラッキング電圧に切り換え
    る選択手段を備えたことを特徴とする自動周波数制御回
    路。
JP2981197A 1997-01-30 1997-01-30 自動周波数制御回路 Pending JPH10215149A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2981197A JPH10215149A (ja) 1997-01-30 1997-01-30 自動周波数制御回路
PCT/JP1998/000354 WO1998034347A1 (en) 1997-01-30 1998-01-29 Automatic frequency control circuit
EP98901032A EP0956644B1 (en) 1997-01-30 1998-01-29 Automatic frequency control circuit
DE69834477T DE69834477T2 (de) 1997-01-30 1998-01-29 Automatische frequenzregelungsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2981197A JPH10215149A (ja) 1997-01-30 1997-01-30 自動周波数制御回路

Publications (1)

Publication Number Publication Date
JPH10215149A true JPH10215149A (ja) 1998-08-11

Family

ID=12286413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2981197A Pending JPH10215149A (ja) 1997-01-30 1997-01-30 自動周波数制御回路

Country Status (4)

Country Link
EP (1) EP0956644B1 (ja)
JP (1) JPH10215149A (ja)
DE (1) DE69834477T2 (ja)
WO (1) WO1998034347A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080601B2 (ja) * 1997-06-06 2000-08-28 株式会社ケンウッド 搬送波再生回路
JP2003518861A (ja) * 1999-12-23 2003-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ イメージ除去
JP3738766B2 (ja) 2003-02-25 2006-01-25 ソニー株式会社 通信装置
JP3804618B2 (ja) * 2003-02-25 2006-08-02 ソニー株式会社 通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281412A (en) * 1979-07-05 1981-07-28 Cincinnati Electronics Corporation Method of and apparatus for transmitting and recovering offset QPSK modulated data
US4833416A (en) * 1988-03-30 1989-05-23 Motorola, Inc. QPSK/BPSK demodulator
US5289506A (en) * 1990-02-05 1994-02-22 Sharp Kabushiki Kaisha Automatic frequency control circuit
JPH0738023B2 (ja) * 1990-02-13 1995-04-26 パイオニア株式会社 Gps受信機の衛星電波捕捉方法
JPH08213881A (ja) * 1995-02-02 1996-08-20 Fujitsu Ltd 周波数制御回路

Also Published As

Publication number Publication date
EP0956644A1 (en) 1999-11-17
EP0956644B1 (en) 2006-05-10
DE69834477D1 (de) 2006-06-14
DE69834477T2 (de) 2006-11-02
WO1998034347A1 (en) 1998-08-06

Similar Documents

Publication Publication Date Title
CA2074974C (en) Demodulator for digitally modulated wave
KR100274290B1 (ko) 텔레비젼 신호 동조용 텔레비젼 수신기
JPH09266499A (ja) デジタル復調回路、最大値検出回路及び受信装置
US6731698B1 (en) Quadrature demodulation circuit capable for canceling offset
JPS62222745A (ja) 復調装置
JP3312572B2 (ja) 放送受信機
JP3206553B2 (ja) 復調装置
JPH10215149A (ja) 自動周波数制御回路
US6693978B1 (en) Carrier reproducing circuit
US20040261122A1 (en) Demodulator circuit for digital television and demodulation method
JPH09116584A (ja) 無線データ通信の復調装置
CA2371074C (en) Bs digital broadcasting receiver
KR100266416B1 (ko) 센터링시에 pll회로의 루프대역폭을 변화시키는 디지털 위성방송 수신기
JPH0897874A (ja) オフセットqpsk復調器
JP2001345869A (ja) キャリア再生回路とデジタル信号受信装置
JP3442655B2 (ja) 搬送波再生回路および搬送波再生方法
JP2000286914A (ja) 搬送波再生装置
JP3394276B2 (ja) Afc回路
JP2541009B2 (ja) 復調器制御回路
JP4332966B2 (ja) テレビ放送用pll選局制御方法およびテレビ放送用pll選局制御装置
JP3541643B2 (ja) Afc制御装置
JPH0758794A (ja) 位相比較回路
JP2002027005A (ja) 復調装置
JP2000270038A (ja) クロック同期回路およびその同期方法
JPH04345328A (ja) 回線切替え制御回路