JP2002027005A - 復調装置 - Google Patents

復調装置

Info

Publication number
JP2002027005A
JP2002027005A JP2000203453A JP2000203453A JP2002027005A JP 2002027005 A JP2002027005 A JP 2002027005A JP 2000203453 A JP2000203453 A JP 2000203453A JP 2000203453 A JP2000203453 A JP 2000203453A JP 2002027005 A JP2002027005 A JP 2002027005A
Authority
JP
Japan
Prior art keywords
signal
clock
output
phase
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000203453A
Other languages
English (en)
Other versions
JP3449341B2 (ja
Inventor
Masanori Takahashi
政則 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000203453A priority Critical patent/JP3449341B2/ja
Publication of JP2002027005A publication Critical patent/JP2002027005A/ja
Application granted granted Critical
Publication of JP3449341B2 publication Critical patent/JP3449341B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 受信装置が安定な状態または不安定な状態の
いずれの場合においても最適なクロック同期特性を得
る。 【解決手段】 ADC1は変調アナログ信号をサンプリ
ングする。EPS3はADC1から出力されたI,Q2
系列の信号に位相回転制御を施す。直交制御回路5はE
PS3の出力信号から直交誤差成分を除去する。選択回
路8は、受信装置が同期確立状態にある場合、直交制御
回路5の出力を選択し、受信装置が同期引き込み過程に
ある場合、EPS3の出力を選択する。クロック位相検
出器9は、選択回路8の出力信号からクロックの位相情
報を検出する。電圧制御発振器11は、制御電圧に応じ
た周波数及び位相のサンプリングクロックをADC1に
出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はデジタル搬送波伝送
方式に用いられる復調装置に関するものである。
【0002】
【従来の技術】近年、無線通信システムでは、デジタル
搬送波伝送方式の通信システムが盛んに活用されてい
る。このデジタル搬送波伝送方式の受信装置に用いられ
る復調装置においては、復調された信号をデジタル信号
に変換するためにクロック信号が必要となる。復調装置
でクロック信号を再生する方法としては、例えば特開平
09−247229号公報で開示された方法がある。特
開平09−247229号公報で開示された方法は、図
8に示すように、帯域制限を受けたベースバンド信号を
A/D変換器101でディジタル信号に変換して、この
ディジタル信号を基に位相検出器102でサンプリング
クロックの位相情報を検出して、電圧制御発振器104
からA/D変換器101に供給するサンプリングクロッ
クが最適位相となるように制御するものであり、クロッ
ク位相調整が不要で、最適タイミングに保つことができ
る利点がある。
【0003】
【発明が解決しようとする課題】しかしながら、A/D
変換器101から出力される信号に送信装置の不完全性
などに起因する直交誤差等の影響が有る場合、クロック
位相判定の利得が低下し、再生クロックのジッタ特性が
劣化するという問題点があった。再生クロックのジッタ
特性を抑圧するには、A/D変換器101の出力信号か
ら送信装置の直交誤差成分を取り除けば良い。しかし、
A/D変換器101の後ろに直交誤差成分を除去する直
交誤差補正手段を追加して、直交誤差補正手段の出力信
号を基にクロックの位相情報を検出する場合、クロック
の制御ループに直交誤差補正手段の遅延時間が加わって
回路遅延が増加し、復調システムの同期引き込み過程に
おいて、直交誤差補正手段が安定化するまでの不安定動
作により、同期引き込み時間が遅くなるという弊害が発
生する。本発明の主な目的は、受信装置が安定な状態あ
るいは受信装置が同期引き込み過程にあって不安定な状
態のいずれの場合においても、最適なクロック同期特性
を得ることができる復調装置を実現することにある。
【0004】
【課題を解決するための手段】本発明は、送信側でQP
SK、QAM等の直交変調方式で直交変調された変調信
号を受信する受信装置に設けられる復調装置であって、
変調アナログ信号をサンプリングクロックに同期してサ
ンプリングしディジタル信号に変換するA/D変換手段
(1)と、A/D変換手段から出力された互いに直交す
る2つのディジタル信号に位相回転制御を施して復調信
号を得る無限移相手段(3)と、無限移相手段から出力
された互いに直交する2つの復調信号から直交誤差成分
を除去する直交誤差補正手段(5)と、受信装置が同期
確立状態にある場合、直交誤差補正手段から出力された
互いに直交する2つの復調信号を選択して出力し、受信
装置が同期引き込み過程にある場合、無限移相手段から
出力された互いに直交する2つの復調信号を選択して出
力する選択手段(8)と、選択手段から出力された信号
に基づいてサンプリングクロックの位相情報を検出する
クロック位相検出手段(9)と、クロック位相検出手段
によって検出されたクロック位相情報を積分する積分手
段(10)と、積分手段から出力された制御電圧に応じ
た周波数及び位相のサンプリングクロックをA/D変換
手段に出力する電圧制御発振手段(11)とを有するも
のである。このように、選択手段が、受信装置が同期確
立状態にある場合、直交誤差補正手段から出力された互
いに直交する2つの復調信号を選択して出力し、受信装
置が同期引き込み過程にある場合、無限移相手段から出
力された互いに直交する2つの復調信号を選択して出力
することにより、同期確立状態の場合は再生クロックの
ジッタ成分を抑圧できる最適な制御を選択し、同期引き
込み過程の場合は速やかなクロック同期を確立できる制
御を選択するようクロックの制御システムを切り替える
ことができる。また、本発明の復調装置の1構成例とし
て、クロック位相検出手段は、時間的に連続する第1の
サンプル値と第2のサンプル値の極性が異なる場合に、
第1のサンプル値の極性と第1、第2のサンプル値の中
間点の極性の排他的論理和の結果をサンプリングクロッ
クの位相情報として出力するものである。
【0005】
【発明の実施の形態】[実施の形態の1]次に、本発明
の実施の形態について図面を参照して詳細に説明する。
図1は本発明の第1の実施の形態となる復調装置の構成
を示すブロック図である。復調装置は、I(in phas
e),Q(quadrature phase)2系列の変調アナログ信
号をサンプリングし量子化するアナログデジタルコンバ
ーター(以下、ADCとする)1と、ADC1から出力
されたI,Q2系列のそれぞれのディジタル信号の帯域
制限を行い波形整形を行うロールオフフィルタ(Roll O
ff Filtter、以下、ROFとする)2と、ROF2から
出力されたI,Q2系列のディジタル信号のそれぞれの
位相を制御し送信搬送波との位相差分を吸収する無限移
相器(Endless Phase Shifter 、以下、EPSとする)
3と、EPS3の回転位相量を制御して送信搬送波同期
を確立する数値制御発振器(Numeric Control Oscillat
or、以下、NCOとする)4と、EPS3から出力され
たI,Q2系列のそれぞれの復調信号から送信変調波の
直交誤差成分を除去する直交誤差補正手段となる直交制
御回路5と、直交制御回路5から出力されたI,Q2系
列のそれぞれの復調信号から伝搬路で発生するフェージ
ング等による波形歪みを除去する等化器6と、等化器6
から出力されたI,Q2系列のそれぞれの復調信号の正
規の信号点位置からの誤差を検出して、この誤差をNC
O4の制御信号として出力する搬送波位相検出回路7
と、後述するアラーム信号に応じてEPS3の出力信号
あるいは直交制御回路5の出力信号のいずれか一方を選
択して出力する選択回路8と、選択回路8から出力され
た信号に基づいて再生クロックの位相情報を検出するク
ロック位相検出器9と、クロック位相検出器9によって
検出されたクロック位相情報の高調波成分を除去して積
分回路として動作するローパスフィルタ(Low Pass Fil
tter、以下、LPFとする)10と、LPF10から出
力される制御電圧に応じた周波数のサンプリングクロッ
クをADC1に出力する電圧制御発振器11とから構成
される。
【0006】本実施の形態では、QPSK(Quadtratur
e Phase Shift Keying)の場合を例として説明し、また
検波方式として準同期検波を用いている。図1の復調装
置は、送信側からの信号を受信して、復調、フレーム同
期確立、スクランブル解除などの各種処理を行う受信装
置(不図示)に含まれるものである。そして、この受信
装置において、図1の復調装置の後段には復調信号と所
定の同期パターンとを比較して同期保護を行うフレーム
同期回路(不図示)が設けられている。このフレーム同
期回路は、受信装置がフレーム同期引き込み過程にある
かフレーム同期確立状態にあるかを示すアラーム信号を
出力する。
【0007】図2は選択回路8の構成を示すブロック図
である。選択回路8は、同期引き込み過程にあることを
アラーム信号が示している場合、図2に示す1A,1B
側、すなわちEPS3から出力されたI,Q2系列の復
調信号を選択して出力し、同期確立状態にあることをア
ラーム信号が示している場合、0A,0B側、すなわち
直交制御回路5から出力されたI,Q2系列の復調信号
を選択して出力する。
【0008】以下、本実施の形態の復調装置の動作につ
いて説明する。まず、送信変調波に直交誤差成分がない
理想的な状態でクロック位相判定をする場合について説
明する。ADC1は、変調アナログ信号を変調周波数f
s(シンボル周期をTsとすると、fs=1/Ts)の
サンプリングクロックでサンプリングし、ディジタル信
号に変換する。なお、本実施の形態では、変調周波数f
sのサンプリングクロックの場合で説明しているが、変
調周波数fsの2倍の周波数のサンプリングクロックを
用いてもよい。ROF2は、ADC1から出力された
I,Q2系列のそれぞれのディジタル信号の波形整形を
行う。EPS3は、ROF2から出力されたI,Q2系
列のディジタル信号のそれぞれの位相を制御して、送信
搬送波同期を確立する。
【0009】直交制御回路5は、EPS3から出力され
たI,Q2系列のそれぞれの復調信号から送信変調波の
直交誤差成分を除去する。直交制御回路5の構成として
は様々なものが知られているが、例えば特開平06−0
85864号公報または特開平07−212427号公
報に開示されたように、I,Q2系列の復調信号から直
交誤差を検出し、この直交誤差が0となるようI,Q2
系列のうち一方の信号を可変容量コンデンサにより位相
補正してもよいし、特開平09−247228号公報に
開示されたように、I,Q2系列の復調信号が理論直交
軸上に位置するように補正演算を施すものでもよい。
【0010】等化器6は、直交制御回路5から出力され
たI,Q2系列のそれぞれの復調信号から伝搬路で発生
するフェージング等による波形歪みを除去する。こうし
て、等化器6の出力からI,Q2系列の復調されたディ
ジタル信号が得られる。次に、搬送波位相検出回路7
は、等化器6から出力されたI,Q2系列のそれぞれの
復調信号の正規の信号点位置からの誤差を検出して、こ
の誤差をNCO4の制御信号として出力する。正規の信
号点位置とは、QPSKの場合、図3に示す白丸の位置
となる。
【0011】NCO4は、搬送波位相検出回路7から出
力された位相誤差信号を周波数誤差信号θに変換し、こ
の周波数誤差信号θを回転角度信号sinθ,cosθ
に変換してEPS3に出力する。周波数は位相を積分し
たものであるから、位相誤差信号を積分することで周波
数誤差信号θが得られる。EPS3は、例えば次式に示
すような演算を行うことにより、ROF2から出力され
たI,Q2系列のディジタル信号のそれぞれの位相を制
御する。
【0012】 Iout =Iin×cosθ−Qin×sinθ ・・・(1) Qout =Iin×sinθ+Qin×cosθ ・・・(2) 式(1)、(2)において、IinはEPS3に入力され
るI系列の信号、Iout はEPS3から出力されるI系
列の信号、QinはEPS3に入力されるQ系列の信号、
Qout はEPS3から出力されるQ系列の信号である。
式(1)、(2)に示すようなベクトルの回転対称変換
を行うことにより、入力信号Iout,Qoutを角度θだけ
回転させる。こうして、等化器6の出力における位相誤
差が0に近づくように制御される。
【0013】次に、クロック位相検出器9の動作につい
て図4を用いて説明する。図4は最適サンプリング位相
を説明するための図であり、QPSK信号のアイパター
ンを示す図である。図4において、横軸は時間、縦軸は
ADC1でサンプリングされたサンプル値の極性を表し
ている。また、時間的に連続する第1、第2のサンプル
値を時間的に古い方から順に信号B,Aとする。
【0014】時間的に連続した2つのサンプル値である
信号B,Aは、各々の収束点の中心であるゼロ点に対し
て対称な位置関係にある。ADC1に供給されるサンプ
リングクロックの位相が最適である場合、2つの信号
B,Aの時間的な中間点の極性は、任意の時間間隔でみ
れば、ほぼ「1」,「0」が等しい確立で発生する。し
かし、サンプリングクロックの位相に遅れまたは進みが
発生している場合、信号B,Aの中間点の極性は偏りを
生じる。
【0015】例えば、図4(a)に示す位相遅れの場
合、信号B,Aの中間点は極性「1」,「0」の境界線
より上側(極性「1」)に発生する。信号B,Aの極性
が異なっているという条件を満たす信号の遷移は2通り
あり、図4(a)は信号Aの極性が「0」、信号Bの極
性が「1」の場合で、逆に信号Aの極性が「1」、信号
Bの極性が「0」の場合は、信号B,Aの中間点の極性
は前記境界線の下側(極性「0」)に発生する。ここ
で、位相遅れの場合、信号Bの極性と信号B,Aの中間
点の極性の排他的論理和出力は、前記2通りのいずれの
場合においても「0」となる。
【0016】一方、図4(b)に示す位相進みの場合、
信号B,Aの中間点は極性「1」,「0」の境界線より
下側(極性「0」)に発生する。図4(a)と同様に図
4(b)は信号Aの極性が「0」、信号Bの極性が
「1」の場合で、逆に信号Aの極性が「1」、信号Bの
極性が「0」の場合は、信号B,Aの中間点の極性は前
記境界線の上側(極性「1」)に発生する。位相進みの
場合、信号Bの極性と信号B,Aの中間点の極性の排他
的論理和出力は、2通りのいずれの場合においても
「1」となる。
【0017】クロック位相検出器9は、時間的に連続す
る2つのサンプル値である第1の信号Bと第2の信号A
の極性が異なっている場合に、信号Bの極性と信号B,
Aの中間点の極性の排他的論理和の結果をサンプリング
クロックの位相情報として出力する。以上説明したクロ
ック位相の判定は、特開平9−247229号公報で開
示された手法である。なお、このようなクロック位相の
判定は、時間的に連続する第1の信号Bと第2の信号A
の極性が異なっているという条件を満たせばよく、選択
回路8から出力されるI,Q2系列の信号のうちいずれ
か一方を使用すればよい。
【0018】続いて、LPF10は、クロック位相検出
器9によって検出されたクロック位相情報の高調波成分
を除去する。電圧制御発振器11は、LPF10から出
力された制御電圧に応じた周波数及び位相のサンプリン
グクロックをADC1に出力する。こうして、電圧制御
発振器11から出力されるサンプリングクロックは、変
調アナログ信号をADC1でサンプリングするための最
適位相に制御される。
【0019】次に、送信変調波に直交誤差成分が存在す
る場合のクロック位相判定について説明する。クロック
位相検出器9、LPF10及び電圧制御発振器11の動
作に関しては上記の説明と全く同じである。ただし、ク
ロック位相検出器9に入力される信号波形に違いがあ
る。信号波形の違いを図5、図6、図7を用いて説明す
る。
【0020】まず、送信側の直交誤差が受信信号でどの
様な波形となって現れるのかを、分かりやすくするため
に、クロック位相検出器9に入力されるI,Qの信号を
2次元の座標上に表したのが図5である。送信変調波に
直交誤差が有る場合は、信号点が菱形となり、直交誤差
がない場合は信号点が正方形となることが表されてい
る。クロック位相検出器9は、1次元の信号を扱うの
で、それぞれの信号点をI,Qの軸に投影した点が実際
の信号点になる。
【0021】図6がI,Qそれぞれの信号点を1次元で
表した波形である。連続した波形であることを示すた
め、アナログの変化波形も記しているが、実際の信号
は、既にアナログ/デジタル変換された信号であるの
で、図6の上矢印の時点でサンプリングされたデジタル
値の多ビット信号で表される。図6(b)に示すよう
に、送信変調波に直交誤差成分が存在する場合、データ
に誤差成分が足し込まれるため、上矢印のサンプリング
時点での収束度が劣化している。
【0022】このような収束度が劣化した信号波形にて
クロック位相を検出する場合にクロック位相検出器9が
受ける影響を表したのが図7である。図7は、サンプリ
ングクロックの位相に遅れ進みがない状態を表してい
る。なお、図7に示す符号は図4と同じものを用いてい
る。信号Aと信号Bの収束点が劣化することで、信号B
と信号Aの中間点の極性が、「1」または「0」の固有
の値をもつ場合を図7の点線の軌跡で表している。この
点線の場合、信号Bの極性と信号B,Aの中間点の極性
の排他的論理和の結果が「1」、「0」の固有の値とな
るので、クロック位相検出器9から出力された位相情報
がLPF10で積分される過程において互いの信号の打
ち消し合いが発生する。したがって、送信変調波に直交
誤差成分が存在する場合、サンプリングクロックの位相
を検出可能な信号は、図7の実線で表される軌跡のデー
タのみとなり、クロック位相検出の利得が低減するとい
う問題がある。
【0023】そこで、本発明では、受信装置が定常状
態、すなわちフレーム同期が確立していることをアラー
ム信号が示している場合、直交制御回路5から出力され
たI,Q2系列の復調信号を選択回路8に選択させて、
この信号をクロック位相検出器9に入力させる。これに
より、直交誤差成分が除去された信号をクロック位相検
出器9へ入力することができ、クロック位相検出の利得
低下を抑圧することができる。
【0024】また、受信装置が同期引き込み過程に有る
場合、受信装置は速やかなクロック同期の確立を求めら
れる。そこで、フレーム同期の引き込み過程にあること
をアラーム信号が示している場合、直交制御回路5を通
る前の信号、すなわちEPS3から出力されたI,Q2
系列の信号を選択回路8に選択させて、この信号をクロ
ック位相検出器9に入力させる。これにより、クロック
同期の引き込み過程での直交制御回路5の不安定な動作
や直交制御回路5の遅延時間をクロック同期の制御ルー
プ(ADC1、ROF2、EPS3、選択回路8、クロ
ック位相検出器9、LPF10及び電圧制御発振器1
1)内から除去することができ、クロック制御を安定化
し、かつ制御ループのループ内遅延時間を最小とするこ
とが可能であり、速やかなクロック位相同期の確立がで
きるという効果がある。
【0025】なお、本実施の形態では、アラーム信号の
1例として、フレーム同期が確立しているかどうかを示
す信号を用いたが、復調装置の誤りが増大して任意のエ
ラーレートを超えた場合に発せられる信号を用いてもよ
い。
【0026】[実施の形態の2]次に、本発明の他の本
実施の形態として、多値QAM(Quadrature Amplitude
Modulation )への応用を説明する。本発明は、QPS
Kだけでなく、多値QAMにも適用することができる。
多値QAMに適用する場合も、図1に示す復調装置の構
成、図4で説明したクロック位相検出器9の動作は実施
の形態の1と同じである。
【0027】実施の形態の1では、QPSKの場合を想
定して、I,Qの各々を2値で図示し説明したが、多値
QAMの場合には、I,Q信号点を2次元で表した図5
や、I,Q信号点を1次元で表した図6、図7におい
て、それぞれサンプルデータをm2QAM (mは、2,
4,8,16)の信号点へ拡張して考えれば良い。すな
わち、28QAM =64QAMの場合、I,Qそれぞれ
の信号点を2個から8個へ拡張すれば良い。
【0028】
【発明の効果】本発明によれば、受信装置が同期確立状
態にあり安定状態にある場合、選択手段は、直交誤差補
正手段から出力された互いに直交する2つの復調信号を
選択して出力することにより、クロック位相検出手段の
入力信号を直交誤差補正手段の出力から得ることになる
ので、送信変調装置の不完全性から生じる直交誤差の影
響を除去して、クロック位相検出の利得を最適とするこ
とができ、再生サンプリングクロックのジッタを抑圧す
ることが可能となり、伝搬路にフェージング等が発生し
復調装置のクロック同期の保持が厳しい状況下において
も安定したクロック同期を実現できるという効果が得ら
れる。また、受信装置が同期引き込み過程にあり不安定
状態にある場合、選択手段は、無限移相手段から出力さ
れた互いに直交する2つの復調信号を選択して出力する
ことにより、クロック位相検出手段の入力信号を直交誤
差補正手段を通らない信号から得ることになるので、ク
ロック制御ループ内の遅延時間を最小とし、かつ直交誤
差補正手段が安定化するまでの不安定動作を回避するこ
とで速やかなクロック同期を実現することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態となる復調装置の
構成を示すブロック図である。
【図2】 選択回路の構成を示すブロック図である。
【図3】 復調信号の正規の信号点位置を示す図であ
る。
【図4】 最適サンプリング位相を説明するための図で
ある。
【図5】 クロック位相検出器に入力される信号を2次
元の座標上で表した図である。
【図6】 図5のそれぞれの信号点を1次元で表した図
である。
【図7】 送信変調波に直交誤差成分が存在する場合に
クロック位相検出器が受ける影響を説明するための図で
ある。
【図8】 従来のクロック同期回路の構成を示すブロッ
ク図である。
【符号の説明】
1…アナログデジタルコンバーター、2…ロールオフフ
ィルタ、3…無限移相器、4…数値制御発振器、5…直
交制御回路、6…等化器、7…搬送波位相検出回路、8
…選択回路、9…クロック位相検出器、10…ローパス
フィルタ、11…電圧制御発振器。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 送信側で直交変調された変調信号を受信
    する受信装置に設けられる復調装置であって、 変調アナログ信号をサンプリングクロックに同期してサ
    ンプリングしディジタル信号に変換するA/D変換手段
    と、 A/D変換手段から出力された互いに直交する2つのデ
    ィジタル信号に位相回転制御を施して復調信号を得る無
    限移相手段と、 無限移相手段から出力された互いに直交する2つの復調
    信号から直交誤差成分を除去する直交誤差補正手段と、 受信装置が同期確立状態にある場合、前記直交誤差補正
    手段から出力された互いに直交する2つの復調信号を選
    択して出力し、受信装置が同期引き込み過程にある場
    合、前記無限移相手段から出力された互いに直交する2
    つの復調信号を選択して出力する選択手段と、 選択手段から出力された信号に基づいてサンプリングク
    ロックの位相情報を検出するクロック位相検出手段と、 クロック位相検出手段によって検出されたクロック位相
    情報を積分する積分手段と、 積分手段から出力された制御電圧に応じた周波数及び位
    相のサンプリングクロックを前記A/D変換手段に出力
    する電圧制御発振手段とを有することを特徴とする復調
    装置。
  2. 【請求項2】 請求項1記載の復調装置において、 前記クロック位相検出手段は、時間的に連続する第1の
    サンプル値と第2のサンプル値の極性が異なる場合に、
    前記第1のサンプル値の極性と第1、第2のサンプル値
    の中間点の極性の排他的論理和の結果を前記サンプリン
    グクロックの位相情報として出力することを特徴とする
    復調装置。
JP2000203453A 2000-07-05 2000-07-05 復調装置 Expired - Fee Related JP3449341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000203453A JP3449341B2 (ja) 2000-07-05 2000-07-05 復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203453A JP3449341B2 (ja) 2000-07-05 2000-07-05 復調装置

Publications (2)

Publication Number Publication Date
JP2002027005A true JP2002027005A (ja) 2002-01-25
JP3449341B2 JP3449341B2 (ja) 2003-09-22

Family

ID=18700855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203453A Expired - Fee Related JP3449341B2 (ja) 2000-07-05 2000-07-05 復調装置

Country Status (1)

Country Link
JP (1) JP3449341B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023607B2 (en) 2007-01-25 2011-09-20 Fujitsu Limited Frequency synchronization method and apparatus
CN106549666A (zh) * 2015-09-21 2017-03-29 晨星半导体股份有限公司 相位侦测器、时钟与数据恢复电路、以及相关的控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023607B2 (en) 2007-01-25 2011-09-20 Fujitsu Limited Frequency synchronization method and apparatus
CN106549666A (zh) * 2015-09-21 2017-03-29 晨星半导体股份有限公司 相位侦测器、时钟与数据恢复电路、以及相关的控制方法

Also Published As

Publication number Publication date
JP3449341B2 (ja) 2003-09-22

Similar Documents

Publication Publication Date Title
US5610948A (en) Digital demodulation apparatus
JPH07212421A (ja) Afc回路
WO2009081842A1 (ja) 位相雑音補正回路、送信装置、受信装置、無線装置、無線通信システム、及び位相雑音補正方法
US6191649B1 (en) Quadrature demodulator and method for quadrature demodulation
US4835483A (en) QAM demodulator with rapid resynchronization function
JP3206553B2 (ja) 復調装置
US20030026358A1 (en) Quadrature demodulator
KR100505669B1 (ko) 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법
EP1497946B1 (en) Symbol timing search algorithm
US7110475B2 (en) Digital TV receiver
US6057730A (en) Digital demodulator
US5644606A (en) Receiver with two synchronization loops
JP3449341B2 (ja) 復調装置
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
US6693978B1 (en) Carrier reproducing circuit
JP5136854B2 (ja) クロック再生回路、復調回路、受信機、及び無線通信システム、並びにクロック再生回路の動作方法
KR20050097393A (ko) 주파수 위상 동기루프회로 및 이를 사용하는 atscdtv 복조기.
JP2016140020A (ja) 受信装置及び受信装置の受信方法
KR0153604B1 (ko) 수신장치의 주파수 및 위상 자동 조절회로 및 방법
JPH07221805A (ja) 自動周波数制御装置
JP2002111766A (ja) 復調装置
JP3987268B2 (ja) 受信装置とその直交振幅復調回路
JP2890104B2 (ja) Qam復調装置
JP2001024562A (ja) デジタルpll装置およびシンボル同期装置
KR100709125B1 (ko) 위상잡음이 낮은 적응형 주파수 위상 검출 장치 및 그 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees