JP4332966B2 - テレビ放送用pll選局制御方法およびテレビ放送用pll選局制御装置 - Google Patents

テレビ放送用pll選局制御方法およびテレビ放送用pll選局制御装置 Download PDF

Info

Publication number
JP4332966B2
JP4332966B2 JP37386299A JP37386299A JP4332966B2 JP 4332966 B2 JP4332966 B2 JP 4332966B2 JP 37386299 A JP37386299 A JP 37386299A JP 37386299 A JP37386299 A JP 37386299A JP 4332966 B2 JP4332966 B2 JP 4332966B2
Authority
JP
Japan
Prior art keywords
pll
signal
control
channel selection
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37386299A
Other languages
English (en)
Other versions
JP2001189766A (ja
JP2001189766A5 (ja
Inventor
勝浩 浜田
進 宮嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP37386299A priority Critical patent/JP4332966B2/ja
Publication of JP2001189766A publication Critical patent/JP2001189766A/ja
Publication of JP2001189766A5 publication Critical patent/JP2001189766A5/ja
Application granted granted Critical
Publication of JP4332966B2 publication Critical patent/JP4332966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、デジタル放送用セットトップボックスにおけるフロントエンド部のQPSK復調器及び選局用チューナーにおける第1局部発振器のPLL選局制御方法に関するものである。
【0002】
【従来の技術】
図6に従来のPLL選局制御方法を有したQPSK復調システムの構造を示す。図6のQPSK復調システムは、QPSK変調信号を入力する入力手段11と、QPSK変調信号を後段のQPSK復調器システムに適した電力量に制御するAGCアッテネート手段12と、希望信号の選局周波数の信号以外を除去するための選局フィルタ手段13と、希望信号の選局周波数を発振するための第一局部発振器16と第一局部発振器16を制御するPLL制御手段14と、QPSK変調信号を中間周波数信号にダウンコンバートするミキサ15と、ダウンコンバートされたQPSK変調信号の波形整形をするSAWフィルタ手段17と、ベースバンド信号であるI,Q信号を作り出す検波手段18と、検波手段18の第2中間周波数を発振させる第2中間周波数発振器181と、アナログ信号をデジタル信号に変換するAD変換手段19と、受信帯域の制限と符号間干渉を抑制するための波形整形フィルタ手段110と、I,Q信号から搬送波を再生させる搬送波再生手段111と、QPSK復調の同期を判定する同期判定手段117と、I,Q信号からクロックを再生させるクロック再生手段112と、AGCアッテネート手段12に送る情報を作り出しシステム全体のゲインを調整するAGC手段113と、システムに信号が入力されているかどうかを検出する信号有無検出手段116と、I,Q信号の周波数誤差を検出する周波数誤差検出手段1141と、周波数誤差検出手段1141で検出された周波数誤差信号により周波数補正を行うAFC手段114と、AFC制御値を強制的に変動させるAFC制御値変動手段118と、デジタル信号をアナログ信号に変換するDA変換手段115と、QPSK復調器のAFCを外部のCPU等より制御する外部AFC制御手段140と、PLL制御手段14を外部のCPU等より制御する外部PLL選局制御手段130によって構成されている。
【0003】
以上のように構成されたQPSK復調システムについて、図6を用いてその動作を説明する。図6において、入力手段11から、QPSK変調信号が入力される。入力されたQPSK変調信号は、AGCアッテネート手段12によって、後段のQPSK復調システムに適した電力量に制御され、選局フィルタ手段13によって、希望信号の選局周波数の信号以外の信号を除去する。ミキサ15には、選局フィルタ手段13からの信号と、PLL制御手段14によって制御された第一局部発振器16からの信号が入力され、希望信号は中間周波数信号にダウンコンバートされる。そのダウンコンバートされた希望信号は、SAWフィルタ手段17によって波形整形され、検波手段18に入力され、第2中間周波数発振器181によって、ベースバンド信号であるI,Q信号が作り出される。それらのI,Q信号は、AD変換手段19により、アナログ信号からデジタル信号に変換され、波形整形フィルタ手段110により、受信帯域の制限と符号間干渉を抑制される。波形整形フィルタ手段110の出力のI,Q信号はそれぞれ搬送波再生手段111、クロック再生手段112、AGC手段113、周波数誤差検出手段1141に入力される。搬送波再生手段112では、I,Q信号から搬送波を再生し、QPSK復調の同期を判定する同期判定手段117に入力され、QPSK復調システムの同期を判定する。そして、後段の誤り訂正部へと信号は入力されていく。
【0004】
また、クロック再生手段112では、I,Q信号をもとにI、Q信号のクロック成分を算出しQPSK復調に必要なクロック再生を行う。また、AGC手段113では、DA変換手段115を介して、前段のAGCアッテネート手段12とループが組まれ、システム全体のゲイン調整を行なっている。そして、周波数誤差検出手段1141では、I,Q信号を使って位相誤差を検出することにより周波数誤差を求め、その周波数誤差情報をAFC手段114に入力し、AFC手段114では、周波数誤差の情報を平均化し、搬送波再生手段111で周波数誤差がセロになるように自動で周波数誤差制御されるようにAFC制御されるとともにAFC制御値変動手段118で強制的に変動を与えることも可能である。同期判定手段117では、QPSK復調器の同期判定を行なっており、QPSK復調器の同期判定処理および、外部からのAFC制御は、外部AFC制御手段140によって制御されている。また、外部からの選局制御・PLL制御は、外部PLL選局制御手段130によって制御されている。
【0005】
図5に、図6の外部AFC制御手段140によりAFC制御値変動手段118を介して制御されるAFC制御方法と、外部PLL選局制御手段130によりPLL制御手段を介し第一局部発振器16を制御する方法を示しており、このAFC制御は、QPSK復調器が同期状態にある時などでI、Q入力信号の周波数成分と搬送波再生を行おうとする周波数との周波数誤差が少ない場合には、AFC手段114により、周波数誤差がゼロになるようにAFC制御によって補正されるが、選局切替時等にQPSK復調器を同期させようとする場合にはダウンコンバートされたI,Q入力信号の周波数成分と搬送波再生を行おうとする周波数との周波数誤差が大きいため、外部AFC制御手段140によってAFC制御値を強制的に変動させるAFC制御値変動手段118を介し、図5に示すように、外部より強制的にAFC制御し周波数誤差をサーチする必要がある。
【0006】
AFC制御が可能な範囲として、AFC手段114とAFC制御値変動手段118では8ビットの2の補数表現されたデジタル制御値−128〜+127を扱い、おのおののAFC制御値が一定周期Tで、図5の外部AFC制御手段140によりAFC制御値変動手段118に強制的に書き込まれる。選局切替時等にQPSK復調器を同期させようとする場合には、ダウンコンバートされたI、Q入力信号と搬送波再生を行おうとする周波数との周波数誤差が未知のため、AFC制御可能な範囲をすべてサーチすることになり、同期させるまでの時間を短縮するためにも、4〜5回の制御ですべての範囲をサーチする。
【0007】
しかし、入力手段11より入力される信号の周波数と選局しようとする周波数との周波数誤差が非常に大きい場合には、周波数誤差検出手段1141によって周波数誤差を検出することが不可能となるため、外部PLL選局制御手段130によりPLL制御手段14を介して第一局部発振器16を制御し、周波数誤差検出手段1141で周波数誤差を検出することが可能になるまで図6に示すように周波数変化量Δfで、周波数を▲1▼→▲2▼→▲3▼→▲1▼→・・の順で第一局部発振器16の制御を繰り返す。
【0008】
以上2つのAFC制御とPLL選局制御を組み合わせてサーチすることによりQPSK復調器を同期させるまでに膨大な選局時間を要するが、入力手段11に信号が入力されている場合には、QPSK復調器を同期させるために必要な選局制御である。しかし、入力手段11の前段に通常接続されるアンテナを設置、調整する際において、アンテナがずれた方向にある時は信号が無入力状態となり、アンテナが目的の方向に近づけることができた場合はQPSK復調器に信号が入力させることになるが、アンテナがずれた方向にあり信号が無入力状態の時でもPLL選局制御を常に制御し続け、周波数のずれた入力信号までをサーチするためのPLL選局制御をも制御し続けるPLL選局制御方法であった。
【0009】
【発明が解決しようとする課題】
このように、入力信号の有無を判断せずにPLL選局を行うにより、入力信号が無い場合にもPLL選局制御をし続け、周波数のずれた入力信号までをサーチするためのPLL選局制御を継続してしまい、信号が入力された直後に必ず目的の周波数をPLL選局しているとは限らないため、その結果、入力信号捕まえることが難しく、選局時間が長くなる、あるいは、アンテナ調整が容易にできないという問題点があった。
【0010】
【課題を解決するための手段】
前記課題を解決するために、QPSK復調器に入力される信号の電力量を判断する信号有無検出手段を設けることにより入力信号の有無を判断し、PLL選局方法を切り換える。QPSK復調システムに入力信号が無い場合、信号有無検出手段により信号が無いと判断し、外部PLL選局制御手段を介して第1局部発振器の制御を停止させ、QPSK復調器のAFC制御のみを継続する。入力信号がQPSK復調システムに入力された場合、信号有無検出手段により信号が有ると判断し、外部PLL選局制御手段と外部AFC制御手段を介して第1局部発振器の制御とQPSK復調器のAFC制御を連動させることにより、PLL選局制御を行う。
【0011】
このように、QPSK復調器に入力される信号の電力量を判断する信号有無検出手段を設け、その検出結果から入力信号の有無を判断することによってPLL選局制御方法を切り換えることを特徴としたものである。
【0012】
本発明によれば、入力信号が無い時に不必要なPLL選局制御を停止させ、入力信号がQPSK復調システムに入力された時のみにPLL選局制御を行うことで、選局時間を短くし、アンテナ調整を容易させるPLL選局制御方法を提供できる。
【0013】
【発明の実施の形態】
本発明の請求項1に記載の発明は、QPSK復調器に入力される信号の電力量を判断する信号有無検出手段を設けることにより、入力信号の有無を判断することによってPLL選局方法を切り換えるPLL選局制御方法であり、QPSK復調システムに信号が入力されていない場合、信号有無検出手段により信号が無いと判断し、その検出結果を外部PLL選局制御手段に伝達させることで信号が入力されていない時の制御に切替える。その制御として、第1局部発振器の制御を選局しようとする周波数の中央に停止させ、QPSK復調器のAFC制御のみを継続する。
【0014】
一方、入力信号がQPSK復調システムに入力された場合には信号有無検出手段により信号が有ると判断し、その検出結果を外部PLL選局制御手段に伝達させることで信号が入力されている時の制御に切替える。その制御として、第1局部発振器の制御とQPSK復調器のAFC制御を連動させることにより、選局しようとする信号が入力された時のみにPLL選局制御を行うことで、周波数のずれた信号が入力された場合でも第一局部発振器の制御により選局を可能とするPLL選局制御として、制御時間を要するPLL選局制御を信号が入力されていない時に周波数のずれた信号をサーチするためのPLL選局制御を行わずに選局しようとする周波数の中央に停止しておくことにより信号が入力された時に不必要なPLL選局制御時間を短縮することを可能とするという作用を有する。
【0015】
本発明の請求項2に記載の発明は、QPSK復調器に入力される信号の電力量を判断する信号有無検出手段を設け、その検出結果から入力信号の有無を判断することによってPLL選局方法を切り換えるPLL選局制御方法であり、QPSK復調システムに信号が入力され、請求項1のPLL選局制御方法によってPLL選局制御値を正常なポイントに移行させることができた時、その正常なポイントにおけるPLL選局制御値を外部CPUに格納し、次回選局時のPLL制御初期値として用いることにより、周波数のずれた信号をサーチするためのPLL選局制御時間を短縮することを可能とするという作用を有する。
【0016】
以下、本発明の実施の形態について、図1から図4を用いて説明する。
【0017】
(実施の形態1)
図1および図2に本発明の実施の形態1におけるPLL選局制御方法を示す。この場合のPLL選局制御およびAFC制御は、図3におけるPLL制御手段14、AFC制御値変動126、外部PLL選局制御手段130、外部AFC制御手段140を用いた。図3によりPLL選局制御およびAFC制御を行うQPSK復調システムの構成を説明する。
【0018】
図3のQPSK復調システムは、QPSK変調信号を入力する入力手段11と、QPSK変調信号を後段のQPSK復調器システムに適した電力量に制御するAGCアッテネート手段12と、希望信号の選局周波数の信号以外を除去するための選局フィルタ手段13と、希望信号の選局周波数を発振するための第一局部発振器16と第一局部発振器16を制御するPLL制御手段14と、QPSK変調信号を中間周波数信号にダウンコンバートするミキサ15と、ダウンコンバートされたQPSK変調信号の波形整形をするSAWフィルタ手段17と、ベースバンド信号であるI,Q信号を作り出す検波手段18と、検波手段18の第2中間周波数を発振させる第2中間周波数発振器181と、アナログ信号をデジタル信号に変換するAD変換手段19と、受信帯域の制限と符号間干渉を抑制するための波形整形フィルタ手段110と、I,Q信号から搬送波を再生させる搬送波再生手段111と、QPSK復調の同期を判定する同期判定手段117と、I,Q信号からクロックを再生させるクロック再生手段112と、AGCアッテネート手段12に送る情報を作り出しシステム全体のゲインを調整するAGC手段113と、システムに入力されている電力量を検出し信号が入力されているかどうかを検出する信号有無検出手段116と、I,Q信号の周波数誤差を検出する周波数誤差検出手段1141と、周波数誤差検出手段1141で検出された周波数誤差信号により周波数補正を行うAFC手段114と、AFC制御値を強制的に変動させるAFC制御値変動手段118と、デジタル信号をアナログ信号に変換するDA変換手段115と、QPSK復調器のAFCを外部のCPU等より制御する外部AFC制御手段140と、PLL制御手段14を外部のCPU等より制御する外部PLL選局制御手段130によって構成されている。
【0019】
以上のように構成されたQPSK復調システムについて、図3を用いてその動作を説明する。図3において、入力手段11から、QPSK変調信号が入力される。入力されたQPSK変調信号は、AGCアッテネート手段12によって、後段のQPSK復調システムに適した電力量に制御され、選局フィルタ手段13によって、希望信号の選局周波数の信号以外の信号を除去する。ミキサ15には、選局フィルタ手段13からの信号と、PLL制御手段14によって制御された第一局部発振器16からの信号が入力され、希望信号は中間周波数信号にダウンコンバートされる。そのダウンコンバートされた希望信号は、SAWフィルタ手段17によって波形整形され、検波手段18に入力され、第2中間周波数発振器181によって、ベースバンド信号であるI,Q信号が作り出される。それらのI,Q信号は、AD変換手段19により、アナログ信号からデジタル信号に変換され、波形整形フィルタ手段110により、受信帯域の制限と符号間干渉を抑制される。
【0020】
波形整形フィルタ手段110の出力のI,Q信号はそれぞれ搬送波再生手段111、クロック再生手段112、AGC手段113、周波数誤差検出手段1141に入力される。搬送波再生手段112では、I,Q信号から搬送波を再生し、QPSK復調の同期を判定する同期判定手段117に入力され、QPSK復調システムの同期を判定する。そして、後段の誤り訂正部へと信号は入力されていく。
【0021】
また、クロック再生手段112では、I,Q信号をもとにI、Q信号のクロック成分を算出しQPSK復調に必要なクロック再生を行う。また、AGC手段113では、DA変換手段115を介して、前段のAGCアッテネート手段12とループが組まれ、システム全体のゲイン調整を行なっている。そして、周波数誤差検出手段1141では、I,Q信号を使って位相誤差を検出することにより周波数誤差を求め、その周波数誤差情報をAFC手段114に入力し、AFC手段114では、周波数誤差の情報を平均化し、搬送波再生手段111で周波数誤差がセロになるように自動で周波数誤差制御されるようにAFC制御されるとともにAFC制御値変動手段118で強制的に変動を与えることも可能である。
【0022】
同期判定手段117では、QPSK復調器の同期判定を行なっており、QPSK復調器の同期判定処理および、外部からのAFC制御は、外部AFC制御手段140によって制御されている。また、信号有無検出手段116からはシステムに信号が入力されているかどうかの有無情報が出力され、外部PLL選局制御手段130に入力される。また、外部からの選局制御・PLL制御は、外部PLL選局制御手段130によって制御される。
【0023】
図1および図2に、図3の外部AFC制御手段140によりAFC制御値変動手段118を介して制御するAFC制御方法と、外部PLL選局制御手段130によりPLL制御手段14を介し第一局部発振器16を制御するPLL選局制御方法を示しており、このAFC制御は、QPSK復調器が同期状態にある時などでI、Q入力信号の周波数成分と搬送波再生を行おうとする周波数との周波数誤差が少ない場合には、AFC手段114により、周波数誤差がゼロになるようにAFC制御によって補正されるが、選局切替時等にQPSK復調器を同期させようとする場合にはダウンコンバートされたI,Q入力信号と搬送波再生を行おうとする周波数との周波数誤差が多いため、外部AFC制御手段140によってAFC制御値を強制的に変動させるAFC制御値変動手段118を介し、図5に示すように、外部より強制的にAFC制御し周波数誤差をサーチする必要がある。
【0024】
AFC制御が可能な範囲として、AFC手段114とAFC制御値変動手段118では8ビットの2の補数表現されたデジタル制御値−128〜+127を扱い、おのおののAFC制御値が一定周期Tで、図3の外部AFC制御手段140によりAFC制御値変動手段118に強制的に書き込まれる。選局切替時等にQPSK復調器を同期させようとする場合には、ダウンコンバートされたI、Q入力信号と搬送波再生を行おうとする周波数との周波数誤差が未知のため、AFC制御可能な範囲をすべてサーチすることになり、同期させるまでの時間を短縮するためにも、4〜5回の制御ですべての範囲をサーチする。
【0025】
しかし、入力手段11より入力される信号の周波数と選局しようとする周波数との周波数誤差が非常に大きい場合には、周波数誤差検出手段1141によって周波数誤差を検出することが不可能となるため、外部PLL選局制御手段130によりPLL制御手段14を介して第一局部発振器16を制御し、周波数誤差検出手段1141で周波数誤差を検出することが可能になるまで図1に示すように周波数変化量Δfで、周波数を▲1▼→▲2▼→▲1▼→▲3▼→▲1▼→▲2▼→(以下繰り返し)の順で第一局部発振器16の制御を繰り返す。
【0026】
そこで、QPSK復調器に入力される信号の電力量を判断する信号有無検出手段116を設け、その判断結果によりPLL選局制御方法を切り替える。入力手段11に信号が入力されている場合には、信号有無検出手段116により信号が入力されていることを判断し、QPSK復調器を同期させるために、上記の2つのAFC制御、PLL選局制御を組み合わせて制御することにより、周波数がずれた入力信号をもサーチすることができ、QPSK復調器を同期させることが可能である。通常、入力手段11に入力される信号の周波数がずれて入力されることは、入力手段11の前段に接続されるアンテナのダウンコンバート周波数がずれることにより頻繁に起こり得るため、図1に示すように第一局部発振器の周波数を中央の▲1▼に対し、上側もしくは下側の▲2▼もしくは▲3▼の周波数に制御することが必要である。しかし、外部PLL選局制御手段130によりPLL制御手段14を介して第一局部発振器16の周波数を、図1に示す▲2▼および▲3▼に制御するにはAFC制御を組み合わせて行うため制御時間を要する。
【0027】
一方、入力手段11に信号が入力されていない場合には、信号有無検出手段116により信号が無入力であることを判断し、図2に示すように第一局部発振器16の周波数を中央の周波数▲1▼に停止させ、図3のAFC手段114とAFC制御値変動手段118により、8ビットの2の補数表現されたデジタル制御値−128〜+127を扱い、おのおののAFC制御値が一定周期Tで、図3の外部AFC制御手段140によりAFC制御値変動手段118に強制的に書き込むというAFC制御のみを継続させる。
【0028】
このように信号が入力されていないことを信号有無検出手段116で判断し、第一局部発振器16を中央の周波数▲1▼に停止させておき、信号が入力されていないために周波数がずれた信号までをサーチする必要がないため、図1に示す周波数▲2▼および▲3▼に制御するためにかかる時間を短縮させる。そして、無入力状態から信号が入力された時には、図1に示すように第一局部発振器の周波数を▲2▼から▲1▼へ制御させる時間、または▲3▼から▲1▼へ制御させる時間を必要とせずに、中央の周波数である▲1▼のポイントからサーチが開始されるように制御を切り替えるように作用する。
【0029】
また、信号が入力状態から無入力状態に移行した場合には、図1に示すように第一局部発振器の周波数を▲2▼から▲1▼への制御、または周波数を▲3▼から▲1▼へ移動させる制御を行った後に、信号が入力されていない時の制御に遷移させ、図2に示すように第一局部発振器16を中央の周波数▲1▼に停止させ、AFC制御のみを継続させる制御に切り替えるように作用する。
【0030】
(実施の形態2)
図4に本発明の実施の形態2におけるPLL選局制御方法を有するQPSK復調システムを示す。
【0031】
図4のQPSK復調システムは、QPSK変調信号を入力する入力手段11と、QPSK変調信号を後段のQPSK復調器システムに適した電力量に制御するAGCアッテネート手段12と、希望信号の選局周波数の信号以外を除去するための選局フィルタ手段13と、希望信号の選局周波数を発振するための第一局部発振器16と第一局部発振器16を制御するPLL制御手段14と、QPSK変調信号を中間周波数信号にダウンコンバートするミキサ15と、ダウンコンバートされたQPSK変調信号の波形整形をするSAWフィルタ手段17と、ベースバンド信号であるI,Q信号を作り出す検波手段18と、検波手段18の第2中間周波数を発振させる第2中間周波数発振器181と、アナログ信号をデジタル信号に変換するAD変換手段19と、受信帯域の制限と符号間干渉を抑制するための波形整形フィルタ手段110と、I,Q信号から搬送波を再生させる搬送波再生手段111と、QPSK復調の同期を判定する同期判定手段117と、I,Q信号からクロックを再生させるクロック再生手段112と、AGCアッテネート手段12に送る情報を作り出しシステム全体のゲインを調整するAGC手段113と、システムに入力されている電力量を検出し信号が入力されているかどうかを検出する信号有無検出手段116と、I,Q信号の周波数誤差を検出する周波数誤差検出手段1141と、周波数誤差検出手段1141で検出された周波数誤差信号により周波数補正を行うAFC手段114と、AFC制御値を強制的に変動させるAFC制御値変動手段118と、デジタル信号をアナログ信号に変換するDA変換手段115と、QPSK復調器のAFCを外部のCPU等より制御する外部AFC制御手段140と、PLL制御手段14を外部のCPU等より制御する外部PLL選局制御手段130と、外部PLL選局制御手段130の選局制御設定値を格納しておくためのPLL選局制御値格納手段150によって構成されている。
【0032】
以上のように構成されたQPSK復調システムについて、図4を用いてその動作を説明する。図4において、入力手段11から、QPSK変調信号が入力される。入力されたQPSK変調信号は、AGCアッテネート手段12によって、後段のQPSK復調システムに適した電力量に制御され、選局フィルタ手段13によって、希望信号の選局周波数の信号以外の信号を除去する。
【0033】
ミキサ15には、選局フィルタ手段13からの信号と、PLL制御手段14によって制御された第一局部発振器16からの信号が入力され、希望信号は中間周波数信号にダウンコンバートされる。そのダウンコンバートされた希望信号は、SAWフィルタ手段17によって波形整形され、検波手段18に入力され、第2中間周波数発振器181によって、ベースバンド信号であるI,Q信号が作り出される。それらのI,Q信号は、AD変換手段19により、アナログ信号からデジタル信号に変換され、波形整形フィルタ手段110により、受信帯域の制限と符号間干渉を抑制される。
【0034】
波形整形フィルタ手段110の出力のI,Q信号はそれぞれ搬送波再生手段111、クロック再生手段112、AGC手段113、周波数誤差検出手段1141に入力される。搬送波再生手段112では、I,Q信号から搬送波を再生し、QPSK復調の同期を判定する同期判定手段117に入力され、QPSK復調システムの同期を判定する。そして、後段の誤り訂正部へと信号は入力されていく。
【0035】
また、クロック再生手段112では、I,Q信号をもとにI、Q信号のクロック成分を算出しQPSK復調に必要なクロック再生を行う。また、AGC手段113では、DA変換手段115を介して、前段のAGCアッテネート手段12とループが組まれ、システム全体のゲイン調整を行なっている。そして、周波数誤差検出手段1141では、I,Q信号を使って位相誤差を検出することにより周波数誤差を求め、その周波数誤差情報をAFC手段114に入力し、AFC手段114では、周波数誤差の情報を平均化し、搬送波再生手段111で周波数誤差がセロになるように自動で周波数誤差制御されるようにAFC制御されるとともにAFC制御値変動手段118で強制的に変動を与えることも可能である。
【0036】
同期判定手段117では、QPSK復調器の同期判定を行なっており、QPSK復調器の同期判定処理および、外部からのAFC制御は、外部AFC制御手段140によって制御されている。また、信号有無検出手段116からはシステムに信号が入力されているかどうかの有無情報が出力され、外部PLL選局制御手段130に入力される。また、外部からの選局制御・PLL制御は、外部PLL選局制御手段130によって制御される。
【0037】
以上のように動作するQPSK復調システムにおいて、請求項1記載の信号有無検出手段を設けることにより信号が入力されているかいないかによってPLL選局制御方法を図1および図2のように切り替える制御方法により第一局部発振器16を制御し、QPSK復調システムを同期状態にすることができた時に、外部PLL選局制御手段130によりPLL制御手段14を介し第一局部発振器16を制御した外部PLL選局制御手段130のPLL選局制御設定値をPLL選局制御値格納手段150に格納しておく。
【0038】
このPLL選局制御設定値は、図1に示す第一局部発振器16の周波数▲1▼もしくは▲2▼もしくは▲3▼のいずれかである。この値を、選局切替時に外部PLL選局制御手段130によってPLL選局制御される際に、PLL選局制御初期値として外部PLL選局制御手段130に入力することにより、一回のPLL選局制御により選局しようとする周波数へ第一局部発振器16を設定させ、選局時間を短縮させる。また、PLL選局制御値格納手段150によって格納されたPLL選局制御設定値は、請求項1記載のPLL選局制御方法によりQPSK復調システムを同期状態にすることができた時ごとに更新する。
【0039】
【発明の効果】
以上のように、本発明のPLL選局制御方法によれば、QPSK復調器に入力される電力量を判断する信号有無検出手段を設けることにより、入力信号の有無を判断し、PLL選局方法を切り換えることで、入力信号が無い時に不必要なPLL選局制御を停止させ、入力信号がQPSK復調システムに入力された時のみにPLL選局制御を行うことで、選局時間を短くし、アンテナ調整を容易にすることが可能なPLL選局制御方法を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるPLL選局制御方法の図
【図2】本発明の一実施の形態によるPLL選局制御方法の図
【図3】本発明の一実施の形態によるQPSK復調システムのブロック構成図
【図4】本発明の一実施の形態によるQPSK復調システムのブロック構成図
【図5】従来のPLL選局制御方法の図
【図6】従来のQPSK復調システムのブロック構成図
【符号の説明】
11 入力手段
12 AGCアッテネート手段
13 選局フィルタ手段
14 PLL制御手段
15 ミキサ
16 第一局部発振器
17 SAWフィルタ
18 検波手段
181 第2中間周波数発振器
19 AD変換手段
110 波形整形フィルタ手段
111 搬送波再生手段
112 クロック再生手段
113 AGC手段
114 AFC手段
1141 周波数誤差検出手段
115 DA変換手段
116 信号有無検出手段
117 同期判定手段
118 AFC制御値変動手段
130 外部PLL選局制御手段
140 外部AFC制御手段
150 PLL選局制御値格納手段

Claims (4)

  1. 変調信号を入力するステップと、前記変調信号を選局するため発振器の周波数調整を行うPLL選局制御ステップと、PLL選局制御した周波数を中心に周波数の微調制御を行うAFC制御ステップと、前記変調信号を入力してシステムのゲインを調整するステップと、前記ゲインの調整ステップ後のシステムの電力量を検出して前記変調信号の信号有無を検出するステップとを有し、前記PLL選局制御ステップは、前記信号有無検出ステップの検出結果が信号無のときPLL選局制御を停止し、PLL選局制御の周波数を中央の周波数に停止させることを特徴とするテレビ放送用PLL選局制御方法。
  2. 前記PLL選局ステップ時に選局制御した選局制御設定値を格納するステップと、前記選局制御設定値をPLL選局制御初期値として設定するステップとを有することを特徴とする請求項1記載のテレビ放送用PLL選局制御方法。
  3. 変調信号を入力する入力部と、前記入力部が入力した前記変調信号を選局するため発振器の周波数調整を行うPLL選局制御部と、PLL選局制御した周波数を中心に周波数の微調制御を行うAFC制御部と、前記変調信号を入力してシステムのゲインを調整するAGC部と、前記AGC部からシステムの電力量を検出して前記変調信号の信号有無を検出する信号有無検出部とを備え、前記PLL選局制御部は、前記信号有無検出部の検出結果が信号無のときPLL選局制御を停止し、PLL選局制御の周波数を中央の周波数に停止させることを特徴とするテレビ放送用PLL選局制御装置。
  4. 前記PLL選局制御部が選局制御した選局制御設定値を格納するPLL選局制御設定値格納部を備え、前記PLL選局制御部が前記選局制御設定値をPLL選局制御初期値として設定することを特徴とする請求項3記載のテレビ放送用PLL選局制御装置。
JP37386299A 1999-12-28 1999-12-28 テレビ放送用pll選局制御方法およびテレビ放送用pll選局制御装置 Expired - Fee Related JP4332966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37386299A JP4332966B2 (ja) 1999-12-28 1999-12-28 テレビ放送用pll選局制御方法およびテレビ放送用pll選局制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37386299A JP4332966B2 (ja) 1999-12-28 1999-12-28 テレビ放送用pll選局制御方法およびテレビ放送用pll選局制御装置

Publications (3)

Publication Number Publication Date
JP2001189766A JP2001189766A (ja) 2001-07-10
JP2001189766A5 JP2001189766A5 (ja) 2007-01-25
JP4332966B2 true JP4332966B2 (ja) 2009-09-16

Family

ID=18502889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37386299A Expired - Fee Related JP4332966B2 (ja) 1999-12-28 1999-12-28 テレビ放送用pll選局制御方法およびテレビ放送用pll選局制御装置

Country Status (1)

Country Link
JP (1) JP4332966B2 (ja)

Also Published As

Publication number Publication date
JP2001189766A (ja) 2001-07-10

Similar Documents

Publication Publication Date Title
KR100274290B1 (ko) 텔레비젼 신호 동조용 텔레비젼 수신기
JP2971033B2 (ja) テレビジョン信号受信機におけるディジタル搬送波復旧装置及び方法
EP0962046B1 (en) System and method for harmonic interference avoidance in carrier recovery for digital demodulation
KR100505669B1 (ko) 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법
JP4332966B2 (ja) テレビ放送用pll選局制御方法およびテレビ放送用pll選局制御装置
MXPA04010334A (es) Algoritmo de busqueda de temporizacion de simbolo.
JP3966523B2 (ja) 自動周波数制御回路及び自動周波数制御方法
US6693978B1 (en) Carrier reproducing circuit
JP3792904B2 (ja) 受信装置、及び通信装置
JPH07297872A (ja) 復調装置
JP3383318B2 (ja) デジタル変調波の復調装置
JP3342892B2 (ja) デジタル変調波の搬送波再生回路
JP3550960B2 (ja) デジタル復調システム
JP3541643B2 (ja) Afc制御装置
JPH07162470A (ja) ディジタル受信装置
KR0159440B1 (ko) 수신기의 주파수 오프셋 복구회로 및 방법
JP2000236364A (ja) ディジタル復調装置
JP3511354B2 (ja) Pllフィードフォワード回路
JPH07273821A (ja) 復調装置
JP2001309259A (ja) ディジタル放送受信装置、媒体及び情報集合体
JPH06152458A (ja) Pll選局装置
JPH06152457A (ja) Pll選局装置
JPH06334698A (ja) デジタル変調波の復調装置
JPH08163196A (ja) 復調回路
JPH06120992A (ja) デジタル変調波の復調回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061205

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees