JP3792904B2 - 受信装置、及び通信装置 - Google Patents
受信装置、及び通信装置 Download PDFInfo
- Publication number
- JP3792904B2 JP3792904B2 JP21215298A JP21215298A JP3792904B2 JP 3792904 B2 JP3792904 B2 JP 3792904B2 JP 21215298 A JP21215298 A JP 21215298A JP 21215298 A JP21215298 A JP 21215298A JP 3792904 B2 JP3792904 B2 JP 3792904B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- frequency
- control signal
- master clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル移動体通信システム等のクロック再生を必要とする通信装置に用いられ、ディジタル信号処理を行うための基準となるマスタクロック発振器の周波数を補正する自動周波数補正装置及びそれを用いた受信装置に関するものである。
【０００２】
【従来の技術】
従来の技術では、プリアンブル信号によってのみクロック再生する場合、クロック再生後もプリアンブル信号以外の部分でオーバーサンプリングし続けるため、プリアンブル信号以外の信号をオーバーサンプリングする動作に必要な消費電力が余分にかかっていた。
【０００３】
また、プリアンブル部分でのみクロック再生を行う場合、一般的に送受信機間のマスタクロックの周波数ずれによって、推定したデータ識別タイミング信号が本来希望する受信データのタイミングに対して、１フレーム間で徐々にずれる為、誤り率が劣化する要因となる。
【０００４】
従来の対策としては、マスタクロックの周波数ずれが問題にならない程度のフレーム長に設定するか、もしくは位相検出の量子化数すなわちオーバーサンプリング数を増やすことが挙げられる。
【０００５】
しかし、フレーム長を短くすることは伝送効率の低下につながり、また、量子化数を増やすことはマスタクロックの周波数を大幅に高める必要があるため、半導体素子の物理的特性や消費電力の問題から実用的ではなかった。
【０００６】
【発明が解決しようとする課題】
このように移動体通信等に用いられる通信装置では、伝送効率を低下させず、かつマスタクロックの周波数を大幅に高めることなく良好な受信特性を得ることが要求されている。
【０００７】
本発明は、オーバーサンプリングする動作に必要な消費電力を低減し、また、伝送効率低下に影響する送受信装置間のマスタクロックの周波数誤差を改善し、良好な受信特性を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この課題を解決するために本発明は、受信装置を、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行い、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段とを有するように構成したもので、プリアンブル信号受信時とそれ以外の信号の受信時とでサンプリング数を切り替えることができるため、プリアンブル信号受信時以外はサンプリング数を減らして回路の消費電力を抑えることができ、更に、プリアンブル信号受信時以外では、クロック再生動作をオフにすることで更に回路の消費電力を抑えることができる。
【０００９】
これにより、低消費電力化された受信装置及びそれを用いた通信装置が得られる。
【００１２】
また、本発明は、受信装置を、受信データを用いて生成されたフレーム同期信号を入力してそのエッジを検出し、前記エッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すエッジ信号を生成するエッジ生成手段と、前記エッジ信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と前記受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行し、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段とを有するように構成したもので、プリアンブル信号受信時とそれ以外の信号の受信時とでサンプリング数を切り替えることができるため、プリアンブル信号受信時以外はサンプリング数を減らして回路の消費電力を抑えることができ、更に、プリアンブル信号受信時以外では、クロック再生動作をオフにすることで更に回路の消費電力を抑えることができる。
【００１３】
これにより、低消費電力化された受信装置及びそれを用いた通信装置が得られる。
【００１６】
あるいは、本発明は、自動周波数補正装置を、データ識別タイミング信号やエッジ信号であるタイミング信号を入力し、前記タイミング信号と過去のタイミング信号とを用いて位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて送信機側マスタクロックと受信機側マスタクロックとの周波数ずれを推定し、前記受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号をディジタル／アナログ変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力から高周波成分を除去するフィルタ手段と、前記フィルタ手段の出力を用いて発振周波数を補正した前記受信機側マスタクロックを生成する電圧制御発振器とを有するように構成するか、あるいは、Ｄ／Ａ変換手段とフィルタ手段と電圧制御発振器の代わりに、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するディジタル制御発振器とを有するように構成したもので、送受信機間の周波数ずれを自動的に補正することができる。
【００１７】
これにより、伝送効率を低下させずに、誤り率の劣化を抑えることを可能にする受信装置及びそれを用いた通信装置が得られる。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と、前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行い、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段と、前記データ識別タイミング信号の入力される周期と受信機側マスタクロックとを用いて、前記データ識別タイミング信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて、送信機側マスタクロックと前記受信機側マスタクロックとの周波数ずれを推定し、受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するマスタクロック発生手段と、を含み、発振周波数を制御した補正後受信機側マスタクロックを、前記データ識別タイミング信号生成手段、前記回路動作制御信号生成手段、前記サンプリングクロック切替手段及び前記クロック再生手段に出力する自動周波数補正装置と、を有する受信装置であり、制御信号により必要に応じてオーバーサンプリング数を切り替えることができるため、不要な電力の消費が抑えられ、更に、制御信号により必要に応じてクロック再生動作のオン／オフを切り替えることができるため、不要な電力の消費が抑えられ、また、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの周波数の大幅な引き上げが不要で、簡単な回路で送受信機間の周波数ずれを自動的に補正できるという作用を有する。
本発明の請求項２に記載の発明は、受信データを用いて生成されたフレーム同期信号を入力してそのエッジを検出し、前記エッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すエッジ信号を生成するエッジ生成手段と、前記エッジ信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と、前記受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行い、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段と、前記エッジ信号の入力される周期と受信機側マスタクロックとを用いて、前記エッジ信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて、送信機側マスタクロックと前記受信機側マスタクロックとの周波数ずれを推定し、前記受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するマスタクロック発生手段と、を含み、発振周波数を制御した補正後受信機側マスタクロックを、前記エッジ生成回路、前記データ識別タイミング信号生成手段、前記回路動作制御信号生成手段、前記サンプリングクロック切替手段及び前記クロック再生手段に出力する自動周波数補正装置と、を有する受信装置であり、制御信号により必要に応じてオーバーサンプリング数を切り替えることができるため、不要な電力の消費が抑えられ、更に、制御信号により必要に応じてクロック再生動作のオン／オフを切り替えることができるため、不要な電力の消費が抑えられ、また、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの大幅な周波数引き上げが不要で、簡単な回路で送受信機間の周波数ずれを自動的に補正できるという作用を有する。
【００２０】
そして請求項３に記載の発明のように、前記制御信号が、２値ディジタル信号であり、前記サンプリングクロック切替手段に対しては、プリアンブル信号受信時とそれ以外の信号受信時とで値を切り替えることによりサンプリング数を切り替えたサンプリングクロック信号を生成させ、前記クロック再生手段に対しては、クロック再生動作のイネーブル信号として用いられる請求項１又は２記載の受信装置とするのが、好適である。
【００２４】
請求項４に記載の発明は、前記マスタクロック発生手段は、前記周波数制御信号をディジタル／アナログ変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力から高周波成分を除去するフィルタ手段と、前記フィルタ手段の出力を用いて発振周波数を補正した前記受信機側マスタクロックを生成する電圧制御発振器とを有する請求項３記載の受信装置であり、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの周波数の大幅な引き上げが不要で、簡単な回路で送受信機間の周波数ずれを自動的に補正できるという作用を有する。
【００２５】
請求項５に記載の発明は、前記マスタクロック発生手段は、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するディジタル制御発振器である請求項３記載の受信装置であり、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの大幅な周波数引き上げが不要で、簡単な回路で送受信機間の周波数ずれを自動的に補正できるという作用を有する。
【００２６】
そして請求項６に記載の発明のように、前記位相誤差検出手段は、予め設定されたプリアンブル信号受信時のオーバーサンプリング数まで受信機側マスタクロックをカウントし、その後カウント値を初期値に戻し、再び前記オーバーサンプリング数までカウントすることを繰り返すカウンタと、タイミング信号の全てまたは一部のタイミングで前記カウンタのカウント値を読み込むカウンタ値判定器と、前記カウント値とそれ以前のタイミングで読み込んだカウント値との差を位相誤差として算出する減算器とを有する請求項４または５記載の受信装置とするのが、好適である。
【００３２】
請求項７に記載の発明は、請求項１ないし６のいずれか記載の受信装置を有する通信装置であり、消費電力が抑えられるとともに、送受信機間の周波数ずれが自動補正された安定したマスタクロックを有する受信装置を用いた通信装置が得られるという作用を有する。
【００３３】
以下に、本発明の実施の形態について、図１から図６を用いて説明する。
（実施の形態１）
本実施の形態では、π／４ＤＱＰＳＫ変調を用いた通信を例として説明する。
【００３４】
図１は本実施の形態における受信装置の構成を示すブロック図であり、主に復調べースバンド部を示す。１００、１０１はそれぞれ、直交検波後にナイキストフィルタを通過した受信信号の同相成分と直交成分である。それぞれ、１０２、１０３のＡ／Ｄ変換器においてディジタル信号１０４、１０５に変換された後、位相変換器１０６により、位相情報信号１０７に変換される。位相情報信号１０７は加算器１１０に入力され、遅延器１０８により１シンボル分遅延した信号１０９との差をとることで、ベースバンド遅延検波を行う。ベースバンド遅延検波後の受信信号１１１をもとに、データ識別タイミング参照信号発生回路１１２は、受信装置がプリアンブル信号を受信したときに特定のパターンを発生するデータ識別タイミング参照信号１１３を生成する。データ識別タイミング信号発生回路１１４は、データ識別タイミング参照信号１１３を基にプリアンブル信号を検出し、検出タイミングにあわせてデータ識別タイミング信号１１５を発生する。
【００３５】
すなわちデータ識別タイミング信号生成手段は、データ識別タイミング参照信号発生回路１１２とデータ識別タイミング信号発生回路１１４とを有するもので、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号１１５を発生する。
【００３６】
回路動作制御信号生成器１１６は、データ識別タイミング信号１１５をもとに、プリアンブル信号受信時と、それ以外の信号受信時とのタイミングを推定し、例えば、プリアンブル信号受信時に１、それ以外の信号受信時に０の２値ディジタル信号である回路動作制御信号１１７を生成する。
【００３７】
サンプリングクロック切替器１２０は、回路動作制御信号１１７の状態によって、例えばマスタクロック１１９の分周数を切り替えたサンプリングクロック１２１を生成する。そして、このサンプリングクロック１２１を用いて、Ａ／Ｄ変換器１０２、１０３のサンプリング周期を切り替える。これにより、プリアンブル信号受信時以外はサンプリング数を減らすことができるため、低消費電力化を行うことができる。
【００３８】
クロック再生回路１２２は、データ識別タイミング信号１１５の発生タイミングをもとに、シンボルクロック１２３とビットクロック１２４を再生する。このシンボルクロック１２３とビットクロック１２４とを用いて、判定器１２５は受信信号１１１を判定し、受信データ１２６を出力する。
【００３９】
ここでクロック再生回路１２２は、回路動作制御信号１１７をイネーブル信号として利用し、プリアンブル信号受信時のみ上記のクロック再生動作を行い、それ以外の信号受信時は、過去に再生したクロックの位相を保持し続けることにより、クロック再生動作を停止することができる。このようにすることで、プリアンブル信号受信時以外では、クロック再生動作をオフにすることができるため、更に回路の消費電力を抑えることができる。
【００４０】
また、自動周波数補正装置１１８は、データ識別タイミング信号１１５をもとに、送信機と受信機のマスタクロックの周波数ずれを検出し、受信機のディジタル部のマスタクロックの周波数を制御することにより、送受信機間のマスタクロックの周波数ずれを補正したマスタクロック１１９を回路各部に出力するもので、これを用いることで送受信機間の周波数ずれを自動的に補正した安定したマスタクロックを各部に供給することができ、伝送効率を低下させずに、誤り率の劣化を抑えることができる。
【００４１】
以上のように本実施の形態によれば、受信装置を、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段とを有するように構成することにより、プリアンブル信号受信時とそれ以外の信号の受信時とでサンプリング数を切り替えることができるため、プリアンブル信号受信時以外はサンプリング数を減らして回路の消費電力を抑えることができる。
【００４２】
更に、データ識別タイミング信号を用いて受信データ判定用のクロック再生を行うクロック再生手段を有し、前記クロック再生手段が、制御信号に基づいて前記クロック再生動作のオン／オフを行うように構成することにより、プリアンブル信号受信時以外ではクロック再生動作をオフにすることで、更に回路の消費電力を抑えることができる。
【００４３】
そしてこのような構成により、低消費電力化された受信装置及びそれを用いた通信装置が得られる。
【００４４】
また、データ識別タイミング信号をもとに送受信機間のマスタクロックの周波数ずれを補正したマスタクロックを回路各部に出力する自動周波数補正装置を有するように構成することにより、送受信機間の周波数ずれを自動的に補正した安定したマスタクロックを各部に供給することができる。
【００４５】
そしてこのような構成により、伝送効率を低下させずに、誤り率の劣化を抑えることを可能にする受信装置及びそれを用いた通信装置が得られる。
【００４６】
（実施の形態２）
本実施の形態では、π／４ＤＱＰＳＫ変調を用いた通信を例として説明する。
【００４７】
図２は本実施の形態における受信装置の構成を示すブロック図であり、主に復調ベースバンド部を示す。１００、１０１はそれぞれ、直交検波後にナイキストフィルタを通過した受信信号の同相成分と直交成分である。それぞれ、１０２、１０３のＡ／Ｄ変換器においてディジタル信号１０４、１０５に変換された後、位相変換器１０６により、位相情報信号１０７に変換される。位相情報信号１０７は加算器１１０に入力され、遅延器１０８により１シンボル分遅延した信号１０９との差をとることで、ベースバンド遅延検波を行う。ベースバンド遅延検波後の受信信号１１１をもとに、データ識別タイミング参照信号発生回路１１２は、受信装置がプリアンブル信号を受信したときに特定のパターンを発生するデータ識別タイミング参照信号１１３を発生する。データ識別タイミング信号発生回路１１４は、データ識別タイミング参照信号１１３を基にプリアンブル信号を検出し、検出タイミングにあわせてデータ識別タイミング信号１１５を発生する。
【００４８】
すなわちデータ識別タイミング信号生成手段は、データ識別タイミング参照信号発生回路１１２とデータ識別タイミング信号発生回路１１４とを有するもので、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号１１５を発生する。
【００４９】
チャネルデコーダ２００は、受信データ１２６を入力信号として、ユニークワードを検出してフレーム同期を行い、フレーム同期信号２０１を発生する。エッジ生成回路２０２では、フレーム同期信号２０１のエッジを検出し、このエッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すように調整された、プリアンブル信号の検出を示すエッジ信号２０３を生成する。
【００５０】
回路動作制御信号生成器１１６は、エッジ信号２０３をもとに、プリアンブル信号受信時と、それ以外の信号受信時とのタイミングを推定し、例えば、プリアンブル信号受信時に１、それ以外の信号受信時に０の２値ディジタル信号である回路動作制御信号１１７を生成する。
【００５１】
サンプリングクロック切替器１２０は、回路動作制御信号１１７の状態によって、例えばマスタクロック１１９の分周数を切り替えたサンプリングクロック１２１を生成する。そして、このサンプリングクロック１２１を用いて、Ａ／Ｄ変換器１０２、１０３のサンプリング周期を切り替える。これにより、プリアンブル信号受信時以外はサンプリング数を減らすことができるため、低消費電力化を行うことができる。
【００５２】
クロック再生回路１２２は、データ識別タイミング信号１１５の発生タイミングをもとに、シンボルクロック１２３とビットクロック１２４を再生する。このシンボルクロック１２３とビットクロック１２４とを用いて、判定器１２５では受信信号１１１を判定して受信データ１２６を出力するとともに、チャネルデコーダ２００では前述のように受信データ１２６を入力してフレーム同期信号２０１を発生する。
【００５３】
ここでクロック再生回路１２２は、回路動作制御信号１１７をイネーブル信号として利用し、プリアンブル信号受信時のみ上記のクロック再生動作を行い、それ以外の信号受信時は、過去に再生したクロックの位相を保持し続けることにより、クロック再生動作を停止することができる。このようにすることで、プリアンブル信号受信時以外では、クロック再生動作をオフにすることができるため、更に回路の消費電力を抑えることができる。
【００５４】
また、自動周波数補正装置１１８は、エッジ信号２０３をもとに、送信機と受信機のマスタクロックの周波数ずれを検出し、受信機のディジタル部のマスタクロックの周波数を制御することにより、送受信機間のマスタクロックの周波数ずれを補正したマスタクロック１１９を回路各部に出力するもので、これを用いることで送受信機間の周波数ずれを自動的に補正した安定したマスタクロックを各部に供給することができ、伝送効率を低下させずに、誤り率の劣化を抑えることができる。
【００５５】
以上のように本実施の形態によれば、受信装置を、受信データを用いて生成されたフレーム同期信号を入力してそのエッジを検出し、前記エッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すエッジ信号を生成するエッジ生成手段と、前記エッジ信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段とを有するように構成することにより、プリアンブル信号受信時とそれ以外の信号の受信時とでサンプリング数を切り替えることができるため、プリアンブル信号受信時以外はサンプリング数を減らして回路の消費電力を抑えることができる。
【００５６】
更に、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行うクロック再生手段を有し、前記クロック再生手段が、制御信号に基づいて前記クロック再生動作のオン／オフを行うように構成することにより、プリアンブル信号受信時以外ではクロック再生動作をオフにすることで、更に回路の消費電力を抑えることができる。
【００５７】
そしてこのような構成により、低消費電力化された受信装置及びそれを用いた通信装置が得られる。
【００５８】
また、エッジ信号をもとに送受信機間のマスタクロックの周波数ずれを補正したマスタクロックを回路各部に出力する自動周波数補正装置を有するように構成することにより、送受信機間の周波数ずれを自動的に補正した安定したマスタクロックを各部に供給することができる。
【００５９】
そしてこのような構成により、伝送効率を低下させずに、誤り率の劣化を抑える受信装置及びそれを用いた通信装置が得られる。
【００６０】
（実施の形態３）
図３は本実施の形態における自動周波数補正装置の構成を示すブロック図である。図３において、位相誤差検出回路３００は、トリガパルス信号を用いて生成されたタイミング信号を入力し、過去のタイミング信号との位相誤差を検出して位相誤差信号３０１を発生する。図３では、タイミング信号として、受信信号から検出されるプリアンブル信号の検出タイミングに同期して発生するデータ識別タイミング信号１１５を用いた場合を示し、位相誤差検出回路３００で、例えば１フレーム間におけるデータ識別タイミング信号１１５の発生タイミングをもとに、過去のデータ識別タイミング信号との位相誤差を検出して位相誤差信号３０１を発生する。
【００６１】
周波数誤差推定回路３０２は、位相誤差信号３０１をもとに送受信機間のマスタクロックの周波数誤差を推定し、周波数制御信号３０３を生成する。
【００６２】
周波数制御信号３０３は、ディジタル／アナログ変換を行うＤ／Ａ変換器３０４でアナログ信号３０５に変換され、ローパスフィルタ（ＬＰＦ）３０６で高周波成分を取り除かれた後、コントロール電圧信号３０７として電圧制御発振器（ＶＣＯ）３０８に入力される。
【００６３】
ＶＣＯ３０８では、コントロール電圧信号３０７を用いて発振周波数を制御し、補正されたマスタクロック１１９を生成して回路各部に出力する。
【００６４】
このようにしてマスタクロック１１９の発振周波数を補正することで、オーバーサンプリング数を増やすための大幅なマスタクロックの周波数引き上げを行うことなく、簡単な回路で送受信機間の周波数ずれを自動的に補正することができる。
【００６５】
また、本実施の形態における自動周波数補正装置は、図４の構成としても良い。図４は本実施の形態における自動周波数補正装置の構成を示すブロック図である。図４において、位相誤差検出回路３００と周波数誤差推定回路３０２は、図３と同様の構成で、同様の動作を行う。
【００６６】
図４では、周波数制御信号３０３はディジタル制御発振器４００に入力され、ディジタル制御発振器４００は、周波数制御信号３０３を用いて発振周波数を制御し、補正されたマスタクロック１１９を生成して回路各部に出力する。
【００６７】
このようにしてマスタクロック１１９の発振周波数を補正することで、オーバーサンプリング数を増やすための大幅なマスタクロックの周波数引き上げを行うことなく、簡単な回路で送受信機間の周波数ずれを自動的に補正することができる。
【００６８】
更に、図３や図４に示す位相誤差検出回路３００は、図５に示す構成をとることができる。図５は本実施の形態の自動周波数補正装置における位相誤差検出回路３００の構成を示すブロック図である。
【００６９】
図５において、例えば、プリアンブル受信時に、シンボルレートの１６倍のオーバーサンプリングを行う場合、カウンタ５００はマスタクロック１１９のタイミングで０から１５までカウントアップし、１５まで数えた後、再び０から１５までカウントアップすることを繰り返す。
【００７０】
カウンタ値判定器５０２は、データ識別タイミング信号１１５が入力された時点にカウンタ５００から出力されているカウンタ値５０１を判定し、次のデータ識別タイミング信号１１５が入力されるまでカウンタ判定値５０３として出力し続ける。
【００７１】
遅延器５０４は、データ識別タイミング信号１１５が入力された時点にカウンタ値判定器５０２から出力されているカウンタ判定値５０３を判定し、次のデータ識別タイミング信号１１５が入力されるまで出力し続ける。
【００７２】
すなわち、遅延器５０４は、カウンタ値判定器５０２から出力される一つ前のカウンタ判定値５０５を出力し続ける。
【００７３】
そして、カウンタ判定値５０３と一つ前のカウンタ判定値５０５は減算器５０６へ入力され、その差をとることで、位相誤差信号３０１が生成される。
【００７４】
また、図３や図４に示す周波数誤差推定回路３０２は、図６に示す構成をとることができる。図６は本実施の形態の自動周波数補正装置における周波数誤差推定回路３０２の構成を示すブロック図である。
【００７５】
図６において、重み付け回路６００は位相誤差信号３０１を用いて周波数制御のための重み付けを行い、その重み付け信号６０１をもとに、周波数制御信号生成器６０２において周波数制御信号３０３を生成し、出力する。
【００７６】
なお、上記においてはタイミング信号としてデータ識別タイミング信号を用いたが、受信データでフレーム間隔に同期して発生するフレーム同期信号からエッジを検出し、このエッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すように生成されたエッジ信号をタイミング信号として用いても、同様の作用、効果を示す。
【００７７】
以上のように本実施の形態によれば、自動周波数補正装置を、データ識別タイミング信号やエッジ信号であるタイミング信号を入力し、前記タイミング信号と過去のタイミング信号とを用いて位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて送信機側マスタクロックと受信機側マスタクロックとの周波数ずれを推定し、前記受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号をディジタル／アナログ変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力から高周波成分を除去するフィルタ手段と、前記フィルタ手段の出力を用いて発振周波数を補正した前記受信機側マスタクロックを生成する電圧制御発振器とを有するように構成するか、あるいは、Ｄ／Ａ変換手段とフィルタ手段と電圧制御発振器の代わりに、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するディジタル制御発振器とを有するように構成することにより、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの大幅な周波数引き上げを行うことなく、簡単な回路で送受信機間の周波数ずれを自動的に補正することができ、安定したマスタクロックを得ることができる。
【００７８】
そしてこのような構成の自動周波数補正装置を受信装置に用い、更にそれを通信装置に用いることにより、伝送効率を低下させずに、誤り率の劣化を抑えることを可能にする受信装置及び通信装置が得られる。
【００７９】
また、このような構成を（実施の形態１）の図１や（実施の形態２）の図２に示した受信装置に用いることにより、上記効果に加えて、消費電力が抑えられた受信装置及び通信装置を得ることができる。
【００８０】
【発明の効果】
以上のように本発明によれば、サンプリング数の切り替えやクロック再生動作のオン／オフにより、受信装置やそれを用いた通信装置を低消費電力化することが可能であり、また簡単な回路で送受信装置間の周波数ずれを自動的に補正することにより、伝送効率を低下させずに、かつマスタクロックの周波数を大幅に高めることなく誤り率の劣化を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による受信装置の構成を示すブロック図
【図２】本発明の一実施の形態による受信装置の構成を示すブロック図
【図３】本発明の一実施の形態による自動周波数補正装置の構成を示すブロック図
【図４】本発明の一実施の形態による自動周波数補正装置の構成を示すブロック図
【図５】本発明の一実施の形態による位相誤差検出回路の構成を示すブロック図
【図６】本発明の一実施の形態による周波数誤差推定回路の構成を示すブロック図
【符号の発明】
１０２、１０３ Ａ／Ｄ変換器
１０６ 位相変換器
１０８ 遅延器
１１０ 加算器
１１１ ベースバンド遅延検波後の受信信号
１１２ データ識別タイミング参照信号発生回路
１１３ データ識別タイミング参照信号
１１４ データ識別タイミング信号発生回路
１１５ データ識別タイミング信号
１１６ 回路動作制御信号生成器
１１７ 回路動作制御信号
１１８ 自動周波数補正装置
１１９ マスタクロック
１２０ サンプリングクロック切替器
１２１ サンプリングクロック
１２２ クロック再生回路
１２３ シンボルクロック
１２４ ビットクロック
１２５ 判定器
１２６ 受信データ
２００ チャネルデコーダ
２０１ フレーム同期信号
２０２ エッジ生成回路
２０３ エッジ信号
３００ 位相誤差検出回路
３０１ 位相誤差信号
３０２ 周波数誤差推定回路
３０３ 周波数制御信号
３０４ Ｄ／Ａ変換器
３０５ アナログ信号
３０６ ＬＰＦ
３０７ コントロール電圧信号
３０８ ＶＣＯ
４００ ディジタル制御発振器
５００ カウンタ
５０１ カウンタ値
５０２ カウンタ値判定器
５０３ カウンタ判定値
５０４ 遅延器
５０５ １つ前のカウンタ判定値
５０６ 減算器
６００ 重み付け回路
６０１ 重み付け信号
６０２ 周波数制御信号生成器
【発明の属する技術分野】
本発明は、ディジタル移動体通信システム等のクロック再生を必要とする通信装置に用いられ、ディジタル信号処理を行うための基準となるマスタクロック発振器の周波数を補正する自動周波数補正装置及びそれを用いた受信装置に関するものである。
【０００２】
【従来の技術】
従来の技術では、プリアンブル信号によってのみクロック再生する場合、クロック再生後もプリアンブル信号以外の部分でオーバーサンプリングし続けるため、プリアンブル信号以外の信号をオーバーサンプリングする動作に必要な消費電力が余分にかかっていた。
【０００３】
また、プリアンブル部分でのみクロック再生を行う場合、一般的に送受信機間のマスタクロックの周波数ずれによって、推定したデータ識別タイミング信号が本来希望する受信データのタイミングに対して、１フレーム間で徐々にずれる為、誤り率が劣化する要因となる。
【０００４】
従来の対策としては、マスタクロックの周波数ずれが問題にならない程度のフレーム長に設定するか、もしくは位相検出の量子化数すなわちオーバーサンプリング数を増やすことが挙げられる。
【０００５】
しかし、フレーム長を短くすることは伝送効率の低下につながり、また、量子化数を増やすことはマスタクロックの周波数を大幅に高める必要があるため、半導体素子の物理的特性や消費電力の問題から実用的ではなかった。
【０００６】
【発明が解決しようとする課題】
このように移動体通信等に用いられる通信装置では、伝送効率を低下させず、かつマスタクロックの周波数を大幅に高めることなく良好な受信特性を得ることが要求されている。
【０００７】
本発明は、オーバーサンプリングする動作に必要な消費電力を低減し、また、伝送効率低下に影響する送受信装置間のマスタクロックの周波数誤差を改善し、良好な受信特性を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この課題を解決するために本発明は、受信装置を、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行い、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段とを有するように構成したもので、プリアンブル信号受信時とそれ以外の信号の受信時とでサンプリング数を切り替えることができるため、プリアンブル信号受信時以外はサンプリング数を減らして回路の消費電力を抑えることができ、更に、プリアンブル信号受信時以外では、クロック再生動作をオフにすることで更に回路の消費電力を抑えることができる。
【０００９】
これにより、低消費電力化された受信装置及びそれを用いた通信装置が得られる。
【００１２】
また、本発明は、受信装置を、受信データを用いて生成されたフレーム同期信号を入力してそのエッジを検出し、前記エッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すエッジ信号を生成するエッジ生成手段と、前記エッジ信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と前記受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行し、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段とを有するように構成したもので、プリアンブル信号受信時とそれ以外の信号の受信時とでサンプリング数を切り替えることができるため、プリアンブル信号受信時以外はサンプリング数を減らして回路の消費電力を抑えることができ、更に、プリアンブル信号受信時以外では、クロック再生動作をオフにすることで更に回路の消費電力を抑えることができる。
【００１３】
これにより、低消費電力化された受信装置及びそれを用いた通信装置が得られる。
【００１６】
あるいは、本発明は、自動周波数補正装置を、データ識別タイミング信号やエッジ信号であるタイミング信号を入力し、前記タイミング信号と過去のタイミング信号とを用いて位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて送信機側マスタクロックと受信機側マスタクロックとの周波数ずれを推定し、前記受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号をディジタル／アナログ変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力から高周波成分を除去するフィルタ手段と、前記フィルタ手段の出力を用いて発振周波数を補正した前記受信機側マスタクロックを生成する電圧制御発振器とを有するように構成するか、あるいは、Ｄ／Ａ変換手段とフィルタ手段と電圧制御発振器の代わりに、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するディジタル制御発振器とを有するように構成したもので、送受信機間の周波数ずれを自動的に補正することができる。
【００１７】
これにより、伝送効率を低下させずに、誤り率の劣化を抑えることを可能にする受信装置及びそれを用いた通信装置が得られる。
【００１８】
【発明の実施の形態】
本発明の請求項１に記載の発明は、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と、前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行い、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段と、前記データ識別タイミング信号の入力される周期と受信機側マスタクロックとを用いて、前記データ識別タイミング信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて、送信機側マスタクロックと前記受信機側マスタクロックとの周波数ずれを推定し、受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するマスタクロック発生手段と、を含み、発振周波数を制御した補正後受信機側マスタクロックを、前記データ識別タイミング信号生成手段、前記回路動作制御信号生成手段、前記サンプリングクロック切替手段及び前記クロック再生手段に出力する自動周波数補正装置と、を有する受信装置であり、制御信号により必要に応じてオーバーサンプリング数を切り替えることができるため、不要な電力の消費が抑えられ、更に、制御信号により必要に応じてクロック再生動作のオン／オフを切り替えることができるため、不要な電力の消費が抑えられ、また、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの周波数の大幅な引き上げが不要で、簡単な回路で送受信機間の周波数ずれを自動的に補正できるという作用を有する。
本発明の請求項２に記載の発明は、受信データを用いて生成されたフレーム同期信号を入力してそのエッジを検出し、前記エッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すエッジ信号を生成するエッジ生成手段と、前記エッジ信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と、前記受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行い、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段と、前記エッジ信号の入力される周期と受信機側マスタクロックとを用いて、前記エッジ信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて、送信機側マスタクロックと前記受信機側マスタクロックとの周波数ずれを推定し、前記受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するマスタクロック発生手段と、を含み、発振周波数を制御した補正後受信機側マスタクロックを、前記エッジ生成回路、前記データ識別タイミング信号生成手段、前記回路動作制御信号生成手段、前記サンプリングクロック切替手段及び前記クロック再生手段に出力する自動周波数補正装置と、を有する受信装置であり、制御信号により必要に応じてオーバーサンプリング数を切り替えることができるため、不要な電力の消費が抑えられ、更に、制御信号により必要に応じてクロック再生動作のオン／オフを切り替えることができるため、不要な電力の消費が抑えられ、また、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの大幅な周波数引き上げが不要で、簡単な回路で送受信機間の周波数ずれを自動的に補正できるという作用を有する。
【００２０】
そして請求項３に記載の発明のように、前記制御信号が、２値ディジタル信号であり、前記サンプリングクロック切替手段に対しては、プリアンブル信号受信時とそれ以外の信号受信時とで値を切り替えることによりサンプリング数を切り替えたサンプリングクロック信号を生成させ、前記クロック再生手段に対しては、クロック再生動作のイネーブル信号として用いられる請求項１又は２記載の受信装置とするのが、好適である。
【００２４】
請求項４に記載の発明は、前記マスタクロック発生手段は、前記周波数制御信号をディジタル／アナログ変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力から高周波成分を除去するフィルタ手段と、前記フィルタ手段の出力を用いて発振周波数を補正した前記受信機側マスタクロックを生成する電圧制御発振器とを有する請求項３記載の受信装置であり、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの周波数の大幅な引き上げが不要で、簡単な回路で送受信機間の周波数ずれを自動的に補正できるという作用を有する。
【００２５】
請求項５に記載の発明は、前記マスタクロック発生手段は、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するディジタル制御発振器である請求項３記載の受信装置であり、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの大幅な周波数引き上げが不要で、簡単な回路で送受信機間の周波数ずれを自動的に補正できるという作用を有する。
【００２６】
そして請求項６に記載の発明のように、前記位相誤差検出手段は、予め設定されたプリアンブル信号受信時のオーバーサンプリング数まで受信機側マスタクロックをカウントし、その後カウント値を初期値に戻し、再び前記オーバーサンプリング数までカウントすることを繰り返すカウンタと、タイミング信号の全てまたは一部のタイミングで前記カウンタのカウント値を読み込むカウンタ値判定器と、前記カウント値とそれ以前のタイミングで読み込んだカウント値との差を位相誤差として算出する減算器とを有する請求項４または５記載の受信装置とするのが、好適である。
【００３２】
請求項７に記載の発明は、請求項１ないし６のいずれか記載の受信装置を有する通信装置であり、消費電力が抑えられるとともに、送受信機間の周波数ずれが自動補正された安定したマスタクロックを有する受信装置を用いた通信装置が得られるという作用を有する。
【００３３】
以下に、本発明の実施の形態について、図１から図６を用いて説明する。
（実施の形態１）
本実施の形態では、π／４ＤＱＰＳＫ変調を用いた通信を例として説明する。
【００３４】
図１は本実施の形態における受信装置の構成を示すブロック図であり、主に復調べースバンド部を示す。１００、１０１はそれぞれ、直交検波後にナイキストフィルタを通過した受信信号の同相成分と直交成分である。それぞれ、１０２、１０３のＡ／Ｄ変換器においてディジタル信号１０４、１０５に変換された後、位相変換器１０６により、位相情報信号１０７に変換される。位相情報信号１０７は加算器１１０に入力され、遅延器１０８により１シンボル分遅延した信号１０９との差をとることで、ベースバンド遅延検波を行う。ベースバンド遅延検波後の受信信号１１１をもとに、データ識別タイミング参照信号発生回路１１２は、受信装置がプリアンブル信号を受信したときに特定のパターンを発生するデータ識別タイミング参照信号１１３を生成する。データ識別タイミング信号発生回路１１４は、データ識別タイミング参照信号１１３を基にプリアンブル信号を検出し、検出タイミングにあわせてデータ識別タイミング信号１１５を発生する。
【００３５】
すなわちデータ識別タイミング信号生成手段は、データ識別タイミング参照信号発生回路１１２とデータ識別タイミング信号発生回路１１４とを有するもので、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号１１５を発生する。
【００３６】
回路動作制御信号生成器１１６は、データ識別タイミング信号１１５をもとに、プリアンブル信号受信時と、それ以外の信号受信時とのタイミングを推定し、例えば、プリアンブル信号受信時に１、それ以外の信号受信時に０の２値ディジタル信号である回路動作制御信号１１７を生成する。
【００３７】
サンプリングクロック切替器１２０は、回路動作制御信号１１７の状態によって、例えばマスタクロック１１９の分周数を切り替えたサンプリングクロック１２１を生成する。そして、このサンプリングクロック１２１を用いて、Ａ／Ｄ変換器１０２、１０３のサンプリング周期を切り替える。これにより、プリアンブル信号受信時以外はサンプリング数を減らすことができるため、低消費電力化を行うことができる。
【００３８】
クロック再生回路１２２は、データ識別タイミング信号１１５の発生タイミングをもとに、シンボルクロック１２３とビットクロック１２４を再生する。このシンボルクロック１２３とビットクロック１２４とを用いて、判定器１２５は受信信号１１１を判定し、受信データ１２６を出力する。
【００３９】
ここでクロック再生回路１２２は、回路動作制御信号１１７をイネーブル信号として利用し、プリアンブル信号受信時のみ上記のクロック再生動作を行い、それ以外の信号受信時は、過去に再生したクロックの位相を保持し続けることにより、クロック再生動作を停止することができる。このようにすることで、プリアンブル信号受信時以外では、クロック再生動作をオフにすることができるため、更に回路の消費電力を抑えることができる。
【００４０】
また、自動周波数補正装置１１８は、データ識別タイミング信号１１５をもとに、送信機と受信機のマスタクロックの周波数ずれを検出し、受信機のディジタル部のマスタクロックの周波数を制御することにより、送受信機間のマスタクロックの周波数ずれを補正したマスタクロック１１９を回路各部に出力するもので、これを用いることで送受信機間の周波数ずれを自動的に補正した安定したマスタクロックを各部に供給することができ、伝送効率を低下させずに、誤り率の劣化を抑えることができる。
【００４１】
以上のように本実施の形態によれば、受信装置を、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段とを有するように構成することにより、プリアンブル信号受信時とそれ以外の信号の受信時とでサンプリング数を切り替えることができるため、プリアンブル信号受信時以外はサンプリング数を減らして回路の消費電力を抑えることができる。
【００４２】
更に、データ識別タイミング信号を用いて受信データ判定用のクロック再生を行うクロック再生手段を有し、前記クロック再生手段が、制御信号に基づいて前記クロック再生動作のオン／オフを行うように構成することにより、プリアンブル信号受信時以外ではクロック再生動作をオフにすることで、更に回路の消費電力を抑えることができる。
【００４３】
そしてこのような構成により、低消費電力化された受信装置及びそれを用いた通信装置が得られる。
【００４４】
また、データ識別タイミング信号をもとに送受信機間のマスタクロックの周波数ずれを補正したマスタクロックを回路各部に出力する自動周波数補正装置を有するように構成することにより、送受信機間の周波数ずれを自動的に補正した安定したマスタクロックを各部に供給することができる。
【００４５】
そしてこのような構成により、伝送効率を低下させずに、誤り率の劣化を抑えることを可能にする受信装置及びそれを用いた通信装置が得られる。
【００４６】
（実施の形態２）
本実施の形態では、π／４ＤＱＰＳＫ変調を用いた通信を例として説明する。
【００４７】
図２は本実施の形態における受信装置の構成を示すブロック図であり、主に復調ベースバンド部を示す。１００、１０１はそれぞれ、直交検波後にナイキストフィルタを通過した受信信号の同相成分と直交成分である。それぞれ、１０２、１０３のＡ／Ｄ変換器においてディジタル信号１０４、１０５に変換された後、位相変換器１０６により、位相情報信号１０７に変換される。位相情報信号１０７は加算器１１０に入力され、遅延器１０８により１シンボル分遅延した信号１０９との差をとることで、ベースバンド遅延検波を行う。ベースバンド遅延検波後の受信信号１１１をもとに、データ識別タイミング参照信号発生回路１１２は、受信装置がプリアンブル信号を受信したときに特定のパターンを発生するデータ識別タイミング参照信号１１３を発生する。データ識別タイミング信号発生回路１１４は、データ識別タイミング参照信号１１３を基にプリアンブル信号を検出し、検出タイミングにあわせてデータ識別タイミング信号１１５を発生する。
【００４８】
すなわちデータ識別タイミング信号生成手段は、データ識別タイミング参照信号発生回路１１２とデータ識別タイミング信号発生回路１１４とを有するもので、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号１１５を発生する。
【００４９】
チャネルデコーダ２００は、受信データ１２６を入力信号として、ユニークワードを検出してフレーム同期を行い、フレーム同期信号２０１を発生する。エッジ生成回路２０２では、フレーム同期信号２０１のエッジを検出し、このエッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すように調整された、プリアンブル信号の検出を示すエッジ信号２０３を生成する。
【００５０】
回路動作制御信号生成器１１６は、エッジ信号２０３をもとに、プリアンブル信号受信時と、それ以外の信号受信時とのタイミングを推定し、例えば、プリアンブル信号受信時に１、それ以外の信号受信時に０の２値ディジタル信号である回路動作制御信号１１７を生成する。
【００５１】
サンプリングクロック切替器１２０は、回路動作制御信号１１７の状態によって、例えばマスタクロック１１９の分周数を切り替えたサンプリングクロック１２１を生成する。そして、このサンプリングクロック１２１を用いて、Ａ／Ｄ変換器１０２、１０３のサンプリング周期を切り替える。これにより、プリアンブル信号受信時以外はサンプリング数を減らすことができるため、低消費電力化を行うことができる。
【００５２】
クロック再生回路１２２は、データ識別タイミング信号１１５の発生タイミングをもとに、シンボルクロック１２３とビットクロック１２４を再生する。このシンボルクロック１２３とビットクロック１２４とを用いて、判定器１２５では受信信号１１１を判定して受信データ１２６を出力するとともに、チャネルデコーダ２００では前述のように受信データ１２６を入力してフレーム同期信号２０１を発生する。
【００５３】
ここでクロック再生回路１２２は、回路動作制御信号１１７をイネーブル信号として利用し、プリアンブル信号受信時のみ上記のクロック再生動作を行い、それ以外の信号受信時は、過去に再生したクロックの位相を保持し続けることにより、クロック再生動作を停止することができる。このようにすることで、プリアンブル信号受信時以外では、クロック再生動作をオフにすることができるため、更に回路の消費電力を抑えることができる。
【００５４】
また、自動周波数補正装置１１８は、エッジ信号２０３をもとに、送信機と受信機のマスタクロックの周波数ずれを検出し、受信機のディジタル部のマスタクロックの周波数を制御することにより、送受信機間のマスタクロックの周波数ずれを補正したマスタクロック１１９を回路各部に出力するもので、これを用いることで送受信機間の周波数ずれを自動的に補正した安定したマスタクロックを各部に供給することができ、伝送効率を低下させずに、誤り率の劣化を抑えることができる。
【００５５】
以上のように本実施の形態によれば、受信装置を、受信データを用いて生成されたフレーム同期信号を入力してそのエッジを検出し、前記エッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すエッジ信号を生成するエッジ生成手段と、前記エッジ信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段とを有するように構成することにより、プリアンブル信号受信時とそれ以外の信号の受信時とでサンプリング数を切り替えることができるため、プリアンブル信号受信時以外はサンプリング数を減らして回路の消費電力を抑えることができる。
【００５６】
更に、受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行うクロック再生手段を有し、前記クロック再生手段が、制御信号に基づいて前記クロック再生動作のオン／オフを行うように構成することにより、プリアンブル信号受信時以外ではクロック再生動作をオフにすることで、更に回路の消費電力を抑えることができる。
【００５７】
そしてこのような構成により、低消費電力化された受信装置及びそれを用いた通信装置が得られる。
【００５８】
また、エッジ信号をもとに送受信機間のマスタクロックの周波数ずれを補正したマスタクロックを回路各部に出力する自動周波数補正装置を有するように構成することにより、送受信機間の周波数ずれを自動的に補正した安定したマスタクロックを各部に供給することができる。
【００５９】
そしてこのような構成により、伝送効率を低下させずに、誤り率の劣化を抑える受信装置及びそれを用いた通信装置が得られる。
【００６０】
（実施の形態３）
図３は本実施の形態における自動周波数補正装置の構成を示すブロック図である。図３において、位相誤差検出回路３００は、トリガパルス信号を用いて生成されたタイミング信号を入力し、過去のタイミング信号との位相誤差を検出して位相誤差信号３０１を発生する。図３では、タイミング信号として、受信信号から検出されるプリアンブル信号の検出タイミングに同期して発生するデータ識別タイミング信号１１５を用いた場合を示し、位相誤差検出回路３００で、例えば１フレーム間におけるデータ識別タイミング信号１１５の発生タイミングをもとに、過去のデータ識別タイミング信号との位相誤差を検出して位相誤差信号３０１を発生する。
【００６１】
周波数誤差推定回路３０２は、位相誤差信号３０１をもとに送受信機間のマスタクロックの周波数誤差を推定し、周波数制御信号３０３を生成する。
【００６２】
周波数制御信号３０３は、ディジタル／アナログ変換を行うＤ／Ａ変換器３０４でアナログ信号３０５に変換され、ローパスフィルタ（ＬＰＦ）３０６で高周波成分を取り除かれた後、コントロール電圧信号３０７として電圧制御発振器（ＶＣＯ）３０８に入力される。
【００６３】
ＶＣＯ３０８では、コントロール電圧信号３０７を用いて発振周波数を制御し、補正されたマスタクロック１１９を生成して回路各部に出力する。
【００６４】
このようにしてマスタクロック１１９の発振周波数を補正することで、オーバーサンプリング数を増やすための大幅なマスタクロックの周波数引き上げを行うことなく、簡単な回路で送受信機間の周波数ずれを自動的に補正することができる。
【００６５】
また、本実施の形態における自動周波数補正装置は、図４の構成としても良い。図４は本実施の形態における自動周波数補正装置の構成を示すブロック図である。図４において、位相誤差検出回路３００と周波数誤差推定回路３０２は、図３と同様の構成で、同様の動作を行う。
【００６６】
図４では、周波数制御信号３０３はディジタル制御発振器４００に入力され、ディジタル制御発振器４００は、周波数制御信号３０３を用いて発振周波数を制御し、補正されたマスタクロック１１９を生成して回路各部に出力する。
【００６７】
このようにしてマスタクロック１１９の発振周波数を補正することで、オーバーサンプリング数を増やすための大幅なマスタクロックの周波数引き上げを行うことなく、簡単な回路で送受信機間の周波数ずれを自動的に補正することができる。
【００６８】
更に、図３や図４に示す位相誤差検出回路３００は、図５に示す構成をとることができる。図５は本実施の形態の自動周波数補正装置における位相誤差検出回路３００の構成を示すブロック図である。
【００６９】
図５において、例えば、プリアンブル受信時に、シンボルレートの１６倍のオーバーサンプリングを行う場合、カウンタ５００はマスタクロック１１９のタイミングで０から１５までカウントアップし、１５まで数えた後、再び０から１５までカウントアップすることを繰り返す。
【００７０】
カウンタ値判定器５０２は、データ識別タイミング信号１１５が入力された時点にカウンタ５００から出力されているカウンタ値５０１を判定し、次のデータ識別タイミング信号１１５が入力されるまでカウンタ判定値５０３として出力し続ける。
【００７１】
遅延器５０４は、データ識別タイミング信号１１５が入力された時点にカウンタ値判定器５０２から出力されているカウンタ判定値５０３を判定し、次のデータ識別タイミング信号１１５が入力されるまで出力し続ける。
【００７２】
すなわち、遅延器５０４は、カウンタ値判定器５０２から出力される一つ前のカウンタ判定値５０５を出力し続ける。
【００７３】
そして、カウンタ判定値５０３と一つ前のカウンタ判定値５０５は減算器５０６へ入力され、その差をとることで、位相誤差信号３０１が生成される。
【００７４】
また、図３や図４に示す周波数誤差推定回路３０２は、図６に示す構成をとることができる。図６は本実施の形態の自動周波数補正装置における周波数誤差推定回路３０２の構成を示すブロック図である。
【００７５】
図６において、重み付け回路６００は位相誤差信号３０１を用いて周波数制御のための重み付けを行い、その重み付け信号６０１をもとに、周波数制御信号生成器６０２において周波数制御信号３０３を生成し、出力する。
【００７６】
なお、上記においてはタイミング信号としてデータ識別タイミング信号を用いたが、受信データでフレーム間隔に同期して発生するフレーム同期信号からエッジを検出し、このエッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すように生成されたエッジ信号をタイミング信号として用いても、同様の作用、効果を示す。
【００７７】
以上のように本実施の形態によれば、自動周波数補正装置を、データ識別タイミング信号やエッジ信号であるタイミング信号を入力し、前記タイミング信号と過去のタイミング信号とを用いて位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて送信機側マスタクロックと受信機側マスタクロックとの周波数ずれを推定し、前記受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号をディジタル／アナログ変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力から高周波成分を除去するフィルタ手段と、前記フィルタ手段の出力を用いて発振周波数を補正した前記受信機側マスタクロックを生成する電圧制御発振器とを有するように構成するか、あるいは、Ｄ／Ａ変換手段とフィルタ手段と電圧制御発振器の代わりに、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するディジタル制御発振器とを有するように構成することにより、オーバーサンプリング数を増やして誤り率を改善するためのマスタクロックの大幅な周波数引き上げを行うことなく、簡単な回路で送受信機間の周波数ずれを自動的に補正することができ、安定したマスタクロックを得ることができる。
【００７８】
そしてこのような構成の自動周波数補正装置を受信装置に用い、更にそれを通信装置に用いることにより、伝送効率を低下させずに、誤り率の劣化を抑えることを可能にする受信装置及び通信装置が得られる。
【００７９】
また、このような構成を（実施の形態１）の図１や（実施の形態２）の図２に示した受信装置に用いることにより、上記効果に加えて、消費電力が抑えられた受信装置及び通信装置を得ることができる。
【００８０】
【発明の効果】
以上のように本発明によれば、サンプリング数の切り替えやクロック再生動作のオン／オフにより、受信装置やそれを用いた通信装置を低消費電力化することが可能であり、また簡単な回路で送受信装置間の周波数ずれを自動的に補正することにより、伝送効率を低下させずに、かつマスタクロックの周波数を大幅に高めることなく誤り率の劣化を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による受信装置の構成を示すブロック図
【図２】本発明の一実施の形態による受信装置の構成を示すブロック図
【図３】本発明の一実施の形態による自動周波数補正装置の構成を示すブロック図
【図４】本発明の一実施の形態による自動周波数補正装置の構成を示すブロック図
【図５】本発明の一実施の形態による位相誤差検出回路の構成を示すブロック図
【図６】本発明の一実施の形態による周波数誤差推定回路の構成を示すブロック図
【符号の発明】
１０２、１０３ Ａ／Ｄ変換器
１０６ 位相変換器
１０８ 遅延器
１１０ 加算器
１１１ ベースバンド遅延検波後の受信信号
１１２ データ識別タイミング参照信号発生回路
１１３ データ識別タイミング参照信号
１１４ データ識別タイミング信号発生回路
１１５ データ識別タイミング信号
１１６ 回路動作制御信号生成器
１１７ 回路動作制御信号
１１８ 自動周波数補正装置
１１９ マスタクロック
１２０ サンプリングクロック切替器
１２１ サンプリングクロック
１２２ クロック再生回路
１２３ シンボルクロック
１２４ ビットクロック
１２５ 判定器
１２６ 受信データ
２００ チャネルデコーダ
２０１ フレーム同期信号
２０２ エッジ生成回路
２０３ エッジ信号
３００ 位相誤差検出回路
３０１ 位相誤差信号
３０２ 周波数誤差推定回路
３０３ 周波数制御信号
３０４ Ｄ／Ａ変換器
３０５ アナログ信号
３０６ ＬＰＦ
３０７ コントロール電圧信号
３０８ ＶＣＯ
４００ ディジタル制御発振器
５００ カウンタ
５０１ カウンタ値
５０２ カウンタ値判定器
５０３ カウンタ判定値
５０４ 遅延器
５０５ １つ前のカウンタ判定値
５０６ 減算器
６００ 重み付け回路
６０１ 重み付け信号
６０２ 周波数制御信号生成器
Claims (7)
- 受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、
前記データ識別タイミング信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、
前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と、
前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行い、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段と、
前記データ識別タイミング信号の入力される周期と受信機側マスタクロックとを用いて、前記データ識別タイミング信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて、送信機側マスタクロックと前記受信機側マスタクロックとの周波数ずれを推定し、前記受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するマスタクロック発生手段と、を含み、発振周波数を制御した補正後受信機側マスタクロックを、前記データ識別タイミング信号生成手段、前記回路動作制御信号生成手段、前記サンプリングクロック切替手段及び前記クロック再生手段に出力する自動周波数補正装置と、を有する受信装置。 - 受信データを用いて生成されたフレーム同期信号を入力してそのエッジを検出し、前記エッジを用いて、受信信号に含まれるプリアンブル信号の受信タイミングを示すエッジ信号を生成するエッジ生成手段と、
前記エッジ信号を用いて、前記プリアンブル信号受信時とそれ以外の信号の受信時とで回路動作を切り替えさせる制御信号を発生する回路動作制御信号生成手段と、
前記制御信号に基づいて前記受信信号のサンプリング数を切り替えたサンプリングクロック信号を生成するサンプリングクロック切替手段と、
前記受信信号からプリアンブル信号を検出し、その検出タイミングを示すデータ識別タイミング信号を発生するデータ識別タイミング信号生成手段と、
前記データ識別タイミング信号を用いて受信データ判定用のクロック再生を行い、前記制御信号に基づいて前記クロック再生動作のオン／オフを行うクロック再生手段と、
前記エッジ信号の入力される周期と受信機側マスタクロックとを用いて、前記エッジ信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差を用いて、送信機側マスタクロックと前記受信機側マスタクロックとの周波数ずれを推定し、前記受信機側マスタクロックの発振周波数を制御する周波数制御信号を生成する周波数誤差推定手段と、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するマスタクロック発生手段と、を含み、発振周波数を制御した補正後受信機側マスタクロックを、前記エッジ生成回路、前記データ識別タイミング信号生成手段、前記回路動作制御信号生成手段、前記サンプリングクロック切替手段及び前記クロック再生手段に出力する自動周波数補正装置と、を有する受信装置。 - 前記制御信号は、２値ディジタル信号であり、前記サンプリングクロック切替手段に対しては、プリアンブル信号受信時とそれ以外の信号受信時とで値を切り替えることによりサンプリング数を切り替えたサンプリングクロック信号を生成させ、前記クロック再生手段に対しては、クロック再生動作のイネーブル信号として用いられる請求項１又は２記載の受信装置。
- 前記マスタクロック発生手段は、前記周波数制御信号をディジタル／アナログ変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の出力から高周波成分を除去するフィルタ手段と、前記フィルタ手段の出力を用いて発振周波数を補正した前記受信機側マスタクロックを生成する電圧制御発振器とを有する請求項３記載の受信装置。
- 前記マスタクロック発生手段は、前記周波数制御信号を用いて発振周波数を補正した前記受信機側マスタクロックを生成するディジタル制御発振器である請求項３記載の受信装置。
- 前記位相誤差検出手段は、予め設定されたプリアンブル信号受信時のオーバーサンプリング数まで受信機側マスタクロックをカウントし、その後カウント値を初期値に戻し、再び前記オーバーサンプリング数までカウントすることを繰り返すカウンタと、タイミング信号の全てまたは一部のタイミングで前記カウンタのカウント値を読み込むカウンタ値判定器と、前記カウント値とそれ以前のタイミングで読み込んだカウント値との差を位相誤差として算出する減算器とを有する請求項４または５記載の受信装置。
- 請求項１ないし６のいずれか記載の受信装置を有する通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21215298A JP3792904B2 (ja) | 1998-07-28 | 1998-07-28 | 受信装置、及び通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21215298A JP3792904B2 (ja) | 1998-07-28 | 1998-07-28 | 受信装置、及び通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049763A JP2000049763A (ja) | 2000-02-18 |
| JP3792904B2 true JP3792904B2 (ja) | 2006-07-05 |
Family
ID=16617764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21215298A Expired - Lifetime JP3792904B2 (ja) | 1998-07-28 | 1998-07-28 | 受信装置、及び通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3792904B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8175206B2 (en) | 2008-04-08 | 2012-05-08 | Renesas Electronics Corporation | Communication apparatus |
| US8259886B2 (en) | 2008-06-25 | 2012-09-04 | Renesas Electronics Corporation | Communication apparatus |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009168451A (ja) * | 2008-01-10 | 2009-07-30 | Panasonic Corp | 測位装置 |
| JP4745410B2 (ja) * | 2009-02-25 | 2011-08-10 | 日本電信電話株式会社 | 無線通信復調装置 |
| JP5363967B2 (ja) * | 2009-12-22 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 |
| CN101895334B (zh) * | 2010-07-20 | 2012-09-19 | 上海交通大学 | 基于符号率自适应插值的定时同步装置及其同步方法 |
| US8861414B2 (en) * | 2011-04-08 | 2014-10-14 | The Regents Of The University Of Michigan | Reducing energy consumption in wireless devices |
-
1998
- 1998-07-28 JP JP21215298A patent/JP3792904B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8175206B2 (en) | 2008-04-08 | 2012-05-08 | Renesas Electronics Corporation | Communication apparatus |
| US8259886B2 (en) | 2008-06-25 | 2012-09-04 | Renesas Electronics Corporation | Communication apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049763A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2634319B2 (ja) | コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置 | |
| JPH08256094A (ja) | 時分割多元接続システムおよび符号分割多元接続システムの両方における記号およびフレームの同期 | |
| JPH02101845A (ja) | Ｔｄｍａ信号搬送波再生システム | |
| JP3116377B2 (ja) | クロック回復回路で用いられる位相調整方法および装置 | |
| WO2007088773A1 (ja) | 無線受信装置および無線受信方法 | |
| JP2001217889A (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| CA2338411A1 (en) | Vsb/qam receiver and method | |
| US8125258B2 (en) | Phase synchronization device and phase synchronization method | |
| JP3792904B2 (ja) | 受信装置、及び通信装置 | |
| KR100582960B1 (ko) | 적어도 하나의 데이터 패킷을 포함하는 데이터스트림으로부터의 데이터 추출을 제어하는 방법 및 장치 | |
| AU2002318930B2 (en) | Null-pilot symbol assisted fast automatic frequency control | |
| JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
| JP2001156866A (ja) | 受信機および送受信機 | |
| JP3592489B2 (ja) | クロックタイミング再生方法および回路 | |
| JPH09275364A (ja) | スペクトラム拡散通信用同期装置 | |
| JP2001024563A (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP4449259B2 (ja) | Ａｆｃ回路 | |
| US6639951B1 (en) | Digital demodulator | |
| WO2005112381A1 (ja) | 無線通信装置及び復調方法及び周波数偏差補正回路 | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| JP4485736B2 (ja) | データ復元装置 | |
| KR100346783B1 (ko) | 보간 필터를 사용한 타이밍 복원장치 및 방법 | |
| JP2005223835A (ja) | 変調方式切替通信装置および切替方法 | |
| JPH11308289A (ja) | 復調器及び無線通信装置 | |
| JP3094632B2 (ja) | データ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050620 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050628 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050805 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |