JP5363967B2 - クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 - Google Patents
クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 Download PDFInfo
- Publication number
- JP5363967B2 JP5363967B2 JP2009290358A JP2009290358A JP5363967B2 JP 5363967 B2 JP5363967 B2 JP 5363967B2 JP 2009290358 A JP2009290358 A JP 2009290358A JP 2009290358 A JP2009290358 A JP 2009290358A JP 5363967 B2 JP5363967 B2 JP 5363967B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- frequency
- detection circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
ループフィルタLFは、FD用チャージポンプCP1及びPD用チャージポンプCP2から入力されたアナログ電流信号に基づいて制御電圧信号を生成する。
そして、電圧制御発振回路VCOは、ループフィルタLFから入力された制御電圧信号に基づいてクロック信号CLKを生成する。このクロック信号CLKは、データ信号と同様に、表示素子駆動回路へ出力されると共に、サンプリング回路SCへリカバリクロック(Recovery Clock)としてフィードバックされる。
最上段の入力データの波形は、入力データ周波数に対して電圧制御発振回路VCOの発振周波数が低い場合を示している。この場合、斜線で示したように、クロック位相2−4及び5−6における信号レベルの遷移が検出される。この結果、周波数検出回路FDにおいて、電圧制御発振回路VCOの発振周波数が低いと判定される。
2倍オーバーサンプリングにより、入力データをサンプリングするサンプリング回路と、
前記サンプリング回路によりサンプリングされた入力データと、リカバリクロックとの周波数差を検出する周波数検出回路と、
前記サンプリング回路によりサンプリングされた入力データと、リカバリクロックとの位相差を検出する位相検出回路と、
少なくとも前記位相検出回路により検出された位相差に基づいて、前記サンプリング回路に対し、リカバリクロックを出力する電圧制御発振回路と、
入力データとして表示データを受信している間、前記周波数検出回路の動作を停止する周波数検出制御回路と、を備えるものである。
転送データを送信するタイミングコントローラと、
前記タイミングコントローラから送信された転送データを受信する表示素子駆動回路と、を備えた表示装置用データ転送装置であって、
前記表示素子駆動回路は、
2倍オーバーサンプリングにより、転送データをサンプリングするサンプリング回路と、
前記サンプリング回路によりサンプリングされた転送データと、リカバリクロックとの周波数差を検出する周波数検出回路と、
前記サンプリング回路によりサンプリングされた転送データと、リカバリクロックとの位相差を検出する位相検出回路と、
少なくとも前記位相検出回路により検出された位相差に基づいて、前記サンプリング回路に対し、リカバリクロックを出力する電圧制御発振回路と、
転送データとして表示データを受信している間、前記周波数検出回路の動作を停止する周波数検出制御回路と、を備えるものである。
タイミングコントローラから表示素子駆動回路へデータを転送する表示装置用データ転送方法であって、
2倍オーバーサンプリングにより、転送データをサンプリングし、
転送データが表示データである間、サンプリングされた転送データとリカバリクロックとの周波数差を検出せずに、位相差を検出し、リカバリクロックを生成し、
転送データが表示データ以外である間、サンプリングされた転送データの周波数差及び位相差を検出し、リカバリクロックを生成するものである。
図1、2を参照して本発明の第1の実施の形態に係るクロックデータリカバリ(CDR:Clock Data Recovery)回路について説明する。図1は、実施の形態1に係るCDR回路100のブロック図である。また、図2は、図1のCDR回路100を駆動回路(Driver)に適用した表示装置のブロック図である。
ループフィルタLFは、FD用チャージポンプCP1及びPD用チャージポンプCP2から入力されたアナログ電流信号に基づいて制御電圧信号を生成する。
一方、図5Bに示すように、図7のCDR回路1では、常時、周波数検出回路FDを動作させている。
一方、図6Bに示すように、4倍オーバーサンプリングでは、入力信号のジッタやクロックのスキュー差等があっても、誤判定されるおそれはない。
200 表示装置駆動回路
CP1 FD用チャージポンプ
CP2 PD用チャージポンプ
FD 周波数検出回路
FDC 周波数検出制御回路
LF ループフィルタ
PD 位相検出回路
SC サンプリング回路
TX 送信回路
VCO 電圧制御発振回路
1 CDR回路(4倍オーバーサンプリング)
2 表示装置駆動回路
Claims (10)
- 2倍オーバーサンプリングにより、入力データをサンプリングするサンプリング回路と、
前記サンプリング回路によりサンプリングされた入力データと、リカバリクロックとの周波数差を検出する周波数検出回路と、
前記サンプリング回路によりサンプリングされた入力データと、リカバリクロックとの位相差を検出する位相検出回路と、
少なくとも前記位相検出回路により検出された位相差に基づいて、前記サンプリング回路に対し、リカバリクロックを出力する電圧制御発振回路と、
入力データとして表示データを受信している間、前記周波数検出回路の動作を停止する周波数検出制御回路と、
を備え、
前記位相検出回路は前記停止時に回路の動作を停止しないことにより、前記電圧制御発振回路はリカバリクロックを出力し続ける、
クロックデータリカバリ回路。 - 前記電圧制御発振回路は、
前記周波数検出回路が動作している間、前記位相検出回路により検出された位相差に加え、前記周波数検出回路により検出された周波数差に基づいて、リカバリクロックを出力することを特徴とする請求項1に記載のクロックデータリカバリ回路。 - 前記周波数検出回路が動作している間の入力データは、同レベルの信号が2ビットのみ連続するパターンが所定の頻度以下となるように規定されていることを特徴とする請求項1又は2に記載のクロックデータリカバリ回路。
- 前記周波数検出制御回路は、データスタート信号に応じて、前記周波数検出回路の動作を停止することを特徴とする請求項1〜3のいずれか一項に記載のクロックデータリカバリ回路。
- 前記表示データの時間は予め定められており、
前記周波数検出回路は、動作を停止してから所定の時間経過後、動作を再開することを特徴とする請求項1〜4のいずれか一項に記載のクロックデータリカバリ回路。 - 転送データを送信するタイミングコントローラと、
前記タイミングコントローラから送信された転送データを受信する表示素子駆動回路と、を備えた表示装置用データ転送装置であって、
前記表示素子駆動回路は、
2倍オーバーサンプリングにより、転送データをサンプリングするサンプリング回路と、
前記サンプリング回路によりサンプリングされた転送データと、リカバリクロックとの周波数差を検出する周波数検出回路と、
前記サンプリング回路によりサンプリングされた転送データと、リカバリクロックとの位相差を検出する位相検出回路と、
少なくとも前記位相検出回路により検出された位相差に基づいて、前記サンプリング回路に対し、リカバリクロックを出力する電圧制御発振回路と、
転送データとして表示データを受信している間、前記周波数検出回路の動作を停止する周波数検出制御回路と、
を備え、
前記位相検出回路は前記停止時に回路の動作を停止しないことにより、前記電圧制御発振回路はリカバリクロックを出力し続ける、
表示装置用データ転送装置。 - 前記電圧制御発振回路は、
前記周波数検出回路が動作している間、前記位相検出回路により検出された位相差に加え、前記周波数検出回路により検出された周波数差に基づいて、リカバリクロックを出力することを特徴とする請求項6に記載の表示装置用データ転送装置。 - 前記周波数検出回路が動作している間の転送データは、同レベルの信号が2ビットのみ連続するパターンが所定の頻度以下となるように規定されていることを特徴とする請求項6又は7に記載の表示装置用データ転送装置。
- タイミングコントローラから表示素子駆動回路へデータを転送する表示装置用データ転送方法であって、
2倍オーバーサンプリングにより、転送データをサンプリングし、
転送データが表示データである間、サンプリングされた転送データとリカバリクロックとの周波数差を検出せずに、位相差を検出し、リカバリクロックを生成し、
転送データが表示データ以外である間、サンプリングされた転送データの周波数差及び位相差を検出し、リカバリクロックを生成する
表示装置用データ転送方法。 - 表示データ以外の転送データについては、同レベルの信号が2ビットのみ連続するパターンが所定の頻度以下となるように規定することを特徴とする請求項9に記載の表示装置用データ転送方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290358A JP5363967B2 (ja) | 2009-12-22 | 2009-12-22 | クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 |
TW099142426A TW201145956A (en) | 2009-12-22 | 2010-12-06 | Clock data recovery circuit, data transfer device for display device, and data transfer method for display device |
US12/926,959 US20110148851A1 (en) | 2009-12-22 | 2010-12-20 | Clock data recovery circuit, data transfer device for display device, and data transfer method for display device |
CN201010603140.XA CN102103847B (zh) | 2009-12-22 | 2010-12-21 | 时钟数据恢复电路和用于显示装置的数据传输设备及其方法 |
KR1020100131731A KR20110073341A (ko) | 2009-12-22 | 2010-12-21 | 클록 데이터 복원 회로, 디스플레이 디바이스를 위한 데이터 전송 디바이스, 및 디스플레이를 위한 데이터 전송 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290358A JP5363967B2 (ja) | 2009-12-22 | 2009-12-22 | クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011135149A JP2011135149A (ja) | 2011-07-07 |
JP5363967B2 true JP5363967B2 (ja) | 2013-12-11 |
Family
ID=44150367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009290358A Expired - Fee Related JP5363967B2 (ja) | 2009-12-22 | 2009-12-22 | クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20110148851A1 (ja) |
JP (1) | JP5363967B2 (ja) |
KR (1) | KR20110073341A (ja) |
CN (1) | CN102103847B (ja) |
TW (1) | TW201145956A (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8798217B2 (en) * | 2010-11-03 | 2014-08-05 | Qualcomm Incorporated | Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection |
CN102946306B (zh) * | 2012-11-23 | 2016-03-02 | 中国电子科技集团公司第三十二研究所 | 时钟数据恢复电路结构及数字化时钟数据恢复方法 |
CN103218981B (zh) * | 2013-04-01 | 2015-09-02 | 京东方科技集团股份有限公司 | 数据传输方法、装置、控制器、驱动装置及显示装置 |
US9312865B2 (en) | 2013-12-05 | 2016-04-12 | Samsung Display Co., Ltd. | Bimodal serial link CDR architecture |
JP2016021629A (ja) * | 2014-07-14 | 2016-02-04 | シナプティクス・ディスプレイ・デバイス合同会社 | Cdr回路及び半導体装置 |
JP6406920B2 (ja) | 2014-08-21 | 2018-10-17 | 三菱電機株式会社 | 表示装置およびその駆動方法 |
CN109450439B (zh) * | 2015-04-23 | 2022-06-07 | 群联电子股份有限公司 | 时脉数据恢复电路模块、存储器存储装置及相位锁定方法 |
CN105846818A (zh) * | 2016-03-21 | 2016-08-10 | 青岛海信电器股份有限公司 | 一种显示装置中的信号传输电路 |
JP6724619B2 (ja) | 2016-07-15 | 2020-07-15 | 富士通株式会社 | 信号再生回路、電子装置及び信号再生方法 |
CN108599759B (zh) * | 2018-05-10 | 2022-09-30 | 深圳市国微电子有限公司 | 基于内嵌时钟位的时钟cdr电路及控制装置 |
CN109302275B (zh) * | 2018-09-10 | 2021-05-04 | 硅谷数模半导体(北京)有限公司 | 数据的输出方法及装置 |
WO2020061901A1 (zh) * | 2018-09-27 | 2020-04-02 | 深圳市傲科光电子有限公司 | 一种低功耗时钟数据恢复电路及接收机 |
CN110060628A (zh) * | 2019-04-17 | 2019-07-26 | 上海天马微电子有限公司 | 一种显示驱动方法、装置、驱动芯片及显示装置 |
CN110277047B (zh) * | 2019-05-31 | 2022-11-22 | 北京集创北方科技股份有限公司 | 降低显示器驱动过程中的电磁干扰的方法及装置 |
US11341904B2 (en) | 2019-08-13 | 2022-05-24 | Novatek Microelectronics Corp. | Light-emitting diode driving apparatus and light-emitting diode driver |
US20210049952A1 (en) * | 2019-08-13 | 2021-02-18 | Novatek Microelectronics Corp. | Light-emitting diode driving apparatus |
US11244641B2 (en) * | 2019-10-17 | 2022-02-08 | Novatek Microelectronics Corp. | Method, device and display driver having a filtered command signal |
CN113037665B (zh) * | 2019-12-24 | 2023-12-08 | 瑞昱半导体股份有限公司 | 应用于高速有线网络的数据传输装置及方法 |
CN111326098B (zh) * | 2020-04-08 | 2022-10-04 | Tcl华星光电技术有限公司 | 源极驱动控制方法、装置及显示终端 |
CN113971936B (zh) * | 2020-07-23 | 2023-09-29 | 京东方科技集团股份有限公司 | 显示面板及其驱动方法 |
CN115985222B (zh) * | 2023-03-21 | 2023-06-16 | 深圳通锐微电子技术有限公司 | 频率控制电路、源极驱动器、频率控制方法和显示面板 |
CN118018010A (zh) * | 2024-04-08 | 2024-05-10 | 芯动微电子科技(武汉)有限公司 | 一种数据时钟恢复电路工作稳定性的判断方法和装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746483B2 (ja) * | 1990-07-25 | 1995-05-17 | 日本ビクター株式会社 | データ伝送方法と装置 |
JPH06252973A (ja) * | 1993-02-26 | 1994-09-09 | Matsushita Electric Ind Co Ltd | デジタル復調装置 |
JP3441378B2 (ja) * | 1993-03-15 | 2003-09-02 | 松下電器産業株式会社 | 符号化方法、符号化装置、復号化方法、復号化装置及び情報記録媒体 |
JP3365593B2 (ja) * | 1995-08-02 | 2003-01-14 | 富士通株式会社 | タイミング再生回路 |
JP3434421B2 (ja) * | 1995-09-18 | 2003-08-11 | 松下電器産業株式会社 | 離散的な記録長で変調記録されたデジタル情報を再生する装置 |
JP3077661B2 (ja) * | 1998-03-12 | 2000-08-14 | 日本電気株式会社 | オーバーサンプリング型クロックリカバリ回路 |
JP3792904B2 (ja) * | 1998-07-28 | 2006-07-05 | 松下電器産業株式会社 | 受信装置、及び通信装置 |
US6211741B1 (en) * | 1998-10-16 | 2001-04-03 | Cypress Semiconductor Corp. | Clock and data recovery PLL based on parallel architecture |
JP2004039178A (ja) * | 2002-07-08 | 2004-02-05 | Matsushita Electric Ind Co Ltd | デジタル情報処理装置 |
US20070047589A1 (en) * | 2005-08-24 | 2007-03-01 | Bobak Modaress-Razavi | Multi-rate SERDES receiver |
JP4668750B2 (ja) * | 2005-09-16 | 2011-04-13 | 富士通株式会社 | データ再生回路 |
US7817712B2 (en) * | 2006-05-30 | 2010-10-19 | Fujitsu Limited | System and method for independently adjusting multiple compensations applied to a signal |
JP4800886B2 (ja) * | 2006-09-15 | 2011-10-26 | 三菱電機株式会社 | 受信装置および受信方法 |
CN100461065C (zh) * | 2006-09-27 | 2009-02-11 | 威盛电子股份有限公司 | 时钟/数据恢复电路的频率的调整方法与其装置 |
US7916780B2 (en) * | 2007-04-09 | 2011-03-29 | Synerchip Co. Ltd | Adaptive equalizer for use with clock and data recovery circuit of serial communication link |
JP4956840B2 (ja) * | 2008-03-14 | 2012-06-20 | 日本電気株式会社 | 判定帰還等化装置及び方法 |
-
2009
- 2009-12-22 JP JP2009290358A patent/JP5363967B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-06 TW TW099142426A patent/TW201145956A/zh unknown
- 2010-12-20 US US12/926,959 patent/US20110148851A1/en not_active Abandoned
- 2010-12-21 CN CN201010603140.XA patent/CN102103847B/zh not_active Expired - Fee Related
- 2010-12-21 KR KR1020100131731A patent/KR20110073341A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
TW201145956A (en) | 2011-12-16 |
CN102103847B (zh) | 2014-10-22 |
CN102103847A (zh) | 2011-06-22 |
US20110148851A1 (en) | 2011-06-23 |
JP2011135149A (ja) | 2011-07-07 |
KR20110073341A (ko) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5363967B2 (ja) | クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 | |
TWI596922B (zh) | Data receiving device | |
JP5579625B2 (ja) | 遅延同期ループを基礎としたクロック復元部が具備された受信部装置 | |
JP5385718B2 (ja) | クロックデータリカバリ回路 | |
JP5066121B2 (ja) | クロック情報とデータを伝送する装置及び方法 | |
US8320770B2 (en) | Clock and data recovery for differential quadrature phase shift keying | |
JP4955781B2 (ja) | データ通信システムの高速パワーアップ | |
TWI484809B (zh) | 用於串列和並行通信之混合介面 | |
EP3053296B1 (en) | N factorial dual data rate clock and data recovery | |
WO2015120149A1 (en) | Increasing throughput on multi-wire and multi-lane interfaces | |
JP2016538747A (ja) | Phyの変更を最小限に抑えかつプロトコルを変更せずにmipi d−phyリンクレートを向上させるための方法 | |
JP5553999B2 (ja) | デジタル位相ロックループを実施するためのシステム及び方法 | |
KR101438478B1 (ko) | 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치의 데이터 수신방법 | |
JP2009219021A (ja) | データリカバリ回路 | |
JP5704988B2 (ja) | 通信装置 | |
KR100715701B1 (ko) | 4배속 오버 샘플링 방식 위상 검출기를 사용하는클럭/데이터 복원 회로 및 그 제어 방법 | |
JP2016021629A (ja) | Cdr回路及び半導体装置 | |
KR102520096B1 (ko) | 인코딩된 멀티-레인 n-팩토리얼 및 다른 멀티-와이어 통신 시스템들 | |
JP5923730B2 (ja) | クロックデータ復元装置 | |
KR101539438B1 (ko) | 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법 | |
JP2008236178A (ja) | シリアルデータ受信回路 | |
CN109873694B (zh) | 使用电流控制振荡器的时钟与数据恢复设备和方法 | |
US20160164666A1 (en) | Clock and data recovery circuit and system using the same | |
KR20150045886A (ko) | 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5363967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |