CN102103847B - 时钟数据恢复电路和用于显示装置的数据传输设备及其方法 - Google Patents

时钟数据恢复电路和用于显示装置的数据传输设备及其方法 Download PDF

Info

Publication number
CN102103847B
CN102103847B CN201010603140.XA CN201010603140A CN102103847B CN 102103847 B CN102103847 B CN 102103847B CN 201010603140 A CN201010603140 A CN 201010603140A CN 102103847 B CN102103847 B CN 102103847B
Authority
CN
China
Prior art keywords
circuit
data
frequency
frequency detection
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010603140.XA
Other languages
English (en)
Other versions
CN102103847A (zh
Inventor
杉山明生
堀良彦
能势崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102103847A publication Critical patent/CN102103847A/zh
Application granted granted Critical
Publication of CN102103847B publication Critical patent/CN102103847B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及时钟数据恢复电路和用于显示装置的数据传输设备及其方法。时钟数据恢复电路包括：采样电路(SC)，其通过2x超采样来采样输入数据；频率检测电路(FD)，其检测通过采样电路(SC)采样的输入数据和恢复时钟之间的频率差；相位检测电路(PD)，其检测在通过采样电路(SC)采样的输入数据和恢复时钟之间的相位差；电压控制振荡器电路(VCO)，其至少根据通过相位检测电路(PD)检测的相位差将恢复时钟输出到采样电路(SC)；以及，频率检测控制电路(FDC)，在接收显示数据作为输入数据时，其停止频率检测电路(FD)的工作。

Description

时钟数据恢复电路和用于显示装置的数据传输设备及其方法
通过引用并入
本申请基于并且要求2009年12月22日提交的日本专利申请No.2009-290358的优先权，其内容在此通过引用整体并入。
技术领域
本发明涉及时钟数据恢复电路、用于显示装置的数据传输设备、以及用于显示装置的数据传输方法。
背景技术
显示装置的尺寸的增加对显示驱动器电路提出关于数据传输方法的问题。此外，分辨率的改进和驱动时序的较高速度有助于加速数据传输。Yamaguchi等(“A 2.0Gb/s Clock-Embedded Interface for Full-HD10b 120Hz LCD Drivers with 1/5-Rate Noise-Tolerant Phase andFrequency Recovery″，Solid-State Circuits Conference-Digest ofTechnical Papers，2009.ISSCC 2009.IEEE International，pp.192-193，Feb.，2009)公开了一种通过点对点嵌入时钟用于显示装置的高速数据传输系统。
参考图7和图8描述通过Yamaguchi等公开的时钟数据恢复(CDR)电路。图7是通过Yamaguchi等公开的CDR电路1的框图。图8是其中图7的CDR电路1被应用于驱动器的显示装置的框图。
首先，说明包含图7的CDR电路的图8的显示装置。如图8中所示，此显示装置包括时序控制器、驱动器、以及显示元件。时序控制器包括传输电路TX。驱动器包括CDR电路1和显示元件驱动器电路2。
传输电路TX将是并行信号的显示数据和命令转换为串行信号，并且将串行信号传输到CDR电路1。如稍后详细地描述，显示数据和命令被交替地传输。命令包括诸如指示显示数据的开始的数据开始信号这样的各种控制信号。
CDR电路1将从时序控制器传输的串行输入数据转换为并行数据，并且恢复时钟和数据。被恢复的时钟被称为恢复时钟。数据经由总线被输出到显示元件驱动器电路2。
接下来，说明图7的CDR电路。如图7中所示，通过Yamaguchi等公开的CDR电路使用4x超采样检测频率和相位。CDR电路1包括采样电路SC、频率检测电路FD、相位检测电路PD、用于FD的电荷泵CP1、用于PD的电荷泵CP2、环路滤波器LF、以及电压控制振荡器电路VCO。
采样电路SC基于恢复时钟采样从时序控制器传输的串行输入数据。被采样的数据被输出到频率检测电路FD、相位检测电路PD、以及显示元件驱动器电路2。
频率检测电路FD检测通过采样电路SC采样的输入数据和恢复时钟之间的频率差。如果恢复时钟的频率低于输入数据的频率，那么频率检测电路FD将用于增加恢复时钟的频率的UP(上升)信号输出到用于FD的电荷泵CP1。如果恢复时钟的频率高于输入数据的频率，那么频率检测电路FD将用于减小恢复时钟的频率的DOWN(下降)信号输出到用于FD的电荷泵CP1。
相位检测电路PD检测通过采样电路SC采样的输入数据和恢复时钟之间的相位差。如果恢复时钟的相位在输入数据的相位之后，那么相位检测电路PD将用于提前恢复时钟的相位的UP信号输出到用于PD的电荷泵CP1。如果恢复时钟的相位是在输入数据的相位之前，那么相位检测电路PD将用于延迟恢复时钟的相位的DOWN信号输出到用于PD的电荷泵CP1。
用于FD的电荷泵CP1和用于PD的电荷泵CP2输出与输入的UP或者DOWN信号相对应的模拟电流信号。
环路滤波器LF根据从用于FD的电荷泵CP1和用于PD的电荷泵CP2输入的模拟电流信号生成控制电压信号。
然后，电压控制振荡器电路VCO根据从环路滤波器LF输入的控制电压信号生成时钟CLK。以与数据相类似的方式，时钟CLK被输出到显示元件驱动器电路2，并且作为恢复时钟被反馈到采样电路SC。
图9示出通过Yamaguchi等所公开的图10.7.3中所示的4x超采样的频率检测的算法。
上行中的输入数据的波形示出与输入数据频率相比较电压控制振荡器电路VCO的振荡频率低的情况。在这样的情况下，如阴影区域所示，检测到时钟相位2-4和5-6中的信号电平的转变。结果，频率检测电路FD检测到振荡频率低。
另一方面，下行的输入数据的波形指示与输入数据频率相比较电压控制振荡器电路VCO的振荡频率高的情况。在这样的情况下，如阴影区域所示，检测到时钟相位0-2和6-7中的信号电平的转变并且没有检测到时钟相位2-6中信号电平的转变。结果，频率检测电路FD检测到振荡频率高。
中间行的输入数据的波形指示输入数据频率匹配电压控制振荡器电路VCO的振荡频率的情况。在这样的情况下，频率检测电路FD不将振荡频率评估为高或者低。
注意图10示出在PLL锁定之后时钟相位与输入数据之间的关系。PLL锁定指的是如下的状态，其中，输入数据的相位和频率匹配通过电压控制振荡器电路VCO振荡的时钟的相位和频率。在4x超采样中，在如图10中所示的时钟相位0、4、以及8……的位置处同步输入数据的边缘，并且在时钟相位2、6、以及10……的位置(在位的中间)处采样输入数据。
发明内容
然而，本发明已经发现问题，即，在通过Yamaguchi等公开的时钟数据恢复电路中，电路尺寸和功率消耗大，并且EMI特性低，因为采用的是4x超采样。
本发明的示例性实施例是时钟数据恢复电路，该时钟数据恢复电路包括：采样电路，该采样电路通过2x超采样来采样输入数据；频率检测电路，该频率检测电路检测通过采样电路采样的输入数据和恢复时钟之间的频率差；相位检测电路，该相位检测电路检测在通过采样电路采样的输入数据和恢复时钟之间的相位差；电压控制振荡器电路，该电压控制振荡器电路至少根据通过相位检测电路检测到的相位差将恢复时钟输出到采样电路；以及频率检测控制电路，在接收显示数据作为输入数据时，该频率检测控制电路停止频率检测电路的工作。
本发明的另一示例性实施例是用于显示装置的数据传输设备，该用于显示装置的数据传输设备包括：时序控制器，该时序控制器发送传输数据；和显示元件驱动器电路，该显示元件驱动器电路接收从时序控制器发送的传输数据。此外，显示元件驱动器电路包括：采样电路，该采样电路通过2x超采样来采样输入数据；频率检测电路，该频率检测电路检测在通过采样电路采样的输入数据和恢复时钟之间的频率差；相位检测电路，该相位检测电路检测在通过采样电路采样的输入数据和恢复时钟之间的相位差；电压控制振荡器电路，该电压控制振荡器电路至少根据通过相位检测电路检测的相位差将恢复时钟输出到采样电路；以及频率检测控制电路，在接收显示数据作为输入数据时，该频率检测控制电路停止频率检测电路的工作。
本发明的另一示例性实施例是将来自于时序控制器的数据传输到显示元件驱动器电路的用于显示装置的数据传输方法。数据传输方法包括：通过2x超采样来采样传输数据；在传输数据是显示数据时，检测被采样的传输数据和恢复时钟之间的相位差而非频率差，以生成恢复时钟；在传输数据不是显示数据时，检测被采样的传输数据的频率差和相位差，以生成恢复时钟。
在本发明中，包括频率检测控制电路，在接收显示数据作为输入数据时，其停止频率检测电路的工作，并且采用2x超采样。因此，本发明能够提供具有小的电路尺寸、低功率消耗以及良好的EMI特性的时钟数据恢复电路。
本发明能够提供具有小的电路尺寸、低功率消耗、以及优秀的EMI特性的时钟数据恢复电路。
附图说明
结合附图，根据某些示例性实施例的以下描述，以上和其它示例性方面、优点和特征将更加明显，其中：
图1是根据第一示例性实施例的CDR电路的框图；
图2是其中图1的CDR电路被应用于驱动器的显示装置的框图；
图3示出通过2x超采样的频率检测的算法；
图4示出在2x超采样中在PLL锁定之后时钟相位和输入数据之间的关系；
图5A示出被输入到第一示例性实施例的CDR电路的传输数据，和频率检测电路的工作状态；
图5B示出被输入到图7的CDR电路的传输数据，和频率检测电路的工作状态；
图6A示出当在2x超采样中其中相同的电平信号仅持续两位的模式“1，1”被输入时的情况；
图6B示出当在4x超采样中其中相同的电平信号仅持续两位的模式“1，1”被输入时的情况；
图7是通过Yamaguchi等公开的CDR电路的框图；
图8是其中图7的CDR电路被应用于驱动器的显示装置的框图；
图9示出通过4x超采样的频率检测的算法；以及
图10示出在4x超采样中在PLL锁定之后时钟相位和输入数据之间的关系。
具体实施方式
在下文中，参考附图描述包含本发明的具体示例性实施例。然而，本发明不一定限于下述的示例性实施例。为了说明的清楚，适合地简化下述的说明和附图。
[第一示例性实施例]
参考图1和图2描述根据本发明的第一示例性实施例的时钟数据恢复(CDR)电路。图1是根据第一示例性实施例的CDR电路100的框图。图2是其中CDR电路100被应用于驱动器的显示装置的框图。
首先，描述包含图1的CDR电路的在图2中所示的显示装置。如图2中所示，显示装置包括时序控制器、驱动器、以及显示元件。时序控制器包括传输电路TX。驱动器包括CDR电路100和显示元件驱动器电路200。
传输电路TX将是并行信号的显示数据和命令转换为串行信号并且将该串行数据传输到CDR电路100。如稍后将会详细描述，显示数据和命令被交替地传输。命令包括诸如指示显示数据的开始的数据开始信号SOD这样的各种控制信号。
CDR电路100在将输入串行信号转换为并行信号时恢复时钟CLK。然后，数据和时钟CLK被输出到显示元件驱动器电路200。响应于时钟CLK，显示元件驱动器电路200将显示数据输出到显示元件。
接下来，描述图1的CDR电路。如图1中所示，根据第一示例性实施例的CDR电路包括采样电路SC、频率检测电路FD、相位检测电路PD、用于FD的电荷泵CP1、用于PD的电荷泵CP2、环路滤波器LF、电压控制振荡器电路VCO、以及频率检测控制电路FDC。
采样电路SC根据恢复时钟采样从时序控制器传输的串行输入数据。被采样的数据信号被输出到频率检测电路FD、相位检测电路PD、以及显示元件驱动器电路200。因为根据本发明的采样电路SC采样2x超采样替代4x超采样，所以电路尺寸能够小于图7的CDR电路中的采样电路SC。
频率检测电路FD检测通过采样电路SC采样的输入数据和恢复时钟之间的频率差。如果恢复时钟的频率低于输入数据的频率，那么频率检测电路FD将用于增加恢复时钟的频率的UP信号输出到用于FD的电荷泵CP1。如果恢复时钟的频率高于输入数据的频率，那么频率检测电路FD将用于减小恢复时钟的频率的DOWN信号输出到用于FD的电荷泵CP1。
更加具体地，频率检测电路FD组合积分功能和比较器功能。因此，如果振荡频率被检测为“低”的次数超过预定的次数，那么频率检测电路FD输出UP信号。另一方面，如果振荡频率被检测为“低”的次数没有超过预定的次数，那么频率检测电路FD将不会输出UP信号。
类似地，如果振荡频率被检测为“高”的次数超过预定的次数，那么频率检测电路FD输出DOWN信号。另一方面，如果振荡频率被检测为“高”的次数没有超过预定的次数，那么频率检测电路FD将不会输出DOWN信号。
即使在PLL锁定之后，由于输入信号中的抖动，振荡频率也可以被检测为“低”或者“高”。然而，因为此检测的次数不是很多，所以通过频率检测电路FD的上述功能没有输出UP或者DOWN信号，从而保持PLL锁定状态。
更加具体地，当在预定的时段中振荡频率被检测为“低”或者“高”的次数超过预定的次数(阈值)时输出UP或者DOWN信号。
图3示出通过2x超采样的频率检测的算法。上行中的输入数据的波形示出与输入数据频率相比较电压控制振荡器电路VCO的振荡频率低的情况。在这样的情况下，如阴影区域所示，检测到时钟相位1-2和2-3中的信号电平的转变。结果，频率检测电路FD检测到振荡频率低。
另一方面，下行的输入数据的波形指示与输入数据频率相比较电压控制振荡器电路VCO的振荡频率高的情况。在这样的情况下，如阴影区域所示，检测到时钟相位0-1和3-4中的信号电平的转变并且没有检测到时钟相位1-3中的信号电平的转变。结果，频率检测电路FD检测到振荡频率高。
中间行的输入数据的波形指示输入数据频率匹配电压控制振荡器电路VCO的振荡频率。在这样的情况下，频率检测电路FD不将振荡频率评估为高或者低。
图4示出在PLL锁定之后的时钟相位和输入数据之间的关系。在2x超采样中，如图4中所示在时钟相位0、4、以及8……的位置处同步输入数据的边缘，并且在时钟相位1、3以及5……的位置处(在各位的中间)采样输入数据。
相位检测电路PD检测通过采样电路SC采样的输入数据和恢复时钟之间的相位差。如果恢复时钟的相位在输入数据的相位之后，那么相位检测电路PD将用于提前恢复时钟的相位的UP信号输出到用于PD电荷泵CP2。如果恢复时钟的相位是输入数据的相位之前，那么相位检测电路PD将用于延迟恢复时钟的相位的DOWN信号输出到用于PD的电荷泵CP2。
用于FD的电荷泵CP1和用于PD的电荷泵CP2输出与输入的UP或者DOWN信号相对应的模拟电流信号。
环路滤波器LF根据从用于FD的电荷泵CP 1和用于PD的电荷泵CP2输入的模拟电流信号生成控制电压信号。
然后，电压控制振荡器电路VCO根据从环路滤波器LF输入的控制电压信号生成时钟CLK。以与数据相类似的方式，将时钟CLK输出到图2的显示元件驱动器电路200，并且将其作为恢复时钟反馈到采样电路SC。因为根据本发明的采样电路SC采用2x超采样替代4x超采样，所以电路尺寸能够小于图7的CDR电路中的采样电路SC。此外，因为恢复时钟的数量是4x超采样的一半，所以电流消耗较小并且提高EMI特性。
从采样电路SC输出的数据信号被输入到频率检测控制电路FDC。响应于被包括在数据信号中的FD停止信号而停止频率检测电路FD。频率检测控制电路FDC没有被包括在图7的CDR电路中，并且是被新添加的组件。然而，采样电路SC和电压控制振荡器电路VCO的电路尺寸减小效果足以减小整个电路尺寸。
在下文中，参考附图描述频率检测电路FD的工作。图5A示出被输入到本示例性实施例的CDR电路100的传输数据，和频率检测电路的工作状态。图5B示出被输入到图7的CDR电路1的传输数据，和频率检测电路的工作状态。如图5A和图5B中所示，显示数据和命令被交替地作为传输数据传输到采样电路SC。在这里显示数据指的是被显示在显示元件中的数据，并且命令指的是除了显示数据之外的诸如控制信号这样的传输数据。
如图5A中所示，在根据本示例性实施例的CDR电路100中，频率检测电路FD在接收命令时工作，并且频率检测电路FD在接收显示数据时停止。具体地，使用被包括在命令中的数据开始信号SOD作为上述FD停止信号而停止频率检测电路FD。在本示例性实施例中，要接收显示数据的时段被事先确定。因此，在自从频率检测电路FD被停止起的预定时间(时钟的数量)之后自动地返回频率检测电路FD的工作。
另一方面，如图5B中所示，在图7的CDR电路1中，频率检测电路FD在任何时间都工作。
在传输命令的时段中，趋向于要产生噪声并且PLL锁定倾向于不被锁定。因此，通过频率检测电路FD和相位检测电路PD维持PLL锁定状态使得返回工作。另一方面，在传输显示数据的时段中，PLL锁定将不会由于噪声不被锁定。因此，仅通过相位检测电路能够维持PLL锁定状态并且能够停止频率检测电路FD。
另一方面，在2x超采样的情况下，根据下述理由，在显示数据传输时段期间必须停止频率检测电路FD。具体地，如果其中在PLL锁定之后相同的电平信号仅持续两位的诸如“1、0、0、1”、或者“0、1、1、0”这样的模式被输入，那么存在如下可能性，即，在2x超采样中频率检测电路FD可能出现故障。在下文中解释理由。
图6A示出当在2x超采样中其中相同的电平信号仅持续两位的模式“1，1”被输入时的情况。图6B示出当在4x超采样中其中相同的电平信号仅持续两位的模式“1，1”被输入的情况。
如图6A中所示，在2x超采样中，由于输入信号中的抖动和时钟漂移两位输入数据“1，1”可能被错误地评估为一位输入数据“1”。因此，存在如下可能性，即，频率检测电路FD可能以要减小电压控制振荡器电路VCO的振荡频率的方式而出现故障。
另一方面，如图6B中所示，即使在输入时钟中存在抖动、时钟漂移等等，在4x超采样中将不会执行错误的评估。
如上所述，发明人已经发现在显示数据传输时段中停止频率检测电路FD没有问题，并且消除2x超采样中的错误评估的风险。然后，通过应用2x超采样，发明人已经成功提供一种时钟数据恢复电路，该时钟数据恢复电路具有小的电路尺寸、低功率消耗、以及良好的EMI特性。注意，频率检测电路FD在命令被传输时工作。因此，必要的是，以其中相同的电平信号仅持续两位的模式小于或者等于预定的数量的方式(不言而喻的是，根本就不包括此模式)，指定命令代码使得频率检测电路FD可能不会出现故障。然而，由于显示装置的命令的类型被限制，所以能够以上述的方式分配命令代码。
尽管已经参考示例性实施例已经描述本发明，但是本发明不限于上述示例性实施例。在本发明的范围内能够对本发明的构造和细节进行各种修改，本领域技术人员能够理解该修改。
虽然已经按照若干示例性实施例描述了本发明，但是本领域技术人员将理解本发明可以在所附的权利要求的精神和范围内进行各种修改的实践，并且本发明并不限于上述的示例。
此外，权利要求的范围不受到上述的示例性实施例的限制。
此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (8)

1.一种时钟数据恢复电路，包括：
采样电路，所述采样电路通过2x超采样来采样输入数据；
频率检测电路，所述频率检测电路检测在通过所述采样电路所采样的所述输入数据和恢复时钟之间的频率差；
相位检测电路，所述相位检测电路检测在通过所述采样电路所采样的所述输入数据和所述恢复时钟之间的相位差；
电压控制振荡器电路，在所述频率检测电路的工作停止时，所述电压控制振荡器电路根据通过所述相位检测电路所检测的相位差来将所述恢复时钟输出到所述采样电路，并且在所述频率检测电路正在工作时，所述电压控制振荡器电路根据通过所述相位检测电路检测的所述相位差和通过所述频率检测电路检测的所述频率差，来输出所述恢复时钟；以及
频率检测控制电路，在接收作为输入数据的显示数据时，所述频率检测控制电路停止所述频率检测电路的所述工作。
2.根据权利要求1所述的时钟数据恢复电路，其中，
以其中相同的电平信号仅持续两位的模式小于或者等于预定的数量的方式，指定在所述频率检测电路正在工作时的所述输入数据。
3.根据权利要求1所述的时钟数据恢复电路，其中，
所述频率检测控制电路响应于数据开始信号而停止所述频率检测电路的工作。
4.根据权利要求1所述的时钟数据恢复电路，其中，
用于所述显示数据的时间被事先确定，并且
在继停止所述工作后的预定时间之后，所述频率检测电路恢复所述工作。
5.一种用于显示装置的数据传输设备，包括：
时序控制器，所述时序控制器发送传输数据；和
显示元件驱动器电路，所述显示元件驱动器电路接收从所述时序控制器发送的所述传输数据，其中所述显示元件驱动器电路包括：
采样电路，所述采样电路通过2x超采样来采样输入数据；
频率检测电路，所述频率检测电路检测在通过所述采样电路所采样的所述输入数据和恢复时钟之间的频率差；
相位检测电路，所述相位检测电路检测在通过所述采样电路所采样的所述输入数据和所述恢复时钟之间的相位差；
电压控制振荡器电路，在所述频率检测电路的工作停止时，所述电压控制振荡器电路根据通过所述相位检测电路所检测的相位差来将所述恢复时钟输出到所述采样电路，并且在所述频率检测电路正在工作时，所述电压控制振荡器电路根据通过所述相位检测电路检测的所述相位差和通过所述频率检测电路检测的所述频率差，来输出所述恢复时钟；以及
频率检测控制电路，在接收作为输入数据的显示数据时，所述频率检测控制电路停止所述频率检测电路的所述工作。
6.根据权利要求5所述的数据传输设备，其中，
以其中相同的电平信号仅持续两位的模式小于或者等于预定的数量的方式，指定在所述频率检测电路正在工作时的所述传输数据。
7.一种用于显示装置的数据传输方法，其将数据从时序控制器传输到显示元件驱动器电路，所述数据传输方法包括：
通过2x超采样来采样传输数据；
在所述传输数据是显示数据时，检测在被采样的传输数据和恢复时钟之间的相位差而非频率差，以生成所述恢复时钟；
在所述传输数据不是显示数据时，检测被采样的传输数据的相位差和频率差，以生成所述恢复时钟。
8.根据权利要求7所述的数据传输方法，其中，
以其中相同的电平信号仅持续两位的模式小于或者等于预定的频率的方式，来指定除所述显示数据外的所述传输数据。
CN201010603140.XA 2009-12-22 2010-12-21 时钟数据恢复电路和用于显示装置的数据传输设备及其方法 Expired - Fee Related CN102103847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009290358A JP5363967B2 (ja) 2009-12-22 2009-12-22 クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法
JP2009-290358 2009-12-22

Publications (2)

Publication Number Publication Date
CN102103847A CN102103847A (zh) 2011-06-22
CN102103847B true CN102103847B (zh) 2014-10-22

Family

ID=44150367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010603140.XA Expired - Fee Related CN102103847B (zh) 2009-12-22 2010-12-21 时钟数据恢复电路和用于显示装置的数据传输设备及其方法

Country Status (5)

Country Link
US (1) US20110148851A1 (zh)
JP (1) JP5363967B2 (zh)
KR (1) KR20110073341A (zh)
CN (1) CN102103847B (zh)
TW (1) TW201145956A (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8798217B2 (en) * 2010-11-03 2014-08-05 Qualcomm Incorporated Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection
CN102946306B (zh) * 2012-11-23 2016-03-02 中国电子科技集团公司第三十二研究所 时钟数据恢复电路结构及数字化时钟数据恢复方法
CN103218981B (zh) * 2013-04-01 2015-09-02 京东方科技集团股份有限公司 数据传输方法、装置、控制器、驱动装置及显示装置
US9312865B2 (en) 2013-12-05 2016-04-12 Samsung Display Co., Ltd. Bimodal serial link CDR architecture
JP2016021629A (ja) * 2014-07-14 2016-02-04 シナプティクス・ディスプレイ・デバイス合同会社 Ｃｄｒ回路及び半導体装置
JP6406920B2 (ja) * 2014-08-21 2018-10-17 三菱電機株式会社 表示装置およびその駆動方法
CN106160739B (zh) * 2015-04-23 2019-04-23 群联电子股份有限公司 时脉数据恢复电路模块、存储器存储装置及相位锁定方法
CN105846818A (zh) * 2016-03-21 2016-08-10 青岛海信电器股份有限公司 一种显示装置中的信号传输电路
JP6724619B2 (ja) 2016-07-15 2020-07-15 富士通株式会社 信号再生回路、電子装置及び信号再生方法
CN108599759B (zh) * 2018-05-10 2022-09-30 深圳市国微电子有限公司 基于内嵌时钟位的时钟cdr电路及控制装置
CN109302275B (zh) * 2018-09-10 2021-05-04 硅谷数模半导体（北京）有限公司 数据的输出方法及装置
WO2020061901A1 (zh) * 2018-09-27 2020-04-02 深圳市傲科光电子有限公司 一种低功耗时钟数据恢复电路及接收机
CN110060628A (zh) * 2019-04-17 2019-07-26 上海天马微电子有限公司 一种显示驱动方法、装置、驱动芯片及显示装置
CN110277047B (zh) * 2019-05-31 2022-11-22 北京集创北方科技股份有限公司 降低显示器驱动过程中的电磁干扰的方法及装置
US20210049952A1 (en) * 2019-08-13 2021-02-18 Novatek Microelectronics Corp. Light-emitting diode driving apparatus
US11341904B2 (en) 2019-08-13 2022-05-24 Novatek Microelectronics Corp. Light-emitting diode driving apparatus and light-emitting diode driver
US11244641B2 (en) * 2019-10-17 2022-02-08 Novatek Microelectronics Corp. Method, device and display driver having a filtered command signal
CN113037665B (zh) * 2019-12-24 2023-12-08 瑞昱半导体股份有限公司 应用于高速有线网络的数据传输装置及方法
CN111326098B (zh) * 2020-04-08 2022-10-04 Tcl华星光电技术有限公司 源极驱动控制方法、装置及显示终端
CN113971936B (zh) * 2020-07-23 2023-09-29 京东方科技集团股份有限公司 显示面板及其驱动方法
CN115985222B (zh) * 2023-03-21 2023-06-16 深圳通锐微电子技术有限公司 频率控制电路、源极驱动器、频率控制方法和显示面板
CN118018010A (zh) * 2024-04-08 2024-05-10 芯动微电子科技(武汉)有限公司 一种数据时钟恢复电路工作稳定性的判断方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234653A (zh) * 1998-03-12 1999-11-10 日本电气株式会社 降低功率消耗的过采样型时钟恢复电路
US6211741B1 (en) * 1998-10-16 2001-04-03 Cypress Semiconductor Corp. Clock and data recovery PLL based on parallel architecture
JP2004039178A (ja) * 2002-07-08 2004-02-05 Matsushita Electric Ind Co Ltd デジタル情報処理装置
CN1928771A (zh) * 2006-09-27 2007-03-14 威盛电子股份有限公司 时钟/数据恢复电路的频率的调整方法与其装置
EP1764945A1 (en) * 2005-09-16 2007-03-21 Fujitsu Ltd. Data reproduction circuit
EP2101455A2 (en) * 2008-03-14 2009-09-16 Nec Corporation Apparatus and Method for Decision Feedback Equalization

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746483B2 (ja) * 1990-07-25 1995-05-17 日本ビクター株式会社 データ伝送方法と装置
JPH06252973A (ja) * 1993-02-26 1994-09-09 Matsushita Electric Ind Co Ltd デジタル復調装置
JP3441378B2 (ja) * 1993-03-15 2003-09-02 松下電器産業株式会社 符号化方法、符号化装置、復号化方法、復号化装置及び情報記録媒体
JP3365593B2 (ja) * 1995-08-02 2003-01-14 富士通株式会社 タイミング再生回路
JP3434421B2 (ja) * 1995-09-18 2003-08-11 松下電器産業株式会社 離散的な記録長で変調記録されたデジタル情報を再生する装置
JP3792904B2 (ja) * 1998-07-28 2006-07-05 松下電器産業株式会社 受信装置、及び通信装置
US20070047589A1 (en) * 2005-08-24 2007-03-01 Bobak Modaress-Razavi Multi-rate SERDES receiver
US7817712B2 (en) * 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple compensations applied to a signal
JP4800886B2 (ja) * 2006-09-15 2011-10-26 三菱電機株式会社 受信装置および受信方法
US7916780B2 (en) * 2007-04-09 2011-03-29 Synerchip Co. Ltd Adaptive equalizer for use with clock and data recovery circuit of serial communication link

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1234653A (zh) * 1998-03-12 1999-11-10 日本电气株式会社 降低功率消耗的过采样型时钟恢复电路
US6211741B1 (en) * 1998-10-16 2001-04-03 Cypress Semiconductor Corp. Clock and data recovery PLL based on parallel architecture
JP2004039178A (ja) * 2002-07-08 2004-02-05 Matsushita Electric Ind Co Ltd デジタル情報処理装置
EP1764945A1 (en) * 2005-09-16 2007-03-21 Fujitsu Ltd. Data reproduction circuit
CN1928771A (zh) * 2006-09-27 2007-03-14 威盛电子股份有限公司 时钟/数据恢复电路的频率的调整方法与其装置
EP2101455A2 (en) * 2008-03-14 2009-09-16 Nec Corporation Apparatus and Method for Decision Feedback Equalization

Also Published As

Publication number Publication date
JP2011135149A (ja) 2011-07-07
US20110148851A1 (en) 2011-06-23
CN102103847A (zh) 2011-06-22
JP5363967B2 (ja) 2013-12-11
TW201145956A (en) 2011-12-16
KR20110073341A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102103847B (zh) 时钟数据恢复电路和用于显示装置的数据传输设备及其方法
CN101501995B (zh) 相位比较器、相位比较装置以及时钟数据恢复系统
US9853806B2 (en) Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
CN101999144B (zh) 基于延迟锁定回路具有时钟回复单元的接收器
EP2211524B1 (en) Transmitter apparatus, receiver apparatus and communication system
US6628112B2 (en) System and method for detecting phase offset in a phase-locked loop
US8588281B2 (en) Transceiver having embedded clock interface and method of operating transceiver
KR101035856B1 (ko) 타이밍 컨트롤러와 데이터 구동ｉｃ들 사이의 인터페이스 시스템 및 디스플레이 장치
TW201810996A (zh) 資料接收裝置
US6396888B1 (en) Digital data transmission system
US20120099688A1 (en) Oversampling circuit, serial communication apparatus and oversampling method
CN103490775A (zh) 基于双环结构的时钟数据恢复控制器
US20160056812A1 (en) Clock generation circuit, display device drive circuit, and control method of clock generation circuit
CN1230985C (zh) 具有整形相位误差信号的锁相环及其方法
CN105306049B (zh) Cdr电路和半导体装置
US20160373244A1 (en) Phase tracking for clock and data recovery
CN102857222B (zh) 一种系统时钟的动态调整方法和电路
CN101841322A (zh) 检测时钟信号的方法及装置
CN102651647B (zh) 延迟锁相回路及时脉信号产生方法
KR101619693B1 (ko) 디스플레이 장치 및 그 구동 방법
US9246497B1 (en) Integrated circuit (IC) clocking techniques
JP2004512800A (ja) グループ化ゲート制御論理システム及び方法
CN107733402A (zh) 面向近阈值低电压的时序监测单元及监测系统
US20140010237A1 (en) Reordering device and method for ethernet transmission
CN104750422B (zh) 一种现场可编程逻辑阵列及串行数据接收转换方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141022

Termination date: 20191221

CF01 Termination of patent right due to non-payment of annual fee