CN105846818A - 一种显示装置中的信号传输电路 - Google Patents

一种显示装置中的信号传输电路 Download PDF

Info

Publication number
CN105846818A
CN105846818A CN201610162443.XA CN201610162443A CN105846818A CN 105846818 A CN105846818 A CN 105846818A CN 201610162443 A CN201610162443 A CN 201610162443A CN 105846818 A CN105846818 A CN 105846818A
Authority
CN
China
Prior art keywords
clock signal
transceiver
processing unit
circuit
video processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610162443.XA
Other languages
English (en)
Inventor
肖龙光
夏建龙
徐卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Hisense Electronics Co Ltd
Original Assignee
Qingdao Hisense Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Hisense Electronics Co Ltd filed Critical Qingdao Hisense Electronics Co Ltd
Priority to CN201610162443.XA priority Critical patent/CN105846818A/zh
Publication of CN105846818A publication Critical patent/CN105846818A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种显示装置中的信号传输电路。包括第一收发器、第二收发器和视频处理单元；第一收发器根据外部晶振产生的参考时钟信号和前端装置发送的数据的时钟信号，得到第一恢复时钟信号；将第一恢复时钟信号分别传输至视频处理单元和第二收发器，并采用第一恢复时钟信号将数据传输至视频处理单元；第二收发器根据第一恢复时钟信号，得到第二恢复时钟信号；将第二恢复时钟信号传输至视频处理单元，并采用第二恢复时钟信号接收视频处理单元发送的数据；视频处理单元采用第一恢复时钟信号，接收第一收发器发送的数据；以及采用第二恢复时钟信号，将数据传输至第二收发器，从而保证了第一收发器、视频处理单元与第二收发器数据传输的稳定性。

Description

一种显示装置中的信号传输电路
技术领域
本发明涉及电路设计领域，特别涉及一种显示装置中的信号传输电路。
背景技术
随着显示技术的发展，4K2K(4K2K是高清显示分辨率的简称)显示现在已经非常普遍，伴随而来的是信号传输速度的提高，传统的信号传输协议已经很难满足高速率传输的要求，日本THineElectronics,Inc.所研发的HS技术，无疑是4K2K显示中信号传输的最佳解决方案之一。HS是利用1对线缆来传输高画质影像的新技术，由1到8组信号配对组合，每组信号的最大传输速度为3.75Gbps/秒，而高速信号会产生严重的电磁干扰(Electromagnetic Interference，简称EMI)辐射。EMI辐射一直是高速系统设计的难点。
由于信号的EMI辐射主要是由于信号的能量过于集中在其载波频率位置,导致信号的能量在某一频点位置处的产生过大的辐射发射。因此，为了有效的降低EMI辐射，显示装置的厂家在设计显示装置的视频处理芯片的外围电路时也给容易产生EMI辐射的信号增加了扩频时钟(Spread Spectrum Clocking，简称SSC)的功能，采用具有SSC功能的电路，可以有效的降低信号所产生的EMI辐射。
现有的显示装置中的扩频电路如图1所示，外部晶振产生的参考时钟信号分别发送至每个串并转换模块GTP的接收端(RX)和发送端(TX)，如图1中的GTP1和GTP2。其中，GTP1中的RX基于输入该GTP1的输入信号(即DATA_IN)和参考时钟信号，恢复出第一时钟信号，并通过锁相环(Phase LockedLoop，简称PLL)将该第一时钟信号输入至视频处理芯片的输入端；GTP2中的TX基于参考时钟信号，恢复出第二时钟信号，并通过PLL将该第二时钟信号输入至视频处理芯片的输出端，时钟信号的传输路径如图1中实线所示，数据的传输路径如图1中虚线所示。由于第一时钟信号是基于输入信号和参考时钟信号恢复出的，而第二时钟信号是基于参考时钟信号恢复出的，因此，第一时钟信号与第二时钟信号不是同步的，导致视频处理芯片的输入和输出不同步，从而容易导致视频处理芯片在使用第一时钟信号和第二时钟信号进行数据采样时，采用的数据出现错误。
发明内容
本发明实施例提供了一种显示装置中的信号传输电路，用于解决现有技术中由于第一时钟信号是基于输入信号和参考时钟信号恢复出的，而第二时钟信号是基于参考时钟信号恢复出的，从而导致视频处理芯片的输入和输出不同步的问题。
本发明实施例提供的一种显示装置中的信号传输电路，包括：第一收发器、第二收发器、以及分别与所述第一收发器和所述第二收发器连接的视频处理单元，其中：
所述第一收发器还分别与外部晶振和前端装置连接，用于根据所述外部晶振产生的参考时钟信号和所述前端装置发送的数据的时钟信号，得到与所述参考时钟信号同相位且同频率的第一恢复时钟信号；将所述第一恢复时钟信号分别传输至所述视频处理单元和所述第二收发器，并采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元；
所述第二收发器用于根据所述第一恢复时钟信号，得到与所述第一恢复时钟信号同相位且同频率的第二恢复时钟信号；将所述第二恢复时钟信号传输至所述视频处理单元，并采用所述第二恢复时钟信号接收所述视频处理单元发送的数据；
所述视频处理单元用于采用所述第一恢复时钟信号，接收所述第一收发器发送的数据；以及采用所述第二恢复时钟信号，将所述数据传输至所述第二收发器。
一种可能的实现方式中，所述电路还包括：压控晶体振荡器，所述压控晶体振荡器的输入端与所述第一收发器连接，且所述压控晶体振荡器的输出端分别与所述视频处理单元和所述第二收发器连接；其中：
所述第一收发器通过所述压控晶体振荡器，将所述第一恢复时钟信号分别传输至所述视频处理单元和所述第二收发器。
一种可能的实现方式中，所述电路还包括：第一差分变换单元，所述第一差分变换单元的输入端与所述压控晶体振荡器连接，且所述第一差分变换单元的输出端与所述第二收发器连接，其中：
所述压控晶体振荡器具体用于：根据所述第一恢复时钟信号，生成差分时钟信号，并将所生成的差分时钟信号传输至所述第一差分变换单元；
所述第一差分变换单元用于：将所述压控晶体振荡器所生成的差分时钟信号进行合路处理，得到单路的第一时钟信号，并将所述第一时钟信号输送至所述第二收发器；
所述第二收发器具有用于：根据所述第一时钟信号，得到与所述第一时钟信号同相位且同频率的第二恢复时钟信号。
一种可能的实现方式中，所述压控晶体振荡器的输出端还与所述第一收发器连接，所述压控晶体振荡器还用于将所述第一恢复时钟信号传输至所述第一收发器，以使所述第一收发器采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元。
一种可能的实现方式中，所述压控晶体振荡器外置于所述第一收发器、所述第二收发器和所述视频处理单元形成的电路。
一种可能的实现方式中，所述电路还包括：锁相环PLL，所述PLL的输入端与所述第二收发器连接，且所述PLL的输出端与所述视频处理单元连接；其中：
所述第二收发器通过所述PLL将所述第二恢复时钟信号传输至所述视频处理单元。
一种可能的实现方式中，所述PLL的输出端还与所述第二收发器连接，所述PLL还用于将所述第二恢复时钟信号传输至所述第二收发器，以使所述第二收发器采用所述第二恢复时钟信号接收所述视频处理单元发送的数据。
一种可能的实现方式中，所述PPL外置于所述第一收发器、所述第二收发器和所述视频处理单元形成的电路。
一种可能的实现方式中，所述电路还包括：第二差分变换单元，所述第二差分变换单元的输入端与所述外部晶振连接，且所述第二差分变换单元的输出端与所述第一收发器连接；其中：
所述外部晶振具体用于：生成的差分形式的参考时钟信号，并将所述差分形式的参考时钟信号传输至所述第一差分变换单元；
所述第二差分变换单元具体用于：将所述差分形式的参考时钟信号进行合路处理，得到单路的参考时钟信号，并将得到的参考时钟信号传输至所述第一收发器。
一种可能的实现方式中，所述第二收发器还用于：采用第一恢复时钟信号，将接收到的数据传输至后端信号接收装置。
本发明实施例中，第一收发器发送数据时使用的是第一恢复时钟信号，视频处理单元接收数据时使用的也是第一恢复时钟信号，使得第一收发器传输数据与视频处理单元接收数据保持同步，从而保证了第一收发器与视频处理单元之间数据传输的稳定性；视频处理单元发送数据时使用的是第二恢复时钟信号，第二收发器接收数据时使用的也是第二恢复时钟信号，使得视频处理单元传输数据与第二收发器接收数据保持同步，从而保证了视频处理单元与第二收发器之间数据传输的稳定性；由于第二恢复时钟信号是基于第一恢复时钟信号恢复得到的，第二恢复时钟信号和第一恢复时钟信号是同相位且同频率的时钟信号，使得第一收发器、视频处理单元与第二收发器之间的数据传输保持同步，从而保证了第一收发器、视频处理单元与第二收发器之间数据传输的稳定性。
附图说明
图1为现有的显示装置中的扩频电路的示意图；
图2为本发明实施例一中提供的一种显示装置中的信号传输电路的示意图；
图3为本发明实施例二中提供的一种显示装置中的信号传输电路的示意图；
图4为本发明实施例三中提供的一种显示装置中的信号传输电路的示意图；
图5为本发明实施例四中提供的一种显示装置中的信号传输电路的示意图；
图6为本发明实施例五中提供的一种显示装置中的信号传输电路的示意图；
图7为本发明实施例六中提供的一种显示装置中的信号传输电路的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合说明书附图对本发明实施例作进一步详细描述。应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例一中，提供了一种显示装置中的信号传输电路，如图2所示，所述电路包括：第一收发器、第二收发器、以及分别与所述第一收发器和所述第二收发器连接的视频处理单元，其中：
所述第一收发器还分别与外部晶振和前端装置连接，用于根据所述外部晶振产生的参考时钟信号和所述前端装置发送的数据的时钟信号，得到与所述参考时钟信号同相位且同频率的第一恢复时钟信号；将所述第一恢复时钟信号分别传输至所述视频处理单元和所述第二收发器，并采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元；
所述第二收发器用于根据所述第一恢复时钟信号，得到与所述第一恢复时钟信号同相位且同频率的第二恢复时钟信号；将所述第二恢复时钟信号传输至所述视频处理单元，并采用所述第二恢复时钟信号接收所述视频处理单元发送的数据；
所述视频处理单元用于采用所述第一恢复时钟信号，接收所述第一收发器发送的数据；以及采用所述第二恢复时钟信号，将所述数据传输至所述第二收发器。
本发明实施例中，第一收发器发送数据时使用的是第一恢复时钟信号，视频处理单元接收数据时使用的也是第一恢复时钟信号，使得第一收发器传输数据与视频处理单元接收数据保持同步，从而保证了第一收发器与视频处理单元之间数据传输的稳定性；视频处理单元发送数据时使用的是第二恢复时钟信号，第二收发器接收数据时使用的也是第二恢复时钟信号，使得视频处理单元传输数据与第二收发器接收数据保持同步，从而保证了视频处理单元与第二收发器之间数据传输的稳定性；由于第二恢复时钟信号是基于第一恢复时钟信号恢复得到的，第二恢复时钟信号和第一恢复时钟信号是同相位且同频率的时钟信号，使得第一收发器、视频处理单元与第二收发器之间的数据传输保持同步，从而保证了第一收发器、视频处理单元与第二收发器之间数据传输的稳定性。
本发明实施例中，第一收发器和第二收发器可以采用Virtex吉比特收发器(Gigabit Transceiver with the Virtex，简称GTX)、低功耗吉比特收发器(GigabitTransceiver with low Power，简称GTP)、高速率吉比特收发器(GigabitTransceiver with High speed，简称GTH)等，本发明实施例不对第一收发器和第二收发器的具体实现结构进行限定。
本发明实施例二中，基于实施例一所示的电路结构，所述电路还包括：压控晶体振荡器(Voltage Controlled X'tal(crystal)Oscillator，简称VCXO)，所述压控晶体振荡器的输入端与所述第一收发器连接，且所述压控晶体振荡器的输出端分别与所述视频处理单元和所述第二收发器连接，如图3所示；其中：
所述第一收发器在将所述第一恢复时钟信号分别传输至所述视频处理单元和所述第二收发器时，通过所述压控晶体振荡器，将所述第一恢复时钟信号分别传输至所述视频处理单元和所述第二收发器。
由于压控晶体振荡器能够滤除第一恢复时钟信号中的噪声和毛刺等，并且能够增强第一恢复时钟信号的驱动能力，从而使得数据传输更加准确。
本发明实施例三中，基于实施例二所示的电路结构，所述电路还包括：第一差分变换单元，所述第一差分变换单元的输入端与所述压控晶体振荡器连接，且所述第一差分变换单元的输出端与所述第二收发器连接，如图4所示，其中：
所述压控晶体振荡器在将所述第一恢复时钟信号传输至所述第二收发器时，先根据所述第一恢复时钟信号，生成差分时钟信号，再将所生成的差分时钟信号传输至所述第一差分变换单元，以使所述第一差分变换单元进行合路处理；
所述第一差分变换单元用于：将所述压控晶体振荡器所生成的差分时钟信号进行合路处理，得到单路的第一时钟信号，并将所述第一时钟信号输送至所述第二收发器；
相应的，所述第二收发器在根据所述第一恢复时钟信号，得到与所述第一恢复时钟信号同相位且同频率的第二恢复时钟信号时，是根据所述第一时钟信号，得到与所述第一时钟信号同相位且同频率的第二恢复时钟信号。
由于压控晶体振荡器在将所述第一恢复时钟信号传输至所述第二收发器时，先根据所述第一恢复时钟信号，生成差分时钟信号，再由第一差分变换单元进行合路处理，得到第一时钟信号，从而可以抑制时钟信号从压控晶体振荡器到第二收发器的传输过程中的噪声信号。
基于上述实施例二或实施例三，一种可选的实现方式中，所述压控晶体振荡器的输出端还与所述第一收发器连接，所述压控晶体振荡器还用于将所述第一恢复时钟信号传输至所述第一收发器，以使所述第一收发器采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元。
基于上述实施例二或实施例三，一种可选的实现方式中，所述压控晶体振荡器外置于所述第一收发器、所述第二收发器和所述视频处理单元形成的电路，如现场可编程门阵列(Field Programmable Gate Array，简称FPGA)电路。
本发明实施例四中，基于上述任一实施例所示的电路，所述电路还包括：锁相环(Phase Locked Loop，简称PLL)，所述PLL的输入端与所述第二收发器连接，且所述PLL的输出端与所述视频处理单元连接；其中：
所述第二收发器通过所述PLL将所述第二恢复时钟信号传输至所述视频处理单元。
本实施例中，采用PLL对第二恢复时钟信号进行滤波处理，能够去除第二恢复时钟信号中的噪声和毛刺等，并且能够增强第二恢复时钟信号的驱动能力，从而使得数据传输更加准确。
本实施例中，一种可选的实现方式中，所述PLL的输出端还与所述第二收发器连接，所述PLL还用于将所述第二恢复时钟信号传输至所述第二收发器，以使所述第二收发器采用所述第二恢复时钟信号接收所述视频处理单元发送的数据。
本实施例中，一种可选的实现方式中，所述PLL外置于所述第一收发器、所述第二收发器和所述视频处理单元形成的电路。
由于PLL外置，从而节省了所述第一收发器、所述第二收发器和所述视频
处理单元形成的电路的空间，并且不会受到所述第一收发器、所述第二收
发器和所述视频处理单元的干扰，使得PLL传输的时钟信号更加准确。
举例说明，以实施例三所示的电路结构为例，本实施例提供的电路如图5所示，PPL电路将第二恢复时钟信号分别传输至视频处理单元和第二收发器，以使视频处理单元采用第二恢复时钟信号向第二收发器发送数据，第二收发器采用第二恢复时钟信号接收视频处理单元发送的数据。
本发明实施例五中，基于上述任一实施例所示的电路，所述电路还包括：第二差分变换单元，所述第二差分变换单元的输入端与所述外部晶振连接，且所述第二差分变换单元的输出端与所述第一收发器连接；其中：
所述外部晶振具体用于：生成的差分形式的参考时钟信号，并将所述差分形式的参考时钟信号传输至所述第二差分变换单元；
所述第二差分变换单元具体用于：将所述差分形式的参考时钟信号进行合路处理，得到单路的参考时钟信号，并将得到的参考时钟信号传输至所述第一收发器。
由于外部晶振在生成参考时钟信号时，生成的是差分时钟信号，再由第二差分变换单元进行合路处理，得到参考时钟信号，从而可以抑制参考时钟信号从外部晶振到第一收发器的传输过程中的噪声信号。
举例说明，以图5所示的电路结构为例，本实施例提供的电路如图6所示，所述外部晶振生成差分形式的参考时钟信号，并将所述差分形式的参考时钟信号传输至第二差分变换单元；相应的，第二差分变换单元将所述差分形式的参考时钟信号进行合路处理，得到单路的参考时钟信号，并将得到的参考时钟信号传输至所述第一收发器。
基于上述任一实施例，所述第二收发器还用于：采用第一恢复时钟信号，将接收到的数据传输至后端信号接收装置。
下面通过一个具体实施例，对本发明实施例提供的显示装置中的信号传输电路进行详细说明。
实施例六、本实施例中，第一收发器和第二收发器均采用GTP模块，第一差分变换单元和第二差分变换单元均采用IBUFDS_GTE模块，电路结构如图7所示，FPGA电路包括IBUFDS_GTE2(即第二差分变换单元)、GTP_RX(第一GTP的接收RX端)、视频处理单元(Video Processing)、IBUFDS_GTE1(即第一差分变换单元)、以及GTP_TX(第二GTP的发送TX端)。
本实施例中，为了减小FPGA电路接收端(即GTP_RX)的EMI辐射，由前端信号产生装置输入到GTP_RX的信号是经过扩频载波(Spread SpectrumCarrier，简称SSC)技术功能处理的V_by_One信号，因此，经过GTP_RX恢复得到的时钟RXOUTCLK(即第一恢复时钟信号)和所传输的数据都是跟随V_by_One信号在抖动。
如图7所示，GTX_RX恢复出的RXOUTCLK送到FPGA电路外部设置的VCXO，滤除RXOUTCLK中的噪声和毛刺等，并且增强了该时钟信号的驱动能力，使数据采样更加准确。在FPGA资源充足，输入信号稳定的情况下，传统设计一般采用内部PLL或BUFG对恢复时钟进行锁相缓冲处理。为了降低成本，我们选择的FPGA资源利用率比较高，没有多余的资源，在该FPGA外部设置VCXO，可以实现SSC功能。
如图7所示，GTP_RX利用经过VCXO处理的时钟RX_CLK(148.5MHz)来推送并行数据，而视频处理单元同样使用时钟RX_CLK(148.5MHz)来采样接收数据，这就保证了GTP_RX与视频处理单元数据传输的稳定性。
同样，为了避免FPGA电路发送端的EMI辐射，第一GTP要先对接收到的数据进行SSC功能处理，然后，再将数据送到视频处理单元。GTP_TX端的恢复得到的RXOUTCLK(148.5MHz)与参考时钟REF_CLK_RX(148.5MHz)具有很好的跟随性。RXOUTCLK经过VCXO，产生148.5MHz的差分时钟(即CLK_P和CLK_N)以及RX_CLK(148.5MHz)，VCXO产生差分时钟经IBUFDS_GTE1进行合路处理后得到REF_CLK_TX(148.5MHz)，作为GTP_TX的参考时钟。此时，GTP_TX端恢复出的TXOUTCLK(148.5MHz)同样跟随REF_CLK_TX在抖动。再将TXOUTCLK传输至外部PLL进行滤波处理，得到TX_CLK(148.5MHz)，将TX_CLK分别传输至视频处理单元内部和GTP_TX的信号接收端，作为视频处理单元的输出时钟和GTP_TX的输入时钟，这就实现了视频处理单元与GTP_TX的数据稳定传输。
本实施例中，RX_CLK(148.5MHz)和TX_CLK(148.5MHz)属于同源时钟，但经过多级处理后有一定的偏差，所以在视频处理单元传输数据时，采用异步先入先出(First Input First Output，简称FIFO)，使传输数据时再次进行同步，保证数据可以稳定传输。
图6所示的时钟设计电路与图2所示的时钟设计电路相比，走线更加灵活，缩短了时钟在FPGA内部走线的长度，减少不必要的资源浪费，避免了由于FPGA内部走线产生的时序问题，提高了设计的可靠性。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种显示装置中的信号传输电路，其特征在于，所述电路包括：第一收发器、第二收发器、以及分别与所述第一收发器和所述第二收发器连接的视频处理单元，其中：
所述第一收发器还分别与外部晶振和前端装置连接，用于根据所述外部晶振产生的参考时钟信号和所述前端装置发送的数据的时钟信号，得到与所述参考时钟信号同相位且同频率的第一恢复时钟信号；将所述第一恢复时钟信号分别传输至所述视频处理单元和所述第二收发器，并采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元；
所述第二收发器用于根据所述第一恢复时钟信号，得到与所述第一恢复时钟信号同相位且同频率的第二恢复时钟信号；将所述第二恢复时钟信号传输至所述视频处理单元，并采用所述第二恢复时钟信号接收所述视频处理单元发送的数据；
所述视频处理单元用于采用所述第一恢复时钟信号，接收所述第一收发器发送的数据；以及采用所述第二恢复时钟信号，将所述数据传输至所述第二收发器。
2.如权利要求1所述的电路，其特征在于，所述电路还包括：压控晶体振荡器，所述压控晶体振荡器的输入端与所述第一收发器连接，且所述压控晶体振荡器的输出端分别与所述视频处理单元和所述第二收发器连接；其中：
所述第一收发器通过所述压控晶体振荡器，将所述第一恢复时钟信号分别传输至所述视频处理单元和所述第二收发器。
3.如权利要求2所述的电路，其特征在于，所述电路还包括：第一差分变换单元，所述第一差分变换单元的输入端与所述压控晶体振荡器连接，且所述第一差分变换单元的输出端与所述第二收发器连接，其中：
所述压控晶体振荡器具体用于：根据所述第一恢复时钟信号，生成差分时钟信号，并将所生成的差分时钟信号传输至所述第一差分变换单元；
所述第一差分变换单元用于：将所述压控晶体振荡器所生成的差分时钟信号进行合路处理，得到单路的第一时钟信号，并将所述第一时钟信号输送至所述第二收发器；
所述第二收发器具有用于：根据所述第一时钟信号，得到与所述第一时钟信号同相位且同频率的第二恢复时钟信号。
4.如权利要求2所述的电路，其特征在于，所述压控晶体振荡器的输出端还与所述第一收发器连接，所述压控晶体振荡器还用于将所述第一恢复时钟信号传输至所述第一收发器，以使所述第一收发器采用所述第一恢复时钟信号将所述数据传输至所述视频处理单元。
5.如权利要求2～4任一项所述的电路，其特征在于，所述压控晶体振荡器外置于所述第一收发器、所述第二收发器和所述视频处理单元形成的电路。
6.如权利要求1～4任一项所述的电路，其特征在于，所述电路还包括：锁相环PLL，所述PLL的输入端与所述第二收发器连接，且所述PLL的输出端与所述视频处理单元连接；其中：
所述第二收发器通过所述PLL将所述第二恢复时钟信号传输至所述视频处理单元。
7.如权利要求6所述的电路，其特征在于，所述PLL的输出端还与所述第二收发器连接，所述PLL还用于将所述第二恢复时钟信号传输至所述第二收发器，以使所述第二收发器采用所述第二恢复时钟信号接收所述视频处理单元发送的数据。
8.如权利要求6所述的电路，其特征在于，所述PPL外置于所述第一收发器、所述第二收发器和所述视频处理单元形成的电路。
9.如权利要求1～4任一项所述的电路，其特征在于，所述电路还包括：第二差分变换单元，所述第二差分变换单元的输入端与所述外部晶振连接，且所述第二差分变换单元的输出端与所述第一收发器连接；其中：
所述外部晶振具体用于：生成的差分形式的参考时钟信号，并将所述差分形式的参考时钟信号传输至所述第二差分变换单元；
所述第二差分变换单元具体用于：将所述差分形式的参考时钟信号进行合路处理，得到单路的参考时钟信号，并将得到的参考时钟信号传输至所述第一收发器。
10.如权利要求1～4任一项所述的电路，其特征在于，所述第二收发器还用于：采用第一恢复时钟信号，将接收到的数据传输至后端信号接收装置。
CN201610162443.XA 2016-03-21 2016-03-21 一种显示装置中的信号传输电路 Pending CN105846818A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610162443.XA CN105846818A (zh) 2016-03-21 2016-03-21 一种显示装置中的信号传输电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610162443.XA CN105846818A (zh) 2016-03-21 2016-03-21 一种显示装置中的信号传输电路

Publications (1)

Publication Number Publication Date
CN105846818A true CN105846818A (zh) 2016-08-10

Family

ID=56587640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610162443.XA Pending CN105846818A (zh) 2016-03-21 2016-03-21 一种显示装置中的信号传输电路

Country Status (1)

Country Link
CN (1) CN105846818A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109462397A (zh) * 2018-11-08 2019-03-12 苏州裕太车通电子科技有限公司 一种降低电磁干扰方法
CN111327861A (zh) * 2018-12-17 2020-06-23 北京华航无线电测量研究所 一种基于fpga单个差分对的图像传输系统及方法
CN112817901A (zh) * 2021-01-28 2021-05-18 上海微波设备研究所（中国电子科技集团公司第五十一研究所） 一种基于fpga单板超宽带与多板多路同步传输的实现方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465723A (zh) * 2007-12-21 2009-06-24 阿尔特拉公司 具有降低的延迟时间不确定性的收发器系统
US20110148851A1 (en) * 2009-12-22 2011-06-23 Renesas Electronics Corporation Clock data recovery circuit, data transfer device for display device, and data transfer method for display device
CN104010171A (zh) * 2014-06-05 2014-08-27 杭州电子科技大学 基于吉比特收发器的水下高清视频光纤通信装置
CN104702274A (zh) * 2013-12-05 2015-06-10 三星显示有限公司 双模串行链路时钟和数据恢复体系结构
CN104836989A (zh) * 2015-04-27 2015-08-12 北京空间机电研究所 一种高速多通道快视图像电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465723A (zh) * 2007-12-21 2009-06-24 阿尔特拉公司 具有降低的延迟时间不确定性的收发器系统
US20110148851A1 (en) * 2009-12-22 2011-06-23 Renesas Electronics Corporation Clock data recovery circuit, data transfer device for display device, and data transfer method for display device
CN104702274A (zh) * 2013-12-05 2015-06-10 三星显示有限公司 双模串行链路时钟和数据恢复体系结构
CN104010171A (zh) * 2014-06-05 2014-08-27 杭州电子科技大学 基于吉比特收发器的水下高清视频光纤通信装置
CN104836989A (zh) * 2015-04-27 2015-08-12 北京空间机电研究所 一种高速多通道快视图像电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109462397A (zh) * 2018-11-08 2019-03-12 苏州裕太车通电子科技有限公司 一种降低电磁干扰方法
CN109462397B (zh) * 2018-11-08 2023-01-24 裕太微电子股份有限公司 一种降低电磁干扰方法
CN111327861A (zh) * 2018-12-17 2020-06-23 北京华航无线电测量研究所 一种基于fpga单个差分对的图像传输系统及方法
CN111327861B (zh) * 2018-12-17 2021-02-19 北京华航无线电测量研究所 一种基于fpga单个差分对的图像传输方法
CN112817901A (zh) * 2021-01-28 2021-05-18 上海微波设备研究所（中国电子科技集团公司第五十一研究所） 一种基于fpga单板超宽带与多板多路同步传输的实现方法
CN112817901B (zh) * 2021-01-28 2022-10-18 上海微波设备研究所（中国电子科技集团公司第五十一研究所） 一种基于fpga单板超宽带与多板多路同步传输的实现方法

Similar Documents

Publication Publication Date Title
US11296709B2 (en) Cross-clock-domain processing circuit
CN105703767B (zh) 一种高能效低抖动的单环路时钟数据恢复电路
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
US9036755B2 (en) Circuits and methods for time-average frequency based clock data recovery
US9246670B2 (en) Compact low-power fully digital CMOS clock generation apparatus for high-speed SerDes
US8797075B2 (en) Low power oversampling with reduced-architecture delay locked loop
US8964905B1 (en) Low power serial link
WO2015196978A1 (zh) 数字发射机的调制电路、数字发射机和信号调制方法
US10419204B2 (en) Serializer-deserializer with frequency doubler
CN105846818A (zh) 一种显示装置中的信号传输电路
US10687293B2 (en) Wirelessly synchronized clock networks
EP1388939B1 (en) System and method for performing on-chip synchronization of system signals utilizing off-chip harmonic signal
JP2010539747A (ja) Ｔｄｄ方式の通信装置及びその動作方法
CN106507017A (zh) 一种实现v‑by‑one的fpga芯片和相应的v‑by‑one处理方法
US20160149746A1 (en) Phase synchronization of modulation or demodulation for qam-based multiband tsv-link
Tang et al. A non-coherent FSK-OOK UWB impulse radio transmitter for clock-less synchronization
US7965800B2 (en) Clock recovery apparatus
CN112840571B (zh) 一种跨时钟域处理电路
US20220404857A1 (en) Semiconductor die, electronic component, electronic apparatus and manufacturing method thereof
Kulkarni et al. A reference-less injection-locked clock-recovery scheme for multilevel-signaling-based wideband BCC receivers
US10698439B1 (en) Efficient clock forwarding scheme
CN113765514A (zh) 具有可选择的源端延迟和目的地端延迟控制的源同步接口
Yang et al. Software defined radio hardware design on ZYNQ for signal processing system
KR20160043319A (ko) Serdes 회로 구동 방법
CN214851850U (zh) 一种5g lte移动通信基站

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160810

RJ01 Rejection of invention patent application after publication