JPH0746483B2 - データ伝送方法と装置 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明はデータ伝送方法と装置に関する。

【従来の技術】

近年、各種規格によるデジタルVTRやハイビジョン用VTR
が開発され製品化されて来ていることは周知のとおりで
ある。そして、前記の各種のVTRでは広帯域の信号を取
扱わなければならないので、例えばRF再生系についても
それを広帯域，低ノイズ化するために再生ヘッドの出力
信号を増幅する前置像増器を回転シリンダ上に搭載する
ようにされることがあり、また、VTRに記録同時再生機
能を持たせるために、記録増幅器を回転シリンダに搭載
させることも行なわれる。 そして、前記のように記録増幅器を回転シリンダ上に搭
載した場合には、回転トランスによって伝送される記録
信号の信号レベルが低いものになされるために、回転ト
ランスのチャンネル間のクロストークにより再生系の信
号に及ぼす干渉量を小さくすることができる。 一方、機器の小型化のためには再生信号や記録信号を伝
送するために用いられる回転トランスのチャンネル数は
少ない方が良く、そのために、例えば回転シリンダにお
ける180度対称の位置に設けられている２つの再生ヘッ
ドの出力信号を増幅する前置増幅器からの出力信号を回
転シリンダ上で切換えて１個の回転トランスによって伝
送させるようにしたり、あるいは例えば回転シリンダに
おける180度対称の位置に設けられている２つの記録ヘ
ッドに対して記録信号を供給する記録増幅器に対して、
回転トランスの１チャンネルを経由して伝送されている
記録信号を切換え供給させるようにすることは従来から
行なわれて来ている。 また、前記のような回転シリンダ側での信号切換動作そ
の他の回路動作として、例えばインサート編集時におけ
る磁気テープの１トラック内での記録増幅器のオンオフ
動作や、記録増幅器の出力振幅の調整動作などを回転シ
リンダ側で行なわせることも考えられるが、前記のよう
に回転シリンダ側に設けられている構成部材に対する信
号の切換え制御が回転シリンダ側で行なわれるようにす
るためには、前記した切換制御動作等のための制御信号
を回転シリンダ側に伝送することが必要とされる。 そして、切換制御動作等のための制御信号を外部から回
転シリンダ側に伝送するための従来技術としては、 ヘッド切換信号によって出力電圧の変化する発振器出
力を、回転トランスの１チャンネルを使用して回転シリ
ンダ側に伝送し、回転シリンダ側で電圧の変化を判別し
てヘッドの切換えを行なうようにする。 ヘッド切換信号によって周波数の変化する発振器出力
を、回転トランスの１チャンネルを使用して回転シリン
ダ側に伝送する。前記の発振周波数は回転トランスの伝
送特性が周波数依存性を持つ周波数とする。 ヘッドの切換信号により異なった個数のパルスを発生
するパルス発生器の出力を、回転トランスの１チャンネ
ルを使用して回転シリンダ側に伝送し、回転シリンダ側
でパルスの個数を計数してヘッドの切換えを行なうよう
にする。 記録時には前記の〜のような手段を施こさないこ
とで記録，再生の切換えを行なう。等の各種の信号伝送
方法が、例えば特開昭60−5406号公報に開示されてい
る。

【発明が解決しようとする課題】

ところが、前記した従来技術では回転シリンダに搭載さ
れる再生ヘッド増幅器、記録増幅器、その他、制御の対
象にされる構成部材の個数が多い場合や、複雑な制御を
行なうようにする場合などにおいては良好な制御を行な
うことができないという点が問題になる。

【課題を解決するための手段】

本発明はスタートビットを含んで構成されている所定の
ビット数のデータに先行して、前記した所定のビット数
のデータ長よりも長い期間にわたりビット同期信号を伝
送し、前記した所定のビット数のデータ長よりも長い期
間にわたって伝送されて来たビット同期信号を遅延させ
て得た遅延ビット同期信号に基づいて、前記した所定の
ビット数のデータを復調するようにしたデータ伝送方
法、及び回転シリンダ側に設けられている構成部材に対
する信号の伝送がロータリトランスを用いて行なわれる
ようになされている磁気記録再生装置において、スター
トビットを含んで構成されている所定のビット数の制御
用データと、前記した所定のビット数の制御用データに
先行し、かつ、前記した所定のビット数の制御用データ
長よりも長い期間にわたるビット同期信号とからなる信
号を直流分が零の状態の信号形態の信号として、ロータ
リトランスを介して回転シリンダ側に伝送させる手段
と、ロータリトランスを介して回転シリンダ側に伝送さ
れた信号について、スタートビットを含んで構成されて
いる所定のビット数の制御用データに先行していたビッ
ト同期信号を遅延させて遅延ビット同期信号を得る手段
と、前記した遅延ビット同期信号を用いて所定のビット
数の制御用データを復調して制御信号を得る手段とを備
えてなるデータ伝送装置を提供する。

【作用】

スタートビットを含んで構成されている所定のビット数
の制御用データと、前記した所定のビット数の制御用デ
ータに先行し、かつ、前記した所定のビット数の制御用
データ長よりも長い期間にわたるビット同期信号とから
なる信号を直流分が零の状態の信号形態の信号として、
ロータリトランスを介して回転シリンダ側に伝送する。 ロータリトランスを介して回転シリンダ側に伝送された
信号におけるスタートビットを含んで構成されている所
定のビット数の制御用データに先行していたビット同期
信号を遅延させて遅延ビット同期信号を発生させる。 前記した遅延ビット同期信号を用いて所定のビット数の
制御用データを復調して制御信号を得て回転シリンダ側
の被制御部材の制御動作を行なうようにする。

【実施例】 以下、添付図面を参照しながら本発明のデータ伝送方法
と装置の具体的な内容について詳細に説明する。第１図
は回転シリンダ側に設けられている構成部材に対する信
号の伝送がロータリトランスを用いて行なわれるように
なされている磁気記録再生装置における制御信号の伝送
に本発明のデータ伝送方法を適用して行なうように構成
されたデータ伝送装置の一例構成のブロック図であり、
また、第２図及び第３図は本発明のデータ伝送方法の構
成原理及び動作原理を説明するための信号波形図であ
る。 第１図において１は磁気記録再生装置の固定部側に設け
られている制御信号の入力端子、２はバッファ増幅器、
３はロータリートランス、４は比較器、５はシフトレジ
スタ（５ビットシフトレジスタ）、６は遅延回路、7,8
はアンド回路、９はＤ型フリップフロップ、10はインバ
ータ、11はデコーダ、12はカウンタ（３ビットカウン
タ）、13はセットリセットフリップフロップである。 第２図は本発明のデータ伝送方法における時間軸上の信
号配置の一例を示している図であり、本発明のデータ伝
送方法では第２図の（ａ）に例示されているように、ス
タートビットを含んで構成されている所定のビット数の
データ部に先行して、前記した所定のビット数のデータ
部の時間長よりも長い期間にわたりビット同期信号を伝
送するようにしている。 第２図の（ｂ）は第２図の（ａ）に例示されている信号
例の一部を拡大して示した信号波形図であり、また、第
３図の（ａ）は第２図の（ｂ）に例示してある信号を交
流結合回路を通した後に波形整形した状態の信号波形図
であって、第２図の（ｂ）に示されている信号と第３図
の（ａ）に示してある信号波形図とは同一のものと考え
てよい。 そして第２図の（ｂ）及び第３図の（ａ）の信号波形図
に例示してある信号のデータ部の構成は、スタートビッ
トと制御信号用の３ビットのデータと前記した３ビット
のデータの内容の如何に拘らずにデータ部を直流分が零
の状態のものとして構成させるようにするための付加情
報とを有する構成態様のものとして示されており、ま
た、第１図に例示してあるデータ伝送装置は、前記した
第２図の（ｂ）及び第３図の（ａ）に例示されている構
成態様のデータによって所定の制御信号の復調を行ない
得る構成態様のものである。 第２図の（ｂ）においてデータ部に先行しているクロッ
ク信号部は、1Tの周期と50％のデューティサイクルとを
有していてビット周期信号として機能するクロック信号
で構成されていて、受信側でクロック信号を用いてデー
タ部の制御信号用のデータの復調が確実に行なわれ得る
だけの長さを有するものとされる。 また、データ部はスタートビットSsbを先頭にして、前
記したクロック信号の周期1Tのｍ倍（ただし、ｍはｍ≧
１の整数）の期間のハイレベルの状態とローレベルの状
態とによって示されるｎビットのデータを含んでいると
ともに、データ部の期間において直流分を零の状態にさ
せるようにするための付加情報を必要に応じて有するも
のとして構成されるのであり、例えば、第２図の（ｂ）
に例示してある信号におけるデータ部は、先頭に1Tのハ
イレベル期間のスタートビットSsbを備え、次に1Tのロ
ーレベル期間と2Tのハイレベル期間とによって、0,1,1
のような３ビットの制御データを表わす期間が続き、さ
らに2Tのローレベル期間と1Tのハイレベル期間と1Tのロ
ーレベル期間とからなる付加情報の期間が続いているも
のとして構成されている。 第１図において１点鎖線枠FDは磁気記録再生装置におけ
る固定部側の構成部分FDを示し、また、１点鎖線枠RDは
回転シリンダ側に設けられている構成部分RDを示してお
り、前記した両部分間の信号の伝達は回転トランス（R
T）３によって行なわれている。磁気記録再生装置にお
ける固定部側の構成部分FDに設けられている入力端子１
に供給された第２図の（ｂ）に例示されている信号は、
バッファ増幅器（BA）２によって増幅された後に、ロー
タリートランス３を介して回転シリンダ側の構成部分に
伝達されて比較器（COMP）４の非反転入力端子に供給さ
れる。 比較器４ではそれの非反転入力端子に供給された前記の
入力信号と、反転入力端子に供給されている基準電圧と
を比較して、第３図の（ａ）に示されている信号Saを出
力し、それをシフトレジスタ（SR）５と遅延回路（DL）
６とに与える。 前記したシフトレジスタ５は、それに供給されるテータ
部に含まれている制御データのビット数に応じてそれの
構成態様が定められるものであって、シフトレジスタ５
に供給される信号のデータ部が、例えば既述した第２図
の（ｂ）に例示してある信号のデータ部のように、先頭
に1Tのハイレベル期間のスタートビットSsbを備え、ス
タートビットSsbに引続く1Tのローレベル期間と2Tのハ
イレベル期間とによって、制御データが0,1,1のように
３ビットの制御データを表わす期間が続くような場合に
は、使用されるべきシフトレジスタ５としては５ビット
（一般的に表現するとデータのビット数ｎ＋２ビット）
のシフトレジスタ５が用いられる。 また、前記した遅延回路６としては、スタートビットSs
bと制御信号用の３ビットのデータと前記した３ビット
のデータの内容の如何に拘らずにデータ部を直流分が零
の状態のものとして構成させるようにするための付加情
報とからなる信号のデータ部が示す最長の期間Ｋ以上
で、かつ、データ部に先行しているクロック信号部の期
間よりは短い遅延時間Ｔ（Ｋ＋3/4）を有するものとな
される（ただし、Ｔはクロック信号の周期である）。 前記の比較器４から出力された第３図（ａ）に示されて
いる信号Saが与えられた遅延回路６では、それに供給さ
れた信号Saに遅延させた信号信号Sb｛第３図の（ｂ）｝
をシフトレジスタ５にクロック信号として供給するとと
もに、前記の信号Sbをインバータ（INV）10によって極
性を反転した後にカウンタ（CT）12（第１図示の例の場
合には３ビットカウンタであるとされている）にもクロ
ック信号として供給する。 前記したように比較器４から出力された信号Saが入力信
号として供給されているシフトレジスタ５は、前記した
遅延回路６から出力された信号Sbをクロック信号として
入力信号Saをシフトさせる。 ところで、比較器４から出力されてシフトレジスタ５に
入力されている信号Saが、データ部に先行配置されてい
るクロック信号部における順次のクロック信号の部分で
あり、また、遅延回路６から出力されている信号Sbもデ
ータ部に先行配置されているクロック信号部における順
次のクロック信号が遅延された信号の部分であった場合
にシフトレジスタ５に読込まれる情報はすべてローレベ
ルの状態のものとなる。 すなわち、前記の場合にクロック信号として使用されて
いる信号Sbの立上がりのタイミングにおけるシフトレジ
スタ５への入力信号Saの信号レベルの状態は、デューテ
ィサイクルが50％の信号Saに対して3/4だけ位相のずれ
た信号Sbの立上がりの時点でローレベルの状態になって
いるから、クロック信号部が入力信号Saとして入力され
ている状態におけるシフトレジスタ５の各出力Q1,Q2…Q
5の信号レベルの状態は順次にすべてローレベルの状態
になるのである。 また、前記した遅延回路６の出力信号Sbの極性をインバ
ータ10によって反転した信号がクロック信号として次々
に与えられている３ビットカウンタ12は、データ部に先
行配置されているクロック信号部における順次のクロッ
ク信号を遅延させた信号を出力している遅延回路６から
の出力信号Sbがクロック信号として連続して供給される
ことにより桁上げ（キャリ）信号を発生し、それがセッ
トリセットフリップフロップ（SRFF）13のセット端子Ｓ
に与えられることにより、セットリセットフリップフロ
ップ13からハイレベルの状態ののＱ出力Sd｛第３図の
（ｄ）参照｝がアンド回路7,8に供給されている状態に
する。 すなわち、比較器４からの出力信号Saがデータ部に先行
配置されているクロック信号部における順次のクロック
信号の連続信号であった場合には、シフトレジスタ５の
各出力がすべてローレベルの状態になされているととも
に、セットリセットフロッププロップ13のハイレベルの
状態のＱ出力Sdがアンド回路7,8に供給されている状態
になされている。 比較器４からの出力信号Saの信号内容がデータ部の信号
に移行すると、シフトレジスタ５にはスタートビットを
含んで構成されている所定のビット数のデータが順次に
入力されるが、第３図の（ａ）に例示されている信号Sa
におけるデータ部は、先頭に1Tのハイレベル期間のスタ
ートビットSsbを備え、次に1Tのローレベル期間と2Tの
ハイレベル期間とによって、0,1,1の３ビットの制御デ
ータを表わす期間が続き、さらに2Tのローレベル期間と
1Tのハイレベル期間と1Tのローレベル期間とからなる付
加情報の期間が続いているから、シフトレジスタ５に対
して前記の第３図の（ａ）に例示されているようなデー
タ部が入力されると、スタートビットSsbと対応してい
るハイレベルの状態は順次のクロック信号の印加毎にシ
フトレジスタ５のQ1出力→Q2出力→Q3出力→Q4出力→Q5
出力に順次にシフトして現われることになる。 ところで、アンド回路７はセットリセットフリップフロ
ップ13のＱ出力Sd信号と、シフトレジスタ５のQ4出力
と、遅延回路６から出力される信号Sbとがともにハイレ
ベルの状態になったときに出力にハイレベルのクロック
パルスを３ビットのＤ型フリップフロップ回路９に与え
て、その時点におけるシフトレジスタ５におけるQ1〜Q3
出力の状態をＤ型フリップフロップ９に記憶させる。 前記のようにしてＤ型フリップフロップ９に記憶される
３ビットの情報は、データ部の先頭位置を示すスタート
ビットSsbに引続く３ビットの制御データであり、Ｄ型
フリップフロップ９に記憶された３ビットの制御データ
はデコーダ11によって制御信号に復号されて被制御回路
に与えられる。 次に、前記したスタートビットSsbと対応しているハイ
レベルの状態がシフトレジスタ５のQ5出力に現われた時
点において、アンド回路８からカウンタ12にリセット信
号が与えられてカウンタ12がリセットされると同時に、
前記したシフトレジスタ５のQ5出力がセットリセットフ
リップフロップ13にリセット信号として供給されるの
で、セットリセットフリップフロップ13もリセットされ
る。 これまで第１図及び第２図の（ｂ）ならびに第３図の
（ａ）とを参照して説明した実施例は、１ビットのスタ
ートビットSsbと、それに続く３ビットの制御データと
を有し、それにデータの伝送が直流分を含まない状態で
行なわれるようにするための付加ビットも必要に応じて
付加されるような形態のデータ部によって３ビットの制
御データを伝送し、受信側において前記した３ビットの
制御データを復号して８種類の制御が行なわれるような
構成のものであり、この実施例の場合には５ビットのシ
フトレジスタ５、３ビットのＤ型フリップフロップ９
と、３ビットのカウンタ12とが用いられていて、データ
部における３ビットの制御用データが３ビットのＤ型フ
リップフロップ９に確実に記憶され、それがデコーダ11
によって制御信号になされるようにされていたが、制御
データのビット数を増やすことによりさらに多くの種類
の制御が実現されうることは当然であるが、制御データ
のビット数の増加に応じて、前記したシフトレジスタ
５、Ｄ型フリップフロップ９と、カウンタ12などのビッ
ト数がそれぞれ変更されるべきことは勿論であり、それ
に応じてデータ部に先行して配置されるべきクロック信
号部の長さや遅延回路６による遅延量も、受信部におけ
る各構成部分の所定の動作が良好に行なわれるようなも
のに設定されるべきものである。

【発明の効果】

以上、詳細に説明したところから明らかなように本発明
は、スタートビットを含んで構成されている所定のビッ
ト数のデータに先行して、前記した所定のビット数のデ
ータ長よりも長い期間にわたりビット同期信号を伝送す
るようにし、前記した所定のビット数のデータ長よりも
長い期間にわたって伝送されて来たビット同期信号を遅
延させて得た遅延ビット同期信号に基づいて、前記した
所定のビット数のデータを復調するようにしたデータ伝
送方法と、スタートビットを含んで構成されている所定
のビット数の制御用データと、前記した所定のビット数
の制御用データに先行し、かつ、前記した所定のビット
数の制御用データ長よりも長い期間にわたるビット同期
信号とからなる信号を直流分が零の状態の信号形態の信
号として、ロータリトランスを介して回転シリンダ側に
伝送し、ロータリトランスを介して回転シリンダ側に伝
送された信号におけるビット同期信号を遅延させて遅延
ビット同期信号を発生させ、その遅延ビット同期信号を
用いて所定のビット数の制御用データを復調して制御信
号を得て回転シリンダ側の被制御部材の制御動作を行な
うようにした装置であるから、この本発明においては制
御用の複数のデータを少ない伝送路によって伝送でき、
また、伝送されたデータの復調に使用されるクロック信
号をデータに先行して伝送しておき、それを遅延させて
クロック信号として用いるようにしたことにより、簡単
な構成で複数の制御情報を良好に伝送することができる
のであり、本発明により既述した従来の問題点を良好に
解決できる。

【図面の簡単な説明】

第１図は回転シリンダ側に設けられている構成部材に対
する信号の伝送がロータリトランスを用いて行なわれる
ようになされている磁気記録再生装置における制御信号
の伝送に本発明のデータ伝送方法を適用して行なうよう
に構成されたデータ伝送装置の一例構成のブロック図、
第２図及び第３図は本発明のデータ伝送方法の構成原理
及び動作原理を説明するための信号波形図である。 １……磁気記録再生装置の固定部側に設けられている制
御信号の入力端子、２……バッファ増幅器、３……ロー
タリートランス、４……比較器、５……シフトレジス
タ、６……遅延回路、7,8……アンド回路、９……Ｄ型
フリップフロップ、10……インバータ、11……デコー
ダ、12……カウンタ、13……セットリセットフリップフ
ロップ、

Claims (3)

【特許請求の範囲】
1. 【請求項１】スタートビットを含んで構成されている所
   定のビット数のデータに先行して、前記した所定のビッ
   ト数のデータ長よりも長い期間にわたりビット同期信号
   を伝送するようにしたデータ伝送方法
2. 【請求項２】スタートビットを含んで構成されている所
   定のビット数のデータに先行して、前記した所定のビッ
   ト数のデータ長よりも長い期間にわたって伝送されて来
   たビット同期信号を遅延させて得た遅延ビット同期信号
   に基づいて、前記した所定のビット数のデータを復調す
   るようにしたデータ伝送方法
3. 【請求項３】回転シリンダ側に設けられている構成部材
   に対する信号の伝送がロータリトランスを用いて行なわ
   れるようになされている磁気記録再生装置において、ス
   タートビットを含んで構成されている所定のビット数の
   制御用データと、前記した所定のビット数の制御用デー
   タに先行し、かつ、前記した所定のビット数の制御用デ
   ータ長よりも長い期間にわたるビット同期信号とからな
   る信号を直流分が零の状態の信号形態の信号として、ロ
   ータリトランスを介して回転シリンダ側に伝送させる手
   段と、ロータリトランスを介して回転シリンダ側に伝送
   された信号について、スタートビットを含んで構成され
   ている所定のビット数の制御用データに先行していたビ
   ット同期信号を遅延させて遅延ビット同期信号を得る手
   段と、前記した遅延ビット同期信号を用いて所定のビッ
   ト数の制御用データを復調して制御信号を得る手段とを
   備えてなるデータ伝送装置