JP3365593B2 - タイミング再生回路 - Google Patents
タイミング再生回路Info
- Publication number
- JP3365593B2 JP3365593B2 JP19783195A JP19783195A JP3365593B2 JP 3365593 B2 JP3365593 B2 JP 3365593B2 JP 19783195 A JP19783195 A JP 19783195A JP 19783195 A JP19783195 A JP 19783195A JP 3365593 B2 JP3365593 B2 JP 3365593B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency error
- phase deviation
- timing
- received signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】（目次）
発明の属する技術分野
従来の技術（図６〜図１１）
発明が解決しようとする課題
課題を解決するための手段（図１，図２）
発明の実施の形態
（ａ）第１実施形態の説明（図３，図４）
（ｂ）第２実施形態の説明（図５）
発明の効果
【０００２】
【発明の属する技術分野】本発明は、受信信号の周波数
誤差情報と位相偏差情報とに基づいて受信信号を識別す
る際の信号識別用タイミングを再生するタイミング再生
回路に関し、特に、ディジタル伝送装置に用いて好適な
タイミング再生回路に関する。
誤差情報と位相偏差情報とに基づいて受信信号を識別す
る際の信号識別用タイミングを再生するタイミング再生
回路に関し、特に、ディジタル伝送装置に用いて好適な
タイミング再生回路に関する。
【０００３】
【従来の技術】図６は一般的なディジタル伝送装置を用
いたディジタル加入者線伝送網の一例を示すブロック図
で、この図６において、１００，２００はそれぞれディ
ジタル伝送装置、３００はディジタル加入者線で、この
場合は、例えば、ディジタル伝送装置１００を局側、デ
ィジタル伝送装置２００を加入者側としている。
いたディジタル加入者線伝送網の一例を示すブロック図
で、この図６において、１００，２００はそれぞれディ
ジタル伝送装置、３００はディジタル加入者線で、この
場合は、例えば、ディジタル伝送装置１００を局側、デ
ィジタル伝送装置２００を加入者側としている。
【０００４】そして、局側のディジタル伝送装置（以
下、局側装置という）１００は、少なくとも、ディジタ
ル加入者線３００を通じて加入者側のディジタル伝送装
置（以下、加入者側装置という）２００へ向けてデータ
を送信する送信部１０１と、加入者側装置２００からの
データを受信する受信部１０２と、送信部１０１，受信
部１０２でのデータの送受信タイミングの基準となる信
号を発振する発振器１０３をそなえて構成される。
下、局側装置という）１００は、少なくとも、ディジタ
ル加入者線３００を通じて加入者側のディジタル伝送装
置（以下、加入者側装置という）２００へ向けてデータ
を送信する送信部１０１と、加入者側装置２００からの
データを受信する受信部１０２と、送信部１０１，受信
部１０２でのデータの送受信タイミングの基準となる信
号を発振する発振器１０３をそなえて構成される。
【０００５】一方、加入者側装置２００は、少なくと
も、局側装置１００に向けてデータを送信する送信部２
０１と、局側装置１００からのデータを受信する受信部
２０１とをそなえて構成される。ここで、上述のような
ディジタル加入者線伝送網では、通常、局側装置１００
と加入者側装置２００との間でデータの遣り取りを行な
う際、その送受信タイミングを、局側装置１００がマス
ター，加入者側装置２００がスレーブ状態で動作させる
ようになっている。
も、局側装置１００に向けてデータを送信する送信部２
０１と、局側装置１００からのデータを受信する受信部
２０１とをそなえて構成される。ここで、上述のような
ディジタル加入者線伝送網では、通常、局側装置１００
と加入者側装置２００との間でデータの遣り取りを行な
う際、その送受信タイミングを、局側装置１００がマス
ター，加入者側装置２００がスレーブ状態で動作させる
ようになっている。
【０００６】つまり、加入者側装置２００（受信部２０
２）では、局側装置１００の送信部１０１の送信タイミ
ング（このタイミングは、発振器１０３によって決定付
けられる）を基準として、局側装置１００からのデータ
（受信信号）に生じている周波数誤差と位相ずれ（位相
偏差）とを基に、受信信号（アナログ信号）をＡ／Ｄ変
換（サンプリング）してディジタル信号を得るのに最適
なタイミングの再生（サンプリング位相の制御）が行な
われ、これにより最適な周波数，位相で受信信号のサン
プリングが行なわれるようになっている。
２）では、局側装置１００の送信部１０１の送信タイミ
ング（このタイミングは、発振器１０３によって決定付
けられる）を基準として、局側装置１００からのデータ
（受信信号）に生じている周波数誤差と位相ずれ（位相
偏差）とを基に、受信信号（アナログ信号）をＡ／Ｄ変
換（サンプリング）してディジタル信号を得るのに最適
なタイミングの再生（サンプリング位相の制御）が行な
われ、これにより最適な周波数，位相で受信信号のサン
プリングが行なわれるようになっている。
【０００７】なお、加入者側装置２００からの送信は、
送信部２０１によって上述のごとく再生されたタイミン
グで行なわれる。一方、局側装置１００（受信部１０
２）では、加入者側装置２００が上述のように局側装置
１００の送信タイミングを基準として再生したタイミン
グで送信を行なうので、受信部１０２で受信する信号は
自己（局側装置１００）の送信部１０１による送信信号
と周波数が一致している。従って、局側装置１００での
タイミング再生は、受信信号の位相ずれのみを検出し
て、これを最適な位相に調整するだけで、最適なサンプ
リング位相で受信信号をＡ／Ｄ変換することができる。
送信部２０１によって上述のごとく再生されたタイミン
グで行なわれる。一方、局側装置１００（受信部１０
２）では、加入者側装置２００が上述のように局側装置
１００の送信タイミングを基準として再生したタイミン
グで送信を行なうので、受信部１０２で受信する信号は
自己（局側装置１００）の送信部１０１による送信信号
と周波数が一致している。従って、局側装置１００での
タイミング再生は、受信信号の位相ずれのみを検出し
て、これを最適な位相に調整するだけで、最適なサンプ
リング位相で受信信号をＡ／Ｄ変換することができる。
【０００８】以下、上述のような受信部１０２（２０
２）でのタイミング再生について、詳述する。図７は上
述の受信部１０２（２０２）の構成の一例を示すブロッ
ク図で、この図７において、１０４（２０４）はＡ／Ｄ
変換器、１０５（２０５）はフィード・フォワード型等
化器（ＦＦＥ）、１０６（２０６）は判定帰還型等化器
（ＤＦＥ：Decision Feedback Equalizer)、１０７（２
０７）はタイミング再生回路（ＴＩＭ）である。
２）でのタイミング再生について、詳述する。図７は上
述の受信部１０２（２０２）の構成の一例を示すブロッ
ク図で、この図７において、１０４（２０４）はＡ／Ｄ
変換器、１０５（２０５）はフィード・フォワード型等
化器（ＦＦＥ）、１０６（２０６）は判定帰還型等化器
（ＤＦＥ：Decision Feedback Equalizer)、１０７（２
０７）はタイミング再生回路（ＴＩＭ）である。
【０００９】ここで、Ａ／Ｄ（アナログ／ディジタル）
変換器１０４（２０４）は、アナログ受信信号をサンプ
リングしてディジタル信号に変換するもので、後述する
タイミング再生回路１０７（２０７）からの位相を進ま
せる、あるいは遅らせるという位相制御情報に基づきサ
ンプリング位相を変えることができるようになってい
る。
変換器１０４（２０４）は、アナログ受信信号をサンプ
リングしてディジタル信号に変換するもので、後述する
タイミング再生回路１０７（２０７）からの位相を進ま
せる、あるいは遅らせるという位相制御情報に基づきサ
ンプリング位相を変えることができるようになってい
る。
【００１０】また、フィード・フォワード型等化器１０
５（２０５）は、ディジタル加入者線３００のもつ伝送
線路特性により受信信号が受けた歪みなどを、ディジタ
ル信号処理により予め伝送線路特性の逆特性で等化を施
すことにより線路等化を行なうものであり、判定帰還型
等化器１０６（２０６）は、伝送線路の逆特性を適応的
に推定し、これに応じて内部のタップ係数を制御するこ
とにより、ディジタル受信信号の符号間干渉成分を除去
して元の受信信号データ（受信シンボルａk ）を再生す
るものである。
５（２０５）は、ディジタル加入者線３００のもつ伝送
線路特性により受信信号が受けた歪みなどを、ディジタ
ル信号処理により予め伝送線路特性の逆特性で等化を施
すことにより線路等化を行なうものであり、判定帰還型
等化器１０６（２０６）は、伝送線路の逆特性を適応的
に推定し、これに応じて内部のタップ係数を制御するこ
とにより、ディジタル受信信号の符号間干渉成分を除去
して元の受信信号データ（受信シンボルａk ）を再生す
るものである。
【００１１】そして、タイミング再生回路１０７（２０
７）は、この判定帰還型等化器１０６（２０６）で得ら
れるタイミング情報（タップ係数）を用いてＡ／Ｄ変換
器１０４（２０４）のためのＡ／Ｄ変換タイミング（サ
ンプリングタイミング）を再生し、これをＡ／Ｄ変換器
１０４（２０４）へ供給することにより、Ａ／Ｄ変換器
１０４（２０４）でのサンプリング位相を最適な位相と
なるよう制御するものである。
７）は、この判定帰還型等化器１０６（２０６）で得ら
れるタイミング情報（タップ係数）を用いてＡ／Ｄ変換
器１０４（２０４）のためのＡ／Ｄ変換タイミング（サ
ンプリングタイミング）を再生し、これをＡ／Ｄ変換器
１０４（２０４）へ供給することにより、Ａ／Ｄ変換器
１０４（２０４）でのサンプリング位相を最適な位相と
なるよう制御するものである。
【００１２】図８は上述の判定帰還型等化器１０６（２
０６）の構成の一例を示すブロック図で、この図８にお
いて、１１１，１１３，１１５，１２０−１〜１２０−
Ｎ（Ｎは自然数）はそれぞれ加算器、１１２は判定器、
１１４，１１８−１〜１１８−ｍ（ｍは自然数），１１
９−１〜１１９−Ｎはそれぞれ遅延部（Ｔ）、１１６は
総加算部、１１７−１〜１１７−Ｍ（Ｍは自然数）はそ
れぞれタップ乗算器、１２１−１〜１２１−Ｎはそれぞ
れ入力された信号を係数αだけ定倍する乗算器、１２２
−１〜１２２−Ｎはそれぞれ乗算器である。
０６）の構成の一例を示すブロック図で、この図８にお
いて、１１１，１１３，１１５，１２０−１〜１２０−
Ｎ（Ｎは自然数）はそれぞれ加算器、１１２は判定器、
１１４，１１８−１〜１１８−ｍ（ｍは自然数），１１
９−１〜１１９−Ｎはそれぞれ遅延部（Ｔ）、１１６は
総加算部、１１７−１〜１１７−Ｍ（Ｍは自然数）はそ
れぞれタップ乗算器、１２１−１〜１２１−Ｎはそれぞ
れ入力された信号を係数αだけ定倍する乗算器、１２２
−１〜１２２−Ｎはそれぞれ乗算器である。
【００１３】そして、この判定帰還型等化器１０６（２
０６）は、受信信号の符号間干渉成分を等化するための
ポストカーソルと呼ばれるタップ係数Ｃ1 〜ＣN と、判
定器１１２での受信シンボルの判定の際に閾値として使
用されるメインカーソルと呼ばれる受信信号の主振幅成
分を示すタップ係数Ｃ0 と、タイミング再生回路１０７
（２０７）でのタイミング情報として使用されるプリカ
ーソルと呼ばれる受信信号の主振幅成分に対して時間Ｔ
だけ過去の振幅成分を示すタップ係数Ｃ-1を適応動作さ
せるようになっている。
０６）は、受信信号の符号間干渉成分を等化するための
ポストカーソルと呼ばれるタップ係数Ｃ1 〜ＣN と、判
定器１１２での受信シンボルの判定の際に閾値として使
用されるメインカーソルと呼ばれる受信信号の主振幅成
分を示すタップ係数Ｃ0 と、タイミング再生回路１０７
（２０７）でのタイミング情報として使用されるプリカ
ーソルと呼ばれる受信信号の主振幅成分に対して時間Ｔ
だけ過去の振幅成分を示すタップ係数Ｃ-1を適応動作さ
せるようになっている。
【００１４】例えば、今、この判定帰還型等化器１０６
（２０６）に、受信信号（Ｘk ）として図９に示すよう
なインパルス応答をもった信号が入力されたとすると、
過去に加算器１１１により等化された受信信号（Ｙk ）
を基に加算器１１３，加算器１１５を通じて得られる残
留エラーと呼ばれる誤差信号（ｅ1 ）が、各乗算器１２
２−１〜１２２−Ｎに帰還され、それぞれ乗算器１２１
〜１２１−５，・・・，加算器１２０−１〜１２０−
Ｎ，遅延部１１９−１〜１１９−Ｎで所要の処理が行な
われることによって、プリカーソルＣ-1，メインカーソ
ルＣ0 ，ポストカーソルＣ1 〜ＣN が求められる。
（２０６）に、受信信号（Ｘk ）として図９に示すよう
なインパルス応答をもった信号が入力されたとすると、
過去に加算器１１１により等化された受信信号（Ｙk ）
を基に加算器１１３，加算器１１５を通じて得られる残
留エラーと呼ばれる誤差信号（ｅ1 ）が、各乗算器１２
２−１〜１２２−Ｎに帰還され、それぞれ乗算器１２１
〜１２１−５，・・・，加算器１２０−１〜１２０−
Ｎ，遅延部１１９−１〜１１９−Ｎで所要の処理が行な
われることによって、プリカーソルＣ-1，メインカーソ
ルＣ0 ，ポストカーソルＣ1 〜ＣN が求められる。
【００１５】そして、このうちポストカーソルと呼ばれ
る各タップ係数Ｃ1 〜ＣN は、過去に得られた受信シン
ボルａk-1 〜ａk-N と各タップ乗算器１１７−２〜１１
７−Ｍで乗算処理され、これにより受信信号に生じてい
る符号間干渉成分の各推定値が求められ、これら全てが
総加算部１１６で畳み込み処理を施されることにより受
信信号の符号間干渉成分を推定したレプリカ信号
（Ｒk ）が得られる。
る各タップ係数Ｃ1 〜ＣN は、過去に得られた受信シン
ボルａk-1 〜ａk-N と各タップ乗算器１１７−２〜１１
７−Ｍで乗算処理され、これにより受信信号に生じてい
る符号間干渉成分の各推定値が求められ、これら全てが
総加算部１１６で畳み込み処理を施されることにより受
信信号の符号間干渉成分を推定したレプリカ信号
（Ｒk ）が得られる。
【００１６】さらに、このレプリカ信号（Ｒk ）は、加
算器１１１へ出力され、加算器１１１で現時点の受信信
号（Ｘk ）とこのレプリカ信号（Ｒk ）とについて負加
算（減算）処理が施されることによって、図９に示すよ
うな受信信号の符号間干渉成分Ｃ1 〜ＣN が除去されて
信号の等化が行なわれる。一方、プリカーソルＣ-1は、
タップ乗算器１１７−１で受信シンボルａk と乗算さ
れ、これにより得られた信号が上述の誤差信号（ｅ1 ）
を得る際に用いられるデータとして加算器１１５へ出力
されるとともに、タイミング再生回路１０７（２０７）
のためのタイミング情報として出力される。
算器１１１へ出力され、加算器１１１で現時点の受信信
号（Ｘk ）とこのレプリカ信号（Ｒk ）とについて負加
算（減算）処理が施されることによって、図９に示すよ
うな受信信号の符号間干渉成分Ｃ1 〜ＣN が除去されて
信号の等化が行なわれる。一方、プリカーソルＣ-1は、
タップ乗算器１１７−１で受信シンボルａk と乗算さ
れ、これにより得られた信号が上述の誤差信号（ｅ1 ）
を得る際に用いられるデータとして加算器１１５へ出力
されるとともに、タイミング再生回路１０７（２０７）
のためのタイミング情報として出力される。
【００１７】以下に、時刻ｋにおいて、この判定帰還型
等化器１０６（２０７）で行なわれる演算を以下に示
す。ただし、ｎ＝−１〜Ｎであり、「Σ」はｎ＝１〜Ｎ
の総和を表す。 Ｒ（ｋ）＝ΣＣn （ｋ）・ａ（ｋ−ｎ）・・・・・・・・・・畳み込み Ｙ（ｋ）＝Ｘ（ｋ）−Ｒ（ｋ）・・・・・・・・・・・・・・等化 ｅ0 （ｋ）＝Ｙ（ｋ）−ａ（ｋ）・Ｃ0 （ｋ）・・・・・・・残留エラー ｅ1 （ｋ）＝ｅ0 （ｋ−１）−ａ（ｋ）・Ｃ-1（ｋ）・・・・残留エラー Ｃn （ｋ＋１）＝Ｃn （ｋ）＋ α・ａ（ｋ−ｎ−１）・ｅ1 （ｋ）・・・・係数更新 次に、タイミング再生回路１０７（２０７）は、この判
定帰還型等化器１０６（２０６）で得られたタイミング
情報としてのプリカーソルＣ-1が、図９に示すように、
“０”となるようにサンプリング位相を進ませる、ある
いは遅らせるというサンプリング位相制御情報をＡ／Ｄ
変換１０４（２０４）に供給してやれば、受信信号のメ
インカーソルＣ0 が最大となる最適な位相でＡ／Ｄ変換
器１０４（２０４）が受信信号のサンプリングを行なう
ことができるようになる。
等化器１０６（２０７）で行なわれる演算を以下に示
す。ただし、ｎ＝−１〜Ｎであり、「Σ」はｎ＝１〜Ｎ
の総和を表す。 Ｒ（ｋ）＝ΣＣn （ｋ）・ａ（ｋ−ｎ）・・・・・・・・・・畳み込み Ｙ（ｋ）＝Ｘ（ｋ）−Ｒ（ｋ）・・・・・・・・・・・・・・等化 ｅ0 （ｋ）＝Ｙ（ｋ）−ａ（ｋ）・Ｃ0 （ｋ）・・・・・・・残留エラー ｅ1 （ｋ）＝ｅ0 （ｋ−１）−ａ（ｋ）・Ｃ-1（ｋ）・・・・残留エラー Ｃn （ｋ＋１）＝Ｃn （ｋ）＋ α・ａ（ｋ−ｎ−１）・ｅ1 （ｋ）・・・・係数更新 次に、タイミング再生回路１０７（２０７）は、この判
定帰還型等化器１０６（２０６）で得られたタイミング
情報としてのプリカーソルＣ-1が、図９に示すように、
“０”となるようにサンプリング位相を進ませる、ある
いは遅らせるというサンプリング位相制御情報をＡ／Ｄ
変換１０４（２０４）に供給してやれば、受信信号のメ
インカーソルＣ0 が最大となる最適な位相でＡ／Ｄ変換
器１０４（２０４）が受信信号のサンプリングを行なう
ことができるようになる。
【００１８】このため、まず、加入者側装置２００の受
信部２０２に用いられるタイミング再生回路２０７は、
例えば、図１０に示すように、乗算器２１２，加算部２
１３及び遅延部（Ｚ-1）２１４からなる周波数項生成部
２１１と、乗算器２１６からなる位相項生成部２１５
と、乗算器２１８，加算部２１９，遅延部（Ｚ-1）２２
０及びコンパレータ（ＣＯＭＰ）２２１からなる累算部
２１７とを有して構成される。
信部２０２に用いられるタイミング再生回路２０７は、
例えば、図１０に示すように、乗算器２１２，加算部２
１３及び遅延部（Ｚ-1）２１４からなる周波数項生成部
２１１と、乗算器２１６からなる位相項生成部２１５
と、乗算器２１８，加算部２１９，遅延部（Ｚ-1）２２
０及びコンパレータ（ＣＯＭＰ）２２１からなる累算部
２１７とを有して構成される。
【００１９】そして、この図１０に示す加入者側のタイ
ミング再生回路２０７では、判定帰還型等化器２０６で
上述のごとく得られたプリカーソルタップ係数Ｃ-1を入
力として、ループフィルタ処理が行なわれることによ
り、サンプリング位相制御情報がＡ／Ｄ変換器２０４へ
供給される。具体的に、このとき周波数項生成部２１１
では、プリカーソルのタップ係数Ｃ -1を、乗算器２１２
で定倍（係数Ａ0 ）し、加算部２１４，遅延部２１４に
より積分することにより、受信信号と加入者側装置２０
０のシステムクロックとの周波数誤差成分が抽出され
る。
ミング再生回路２０７では、判定帰還型等化器２０６で
上述のごとく得られたプリカーソルタップ係数Ｃ-1を入
力として、ループフィルタ処理が行なわれることによ
り、サンプリング位相制御情報がＡ／Ｄ変換器２０４へ
供給される。具体的に、このとき周波数項生成部２１１
では、プリカーソルのタップ係数Ｃ -1を、乗算器２１２
で定倍（係数Ａ0 ）し、加算部２１４，遅延部２１４に
より積分することにより、受信信号と加入者側装置２０
０のシステムクロックとの周波数誤差成分が抽出され
る。
【００２０】一方、位相項生成部２１５では、プリカー
ソルタップ係数Ｃ-1を乗算器２１６で定倍（係数Ａ1 ）
して現在のサンプリング位相のずれを示す位相項（位相
偏差情報）が生成（検出）される。そして、累算部２１
７では、この周波数誤差成分と位相項とを加算部２１
３，２１９によって累算し、この累算値がある閾値（位
相制御により制御される位相変化量に相当する値）を越
えたことがコンパレータ２２１で検出された場合、この
累算値を、Ａ／Ｄ変換器２０４でのサンプリング位相を
進ませる、あるいは遅らせるというサンプリング位相制
御情報としてＡ／Ｄ変換器２０４に出力するとともに、
閾値が加算部２１９で累算値から減算される。
ソルタップ係数Ｃ-1を乗算器２１６で定倍（係数Ａ1 ）
して現在のサンプリング位相のずれを示す位相項（位相
偏差情報）が生成（検出）される。そして、累算部２１
７では、この周波数誤差成分と位相項とを加算部２１
３，２１９によって累算し、この累算値がある閾値（位
相制御により制御される位相変化量に相当する値）を越
えたことがコンパレータ２２１で検出された場合、この
累算値を、Ａ／Ｄ変換器２０４でのサンプリング位相を
進ませる、あるいは遅らせるというサンプリング位相制
御情報としてＡ／Ｄ変換器２０４に出力するとともに、
閾値が加算部２１９で累算値から減算される。
【００２１】これにより、Ａ／Ｄ変換器２０４では、上
述のように、受信信号のメインカーソルＣ0 （図９参
照）が最大となる最適な位相で受信信号のサンプリング
が行なわれる。なお、この加入者側のタイミング再生回
路２０７は、各乗算器２１２の定数Ａ 0 ，Ａ1 ，Ａ2 及
びコンパレータ２２１での閾値を適切に設定することに
より、最適なタイミング再生特性を得ることができるよ
うになる。
述のように、受信信号のメインカーソルＣ0 （図９参
照）が最大となる最適な位相で受信信号のサンプリング
が行なわれる。なお、この加入者側のタイミング再生回
路２０７は、各乗算器２１２の定数Ａ 0 ，Ａ1 ，Ａ2 及
びコンパレータ２２１での閾値を適切に設定することに
より、最適なタイミング再生特性を得ることができるよ
うになる。
【００２２】一方、局側装置１００の受信部１０２では
前述したようにタイミング再生における周波数誤差成分
がないため、図１１に示すような、コンパレータ（ＣＯ
ＭＰ）１３１，アップダウンカウンタ(U/D COUNTER) １
３２及びＯＲゲート（論理和演算素子）１３３からなる
タイミング再生回路１０７が一般的に用いられる。ここ
で、この局側のタイミング再生回路１０７は、上述の判
定帰還型等化器１０６で得られたプリカーソル（タップ
係数）Ｃ-1をコンパレータ１３１で“０”と比較し、
“０”より大きい場合にはアップダウンカウンタ１３２
をインクリメント（＋１）し、小さい場合にはデクリメ
ント（−１）するようなランダムウォークフィルタとし
て動作するようになっている。
前述したようにタイミング再生における周波数誤差成分
がないため、図１１に示すような、コンパレータ（ＣＯ
ＭＰ）１３１，アップダウンカウンタ(U/D COUNTER) １
３２及びＯＲゲート（論理和演算素子）１３３からなる
タイミング再生回路１０７が一般的に用いられる。ここ
で、この局側のタイミング再生回路１０７は、上述の判
定帰還型等化器１０６で得られたプリカーソル（タップ
係数）Ｃ-1をコンパレータ１３１で“０”と比較し、
“０”より大きい場合にはアップダウンカウンタ１３２
をインクリメント（＋１）し、小さい場合にはデクリメ
ント（−１）するようなランダムウォークフィルタとし
て動作するようになっている。
【００２３】そして、アップダウンカウンタ１３２は、
コンパレータ１３１の出力によりインクリメント／デク
リメントされた結果、予め設定されたプラス側のオーバ
ーフロー値「＋ｎ」になった場合は、ＰＯＦ端子からＡ
／Ｄ変換器１０４でのサンプリング位相を進める制御情
報をＡ／Ｄ変換器１０４に出力し、逆に、マイナス側の
オーバーフロー値「−ｎ」になった場合は、ＮＯＦ端子
からＡ／Ｄ変換器１０４でのサンプリング位相を遅らせ
る制御情報をＡ／Ｄ変換器１０４に出力するとともに、
カウンタを初期値“０”にクリアする。
コンパレータ１３１の出力によりインクリメント／デク
リメントされた結果、予め設定されたプラス側のオーバ
ーフロー値「＋ｎ」になった場合は、ＰＯＦ端子からＡ
／Ｄ変換器１０４でのサンプリング位相を進める制御情
報をＡ／Ｄ変換器１０４に出力し、逆に、マイナス側の
オーバーフロー値「−ｎ」になった場合は、ＮＯＦ端子
からＡ／Ｄ変換器１０４でのサンプリング位相を遅らせ
る制御情報をＡ／Ｄ変換器１０４に出力するとともに、
カウンタを初期値“０”にクリアする。
【００２４】これにより、Ａ／Ｄ変換器１０４では、加
入者側と同様に、受信信号のメインカーソルＣ0 （図９
参照）が最大となる最適な位相で受信信号のサンプリン
グを行なうことができる。なお、このようなタイミング
再生回路１０７は、周波数誤差成分がない場合にオーバ
ーフロー値「±ｎ」を大きく取ることにより、安定した
特性を得ることができるようになっている。
入者側と同様に、受信信号のメインカーソルＣ0 （図９
参照）が最大となる最適な位相で受信信号のサンプリン
グを行なうことができる。なお、このようなタイミング
再生回路１０７は、周波数誤差成分がない場合にオーバ
ーフロー値「±ｎ」を大きく取ることにより、安定した
特性を得ることができるようになっている。
【００２５】
【発明が解決しようとする課題】ところで、上述のよう
な局側装置１００に用いられるタイミング再生回路１０
７，加入者装置２００に用いられるタイミング再生回路
２０７は、通常、それぞれ個別にＬＳＩなどのデバイス
として実現するので、コストが非常にかかってしまう。
な局側装置１００に用いられるタイミング再生回路１０
７，加入者装置２００に用いられるタイミング再生回路
２０７は、通常、それぞれ個別にＬＳＩなどのデバイス
として実現するので、コストが非常にかかってしまう。
【００２６】そこで、局側装置１００と加入者側装置２
００との両方に共通に用いることのできるタイミング再
生回路を開発することが考えられるが、この場合は、図
１０により前述した加入者側のタイミング再生回路２０
７と、図１１により前述した局側のタイミング再生回路
１０７とを両方搭載したデバイスを開発しなくてはなら
ず、当然、その回路規模が大幅に増大してしまう。
００との両方に共通に用いることのできるタイミング再
生回路を開発することが考えられるが、この場合は、図
１０により前述した加入者側のタイミング再生回路２０
７と、図１１により前述した局側のタイミング再生回路
１０７とを両方搭載したデバイスを開発しなくてはなら
ず、当然、その回路規模が大幅に増大してしまう。
【００２７】また、局側装置１００，加入者側装置２０
０に、図１０に示す加入者側のタイミング再生回路２０
７をのみをそのまま用いることも考えられるが、この場
合は、局側装置１００のタイミング再生回路２０７で
は、初期引き込みの段階などで本来“０”であるべき周
波数項生成部２１１からの周波数誤差成分が“０”にな
らないので、位相項の収束に時間がかかり、Ａ／Ｄ変換
器１０４のためのサンプリング位相制御情報が得られる
までの時間が非常に長くなってしまうという課題が生じ
る。
０に、図１０に示す加入者側のタイミング再生回路２０
７をのみをそのまま用いることも考えられるが、この場
合は、局側装置１００のタイミング再生回路２０７で
は、初期引き込みの段階などで本来“０”であるべき周
波数項生成部２１１からの周波数誤差成分が“０”にな
らないので、位相項の収束に時間がかかり、Ａ／Ｄ変換
器１０４のためのサンプリング位相制御情報が得られる
までの時間が非常に長くなってしまうという課題が生じ
る。
【００２８】本発明は、このような課題に鑑み創案され
たもので、局側，加入者のどちらのディジタル伝送装置
にも用いることができ、且つ、その回路規模も最小限に
抑えたタイミング再生回路を提供することを目的とす
る。
たもので、局側，加入者のどちらのディジタル伝送装置
にも用いることができ、且つ、その回路規模も最小限に
抑えたタイミング再生回路を提供することを目的とす
る。
【００２９】
【課題を解決するための手段】図１は第１の発明の原理
ブロック図で、この図１において、１はディジタル伝送
装置、２は受信信号を所定の識別レベルで識別する識別
回路、３は本発明の要部であるタイミング再生回路であ
る。さらに、タイミング再生回路３は、周波数誤差検出
部３１，位相偏差検出部３２及びタイミング再生部３３
をそなえて構成されている。
ブロック図で、この図１において、１はディジタル伝送
装置、２は受信信号を所定の識別レベルで識別する識別
回路、３は本発明の要部であるタイミング再生回路であ
る。さらに、タイミング再生回路３は、周波数誤差検出
部３１，位相偏差検出部３２及びタイミング再生部３３
をそなえて構成されている。
【００３０】ここで、周波数誤差検出部３１は、受信信
号の周波数誤差成分を検出するものであり、位相偏差検
出部３２は、受信信号の位相の進み，遅れを示す位相偏
差情報を検出するものであり、タイミング再生部３３
は、この周波数誤差検出部３２からの周波数誤差成分と
位相偏差検出部３１からの位相偏差情報との累積値に基
づいて識別回路２のための信号識別用タイミングを再生
するものである。
号の周波数誤差成分を検出するものであり、位相偏差検
出部３２は、受信信号の位相の進み，遅れを示す位相偏
差情報を検出するものであり、タイミング再生部３３
は、この周波数誤差検出部３２からの周波数誤差成分と
位相偏差検出部３１からの位相偏差情報との累積値に基
づいて識別回路２のための信号識別用タイミングを再生
するものである。
【００３１】そして、本発明では、周波数誤差検出部３
１に、受信信号に周波数誤差成分が無い場合に周波数誤
差成分の検出を停止しうる第１の検出停止回路３１１が
設けられており、この第１の検出停止回路３１１により
周波数誤差検出部３１での周波数誤差成分の検出が停止
された場合、タイミング再生部３３は、位相偏差検出部
３２からの位相偏差情報のみに基づき識別回路２のため
の信号識別用タイミングを再生するようなっている（請
求項１）。
１に、受信信号に周波数誤差成分が無い場合に周波数誤
差成分の検出を停止しうる第１の検出停止回路３１１が
設けられており、この第１の検出停止回路３１１により
周波数誤差検出部３１での周波数誤差成分の検出が停止
された場合、タイミング再生部３３は、位相偏差検出部
３２からの位相偏差情報のみに基づき識別回路２のため
の信号識別用タイミングを再生するようなっている（請
求項１）。
【００３２】なお、このタイミング再生回路３には、受
信信号の信号レベルに応じて周波数誤差検出部３１での
周波数誤差成分の検出と位相偏差検出部３２での位相偏
差情報の検出とをともに停止しうる第２の検出停止回路
３４を設けてもよく、これにより、例えば、受信信号の
信号レベルが“０”であった場合でも、周波数誤差成分
の検出と位相偏差情報の検出とをともに停止して、タイ
ミング再生回路３の誤動作を回避することが可能になる
（請求項３）。
信信号の信号レベルに応じて周波数誤差検出部３１での
周波数誤差成分の検出と位相偏差検出部３２での位相偏
差情報の検出とをともに停止しうる第２の検出停止回路
３４を設けてもよく、これにより、例えば、受信信号の
信号レベルが“０”であった場合でも、周波数誤差成分
の検出と位相偏差情報の検出とをともに停止して、タイ
ミング再生回路３の誤動作を回避することが可能になる
（請求項３）。
【００３３】次に、図２は第２の発明の原理ブロック図
で、この図２においても、１はディジタル伝送装置、２
は受信信号を所定の識別レベルで識別する識別回路、３
はタイミング再生回路であり、さらに、タイミング再生
回路３は、受信信号の周波数誤差成分を検出する周波数
誤差検出部３１と、受信信号の位相の進み，遅れを示す
位相偏差情報を検出する位相偏差検出部３２と、周波数
誤差検出部３１からの周波数誤差成分と位相偏差検出部
３１からの位相偏差情報との累積値に基づいて識別回路
２のための信号識別用タイミングを再生するタイミング
再生部３３とをそなえて構成されている。
で、この図２においても、１はディジタル伝送装置、２
は受信信号を所定の識別レベルで識別する識別回路、３
はタイミング再生回路であり、さらに、タイミング再生
回路３は、受信信号の周波数誤差成分を検出する周波数
誤差検出部３１と、受信信号の位相の進み，遅れを示す
位相偏差情報を検出する位相偏差検出部３２と、周波数
誤差検出部３１からの周波数誤差成分と位相偏差検出部
３１からの位相偏差情報との累積値に基づいて識別回路
２のための信号識別用タイミングを再生するタイミング
再生部３３とをそなえて構成されている。
【００３４】そして、この図２に示すタイミング再生回
路３でも、周波数誤差検出部３１１には、受信信号に周
波数誤差成分が無い場合に周波数誤差成分の検出を停止
しうる第１の検出停止回路３１１が設けられる一方、位
相偏差検出部３２には、所定位相偏差出力部３２１と図
示しないセレクタとが設けられている。ここで、この所
定位相偏差出力部３２１は、受信信号の位相偏差情報の
符号に応じて予め設定された位相偏差情報を出力するも
のであり、上記セレクタは、受信信号に該周波数誤差成
分が無い場合に、受信信号の位相偏差情報と所定位相偏
差出力部３２１からの位相偏差情報のうち後者を選択出
力するものである。
路３でも、周波数誤差検出部３１１には、受信信号に周
波数誤差成分が無い場合に周波数誤差成分の検出を停止
しうる第１の検出停止回路３１１が設けられる一方、位
相偏差検出部３２には、所定位相偏差出力部３２１と図
示しないセレクタとが設けられている。ここで、この所
定位相偏差出力部３２１は、受信信号の位相偏差情報の
符号に応じて予め設定された位相偏差情報を出力するも
のであり、上記セレクタは、受信信号に該周波数誤差成
分が無い場合に、受信信号の位相偏差情報と所定位相偏
差出力部３２１からの位相偏差情報のうち後者を選択出
力するものである。
【００３５】また、タイミング再生部３３は、上述の第
１の検出停止回路３１１により周波数誤差検出部３１で
の周波数誤差成分の検出が停止された場合には、この位
相偏差検出部３２の上記セレクタから選択出力される位
相偏差情報のみに基づき、識別回路２のための信号識別
用タイミングを再生するようになっている（請求項
２）。なお、この場合も、タイミング再生回路３には、
図１により前述した第２の検出停止回路３４を設けても
よい（請求項３）。
１の検出停止回路３１１により周波数誤差検出部３１で
の周波数誤差成分の検出が停止された場合には、この位
相偏差検出部３２の上記セレクタから選択出力される位
相偏差情報のみに基づき、識別回路２のための信号識別
用タイミングを再生するようになっている（請求項
２）。なお、この場合も、タイミング再生回路３には、
図１により前述した第２の検出停止回路３４を設けても
よい（請求項３）。
【００３６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 （ａ）第１実施形態の説明 図３は本発明の第１実施形態としてのタイミング再生回
路が適用されるディジタル伝送装置の受信部の構成の一
例を示すブロック図で、この図３において、３５はＡ／
Ｄ変換器、３６はフィード・フォワード型等化器（ＦＦ
Ｅ）、３７は判定帰還型等化器（ＤＦＥ）、３８は本発
明の要部であるタイミング再生回路（ＴＩＭ）である。
施の形態を説明する。 （ａ）第１実施形態の説明 図３は本発明の第１実施形態としてのタイミング再生回
路が適用されるディジタル伝送装置の受信部の構成の一
例を示すブロック図で、この図３において、３５はＡ／
Ｄ変換器、３６はフィード・フォワード型等化器（ＦＦ
Ｅ）、３７は判定帰還型等化器（ＤＦＥ）、３８は本発
明の要部であるタイミング再生回路（ＴＩＭ）である。
【００３７】ここで、本実施形態でも、Ａ／Ｄ（アナロ
グ／ディジタル）変換器３５は、アナログ受信信号をサ
ンプリングしてディジタル信号に変換するもので、後述
するタイミング再生回路３８からの位相を進ませる、あ
るいは遅らせるというサンプリング位相制御情報に基づ
きサンプリング位相を変えることができるようになって
いる。
グ／ディジタル）変換器３５は、アナログ受信信号をサ
ンプリングしてディジタル信号に変換するもので、後述
するタイミング再生回路３８からの位相を進ませる、あ
るいは遅らせるというサンプリング位相制御情報に基づ
きサンプリング位相を変えることができるようになって
いる。
【００３８】また、フィード・フォワード型等化器３６
は、伝送線路特性により受信信号が受けた歪みなどを予
め伝送線路特性の逆特性で等化処理を施すことにより線
路等化を行なうものであり、判定帰還型等化器３７は、
図８により前述したものと同様のもので、内部のタップ
係数（ポストカーソルＣ1 〜ＣN ）を受信信号の信号レ
ベル（シンボルレベル）に応じて順次更新してゆくこと
により伝送線路の逆特性を適応的に推定し、これ基づい
て、ディジタル受信信号の符号間干渉成分を除去して元
の信号（送信信号）を再生するとともに、一部のタップ
係数（プリカーソルＣ-1）が、Ａ／Ｄ変換器３５でのサ
ンプリングタイミングを制御するためのタイミング情報
としてタイミング再生回路３８で用いられるようになっ
ている。
は、伝送線路特性により受信信号が受けた歪みなどを予
め伝送線路特性の逆特性で等化処理を施すことにより線
路等化を行なうものであり、判定帰還型等化器３７は、
図８により前述したものと同様のもので、内部のタップ
係数（ポストカーソルＣ1 〜ＣN ）を受信信号の信号レ
ベル（シンボルレベル）に応じて順次更新してゆくこと
により伝送線路の逆特性を適応的に推定し、これ基づい
て、ディジタル受信信号の符号間干渉成分を除去して元
の信号（送信信号）を再生するとともに、一部のタップ
係数（プリカーソルＣ-1）が、Ａ／Ｄ変換器３５でのサ
ンプリングタイミングを制御するためのタイミング情報
としてタイミング再生回路３８で用いられるようになっ
ている。
【００３９】なお、本実施形態では、例えば、図８中に
一点鎖線で表した矢印に示すように、この判定帰還型等
化器３７のタップ乗算器１１７−１でプリカーソルＣ-1
と乗算される受信シンボルａk も、後述するごとく、こ
の判定帰還型等化器３７でプリカーソルＣ-1が更新され
たかどうかの情報（更新有／無情報）としてタイミング
再生回路３８で用いられるようになっている。
一点鎖線で表した矢印に示すように、この判定帰還型等
化器３７のタップ乗算器１１７−１でプリカーソルＣ-1
と乗算される受信シンボルａk も、後述するごとく、こ
の判定帰還型等化器３７でプリカーソルＣ-1が更新され
たかどうかの情報（更新有／無情報）としてタイミング
再生回路３８で用いられるようになっている。
【００４０】 そして、タイミング再生回路３８は、本実
施形態でも、この判定帰還型等化器３７からのタイミン
グ情報（プリカーソルＣ-1）を用いてＡ／Ｄ変換器３５
のためのサンプリングタイミングを再生し、これをＡ／
Ｄ変換器３５へ供給することにより、Ａ／Ｄ変換器３５
でのサンプリング位相を最適な位相となるよう制御する
ものであるが、この場合は、局側のディジタル伝送装置
（例えば、図６に示すディジタル伝送装置１００），加
入者側のディジタル伝送装置（例えば、図６に示すディ
ジタル伝送装置２００）のいずれにも用いることができ
るように構成されている。
施形態でも、この判定帰還型等化器３７からのタイミン
グ情報（プリカーソルＣ-1）を用いてＡ／Ｄ変換器３５
のためのサンプリングタイミングを再生し、これをＡ／
Ｄ変換器３５へ供給することにより、Ａ／Ｄ変換器３５
でのサンプリング位相を最適な位相となるよう制御する
ものであるが、この場合は、局側のディジタル伝送装置
（例えば、図６に示すディジタル伝送装置１００），加
入者側のディジタル伝送装置（例えば、図６に示すディ
ジタル伝送装置２００）のいずれにも用いることができ
るように構成されている。
【００４１】図４はこのタイミング再生回路３８の構成
を示すブロック図で、この図４において、３９は周波数
項生成部、４０は位相項生成部、４１は加算部、４２は
累算部、４３はＡＮＤゲート（論理積演算素子）であ
る。ここで、周波数項生成部（周波数誤差検出部）３９
は、判定帰還型等化器３７で得られたタップ係数（プリ
カーソル）Ｃ-1を基に、受信信号の周波数誤差成分（周
波数項）を検出（生成）するものであり、位相項生成部
（位相偏差検出部）４０は、同じくプリカーソルＣ-1を
乗算器４０１で定倍（係数Ａ1 ）することにより、受信
信号の位相偏差情報（位相項）を検出（生成）するもの
である。
を示すブロック図で、この図４において、３９は周波数
項生成部、４０は位相項生成部、４１は加算部、４２は
累算部、４３はＡＮＤゲート（論理積演算素子）であ
る。ここで、周波数項生成部（周波数誤差検出部）３９
は、判定帰還型等化器３７で得られたタップ係数（プリ
カーソル）Ｃ-1を基に、受信信号の周波数誤差成分（周
波数項）を検出（生成）するものであり、位相項生成部
（位相偏差検出部）４０は、同じくプリカーソルＣ-1を
乗算器４０１で定倍（係数Ａ1 ）することにより、受信
信号の位相偏差情報（位相項）を検出（生成）するもの
である。
【００４２】また、加算部４１，累算部４２もそれぞれ
図１０に示すものとそれぞれ同様のもので、加算部４１
は、周波数項生成部３９で得られた周波数項と、位相項
生成部４０で得られた位相項とを加算するものであり、
累算部（タイミング再生部）４２は、加算部４１の出力
に基づいて、つまり、受信信号の周波数誤差成分と位相
偏差情報とに基づいて、Ａ／Ｄ変換器３５のためのサン
プリングタイミングを再生するものである。
図１０に示すものとそれぞれ同様のもので、加算部４１
は、周波数項生成部３９で得られた周波数項と、位相項
生成部４０で得られた位相項とを加算するものであり、
累算部（タイミング再生部）４２は、加算部４１の出力
に基づいて、つまり、受信信号の周波数誤差成分と位相
偏差情報とに基づいて、Ａ／Ｄ変換器３５のためのサン
プリングタイミングを再生するものである。
【００４３】具体的には、この累算部４２は、加算部４
１の出力を乗算器４２１で定倍（定数Ａ2 ）し加算部４
２２，遅延部（Ｚ-1）４２３で順次積分して累算値を求
め、この累算値がコンパレータ（ＣＯＭＰ）４２４での
所定の閾値を越えた場合に、その時点での累算値をＡ／
Ｄ変換器３５でのサンプリングタイミングを制御するサ
ンプリング位相制御情報としてＡ／Ｄ変換器３５へ供給
するようになっている。
１の出力を乗算器４２１で定倍（定数Ａ2 ）し加算部４
２２，遅延部（Ｚ-1）４２３で順次積分して累算値を求
め、この累算値がコンパレータ（ＣＯＭＰ）４２４での
所定の閾値を越えた場合に、その時点での累算値をＡ／
Ｄ変換器３５でのサンプリングタイミングを制御するサ
ンプリング位相制御情報としてＡ／Ｄ変換器３５へ供給
するようになっている。
【００４４】さらに、周波数項生成部３９は、図１０に
より前述したものと同様に、プリカーソルＣ-1を定倍
（定数Ａ0 ）する乗算器３９１，この乗算器３９１で定
倍されたプリカーソルＣ-1を順次積分してゆく加算部３
９３，遅延部３９４をそなえるほか、ＡＮＤゲート（Ａ
ＮＤ１）３９２をそなえて構成されている。ここで、こ
のＡＮＤゲート（第１の検出停止回路）３９２は、受信
信号の周波数誤差成分の有無に応じて、この周波数項生
成部３９での周波数項の生成を停止しうるものである。
より前述したものと同様に、プリカーソルＣ-1を定倍
（定数Ａ0 ）する乗算器３９１，この乗算器３９１で定
倍されたプリカーソルＣ-1を順次積分してゆく加算部３
９３，遅延部３９４をそなえるほか、ＡＮＤゲート（Ａ
ＮＤ１）３９２をそなえて構成されている。ここで、こ
のＡＮＤゲート（第１の検出停止回路）３９２は、受信
信号の周波数誤差成分の有無に応じて、この周波数項生
成部３９での周波数項の生成を停止しうるものである。
【００４５】具体的に、このＡＮＤゲート３９２は、受
信信号に周波数誤差成分がある場合、つまり、このタイ
ミング再生回路３８を加入者側で用いる場合に、予めそ
の旨（例えば、“１”）を設定しておくことにより、周
波数項生成部３９での周波数項の更新（検出）を通常通
り行なわせ、受信信号に周波数誤差成分がない場合、つ
まり、このタイミング再生回路３８を局側で用いる場合
に、予め局側で使用する旨（例えば、“０”）を設定し
ておくことにより、周波数項生成部３９での周波数項の
更新（検出）を停止するようになっている。
信信号に周波数誤差成分がある場合、つまり、このタイ
ミング再生回路３８を加入者側で用いる場合に、予めそ
の旨（例えば、“１”）を設定しておくことにより、周
波数項生成部３９での周波数項の更新（検出）を通常通
り行なわせ、受信信号に周波数誤差成分がない場合、つ
まり、このタイミング再生回路３８を局側で用いる場合
に、予め局側で使用する旨（例えば、“０”）を設定し
ておくことにより、周波数項生成部３９での周波数項の
更新（検出）を停止するようになっている。
【００４６】従って、このＡＮＤゲート３９２により周
波数項生成部３９での周波数項の生成が停止される場
合、累算部４２は、位相項生成部４０からの位相項のみ
に基づいて、Ａ／Ｄ変換器３８のためのサンプリング位
相制御情報を生成してＡ／Ｄ変換器３８へ供給するよう
になる。なお、ＡＮＤゲート（ＡＮＤ２）４３について
は後述する。
波数項生成部３９での周波数項の生成が停止される場
合、累算部４２は、位相項生成部４０からの位相項のみ
に基づいて、Ａ／Ｄ変換器３８のためのサンプリング位
相制御情報を生成してＡ／Ｄ変換器３８へ供給するよう
になる。なお、ＡＮＤゲート（ＡＮＤ２）４３について
は後述する。
【００４７】以下、上述のごとく構成された本発明の要
部であるタイミング再生回路３８の動作について詳述す
る。まず、このタイミング再生回路３８が加入者側で用
いられる場合（つまり、受信信号に周波数誤差成分があ
る場合）、予めＡＮＤゲート３９２にその旨（“１”）
が設定される。これにより、周波数項生成部３９では、
通常通り、乗算器３９１で定倍されたプリカーソルＣ-1
が加算部３９３，遅延部３９４によって、順次、積分さ
れて周波数項の更新が行なわれてゆく。
部であるタイミング再生回路３８の動作について詳述す
る。まず、このタイミング再生回路３８が加入者側で用
いられる場合（つまり、受信信号に周波数誤差成分があ
る場合）、予めＡＮＤゲート３９２にその旨（“１”）
が設定される。これにより、周波数項生成部３９では、
通常通り、乗算器３９１で定倍されたプリカーソルＣ-1
が加算部３９３，遅延部３９４によって、順次、積分さ
れて周波数項の更新が行なわれてゆく。
【００４８】そして、累算部４２では、この周波数項生
成部３９からの周波数項と位相項生成部４０からの位相
項とを累算してゆき、得られた累算値がコンパレータ
（ＣＯＭＰ）４２４での所定の閾値を越えた場合に、そ
の時点での累算値がＡ／Ｄ変換器３５でのサンプリング
タイミングを制御するサンプリング位相制御情報として
Ａ／Ｄ変換器３５へ供給される。
成部３９からの周波数項と位相項生成部４０からの位相
項とを累算してゆき、得られた累算値がコンパレータ
（ＣＯＭＰ）４２４での所定の閾値を越えた場合に、そ
の時点での累算値がＡ／Ｄ変換器３５でのサンプリング
タイミングを制御するサンプリング位相制御情報として
Ａ／Ｄ変換器３５へ供給される。
【００４９】この結果、Ａ／Ｄ変換器３５では、このタ
イミング再生回路３８からのサンプリング位相制御情報
に応じて、サンプリング位相が制御され、受信信号の主
振幅成分Ｃ0 （図９参照）が最大となる最適な周波数，
位相で受信信号のサンプリングが行なわれる。一方、こ
のタイミング再生回路３８が局側で用いられる場合（受
信信号に周波数誤差成分がない場合）、ＡＮＤゲート３
９２には予めその旨（“０”）が設定される。これによ
り、周波数項生成部３９では、周波数項の更新が停止さ
れ、この結果、累算部４２では、位相項生成部４０から
の位相項のみが累算されてゆき、得られた累算値がコン
パレータ（ＣＯＭＰ）４２４での所定の閾値を越えた場
合に、その時点での累算値がＡ／Ｄ変換器３５のための
サンプリング位相制御情報としてＡ／Ｄ変換器３５へ供
給される。
イミング再生回路３８からのサンプリング位相制御情報
に応じて、サンプリング位相が制御され、受信信号の主
振幅成分Ｃ0 （図９参照）が最大となる最適な周波数，
位相で受信信号のサンプリングが行なわれる。一方、こ
のタイミング再生回路３８が局側で用いられる場合（受
信信号に周波数誤差成分がない場合）、ＡＮＤゲート３
９２には予めその旨（“０”）が設定される。これによ
り、周波数項生成部３９では、周波数項の更新が停止さ
れ、この結果、累算部４２では、位相項生成部４０から
の位相項のみが累算されてゆき、得られた累算値がコン
パレータ（ＣＯＭＰ）４２４での所定の閾値を越えた場
合に、その時点での累算値がＡ／Ｄ変換器３５のための
サンプリング位相制御情報としてＡ／Ｄ変換器３５へ供
給される。
【００５０】このように、本実施形態におけるタイミン
グ再生回路３８によれば、周波数項生成部３９に、ＡＮ
Ｄゲート３９２を設けるという極めて簡素な構成で、受
信信号に周波数誤差成分がない場合の周波数項の更新を
停止させることができるので、本タイミング再生回路３
８を受信信号に周波数誤差成分がない局側に用いる場合
でも、安定して、Ａ／Ｄ変換器３５のためのサンプリン
グ位相制御情報を得ることができる。
グ再生回路３８によれば、周波数項生成部３９に、ＡＮ
Ｄゲート３９２を設けるという極めて簡素な構成で、受
信信号に周波数誤差成分がない場合の周波数項の更新を
停止させることができるので、本タイミング再生回路３
８を受信信号に周波数誤差成分がない局側に用いる場合
でも、安定して、Ａ／Ｄ変換器３５のためのサンプリン
グ位相制御情報を得ることができる。
【００５１】従って、従来のように、局側，加入者側の
両方のタイミング再生回路を搭載してディジタル伝送装
置用のデバイスを実現する必要はなく、１つのタイミン
グ再生回路３８を搭載したデバイスで局側，加入者側の
両方に対応できるようになる。さて、ここで、上述の判
定帰還型等化器３７（図３参照）で得られる受信シンボ
ル（ａk ）の信号レベル（受信シンボルレベル）には、
伝送方式によって、“０”となる場合（対向側無送信）
があり、この場合は、この判定帰還型等化器３７では、
各タップ係数（Ｃ-1，Ｃ0 ，Ｃ1 〜ＣN ）の更新が行な
われないことになる。すると、例えば、タイミング再生
回路３８では、同じ値のタイミング情報（タップ係数Ｃ
-1）に対して、累算部４２で積分が施されてゆくことに
なるので、タイミング再生回路３８の動作が不安定にな
り、この結果、Ａ／Ｄ変換器３５のための正確なサンプ
リング位相制御情報が得られなくなってしまう。
両方のタイミング再生回路を搭載してディジタル伝送装
置用のデバイスを実現する必要はなく、１つのタイミン
グ再生回路３８を搭載したデバイスで局側，加入者側の
両方に対応できるようになる。さて、ここで、上述の判
定帰還型等化器３７（図３参照）で得られる受信シンボ
ル（ａk ）の信号レベル（受信シンボルレベル）には、
伝送方式によって、“０”となる場合（対向側無送信）
があり、この場合は、この判定帰還型等化器３７では、
各タップ係数（Ｃ-1，Ｃ0 ，Ｃ1 〜ＣN ）の更新が行な
われないことになる。すると、例えば、タイミング再生
回路３８では、同じ値のタイミング情報（タップ係数Ｃ
-1）に対して、累算部４２で積分が施されてゆくことに
なるので、タイミング再生回路３８の動作が不安定にな
り、この結果、Ａ／Ｄ変換器３５のための正確なサンプ
リング位相制御情報が得られなくなってしまう。
【００５２】そこで、本実施形態におけるタイミング再
生回路３８では、このような状態を回避すべく、図４に
示すように、ＡＮＤゲート（ＡＮＤ２）４３がそなえら
れている。ここで、このＡＮＤゲート（第２の検出停止
回路）４３は、判定帰還型等化器３７からのプリカーソ
ルＣ-1の更新が行なわれたか否かの情報（更新有／無情
報に応じて、周波数項生成部３９での周波数項の更新と
位相項生成部４０での位相項の更新とをともに停止しう
るものである。
生回路３８では、このような状態を回避すべく、図４に
示すように、ＡＮＤゲート（ＡＮＤ２）４３がそなえら
れている。ここで、このＡＮＤゲート（第２の検出停止
回路）４３は、判定帰還型等化器３７からのプリカーソ
ルＣ-1の更新が行なわれたか否かの情報（更新有／無情
報に応じて、周波数項生成部３９での周波数項の更新と
位相項生成部４０での位相項の更新とをともに停止しう
るものである。
【００５３】つまり、このタイミング再生回路３８で
は、受信シンボルレベルが“０”でなく判定帰還型等化
器３７によってタップ係数Ｃ-1の更新演算が行なわれた
場合は、通常通り、周波数項生成部３９及び位相項生成
部４０へプリカーソルＣ-1が出力されてＡ／Ｄ変換器３
５のためのサンプリング位相制御情報が生成され、受信
シンボルレベルが“０”で判定帰還型等化器３７によっ
てタップ係数Ｃ-1の更新演算が行なわれない場合は、Ａ
ＮＤゲート４３からプリカーソルＣ-1は出力されず、周
波数項生成部３９での周波数項の更新と位相項生成部４
０での位相項の更新とがともに停止されるようになって
いる。
は、受信シンボルレベルが“０”でなく判定帰還型等化
器３７によってタップ係数Ｃ-1の更新演算が行なわれた
場合は、通常通り、周波数項生成部３９及び位相項生成
部４０へプリカーソルＣ-1が出力されてＡ／Ｄ変換器３
５のためのサンプリング位相制御情報が生成され、受信
シンボルレベルが“０”で判定帰還型等化器３７によっ
てタップ係数Ｃ-1の更新演算が行なわれない場合は、Ａ
ＮＤゲート４３からプリカーソルＣ-1は出力されず、周
波数項生成部３９での周波数項の更新と位相項生成部４
０での位相項の更新とがともに停止されるようになって
いる。
【００５４】従って、受信シンボル“０”が続いたとき
に累算部４２で同じ値のプリカーソルＣ-1が積分され続
けて、タイミング再生動作が不安定になるという現象を
回避して、常に正確なＡ／Ｄ変換器３５のためのサンプ
リング位相制御情報を得ることができるようになる。 （ｂ）第２実施形態の説明 図５は本発明の第２実施形態としてのタイミング再生回
路の構成を示すブロック図で、この図５においても、３
９は周波数項生成部、４０は位相項生成部、４１は加算
部、４２は累算部である。
に累算部４２で同じ値のプリカーソルＣ-1が積分され続
けて、タイミング再生動作が不安定になるという現象を
回避して、常に正確なＡ／Ｄ変換器３５のためのサンプ
リング位相制御情報を得ることができるようになる。 （ｂ）第２実施形態の説明 図５は本発明の第２実施形態としてのタイミング再生回
路の構成を示すブロック図で、この図５においても、３
９は周波数項生成部、４０は位相項生成部、４１は加算
部、４２は累算部である。
【００５５】そして、この図５に示すタイミング再生回
路３８は、図４に示すものに比して、ＡＮＤゲート（Ａ
ＮＤ２）４３が省略され、位相項生成部４０が、乗算器
４０１に加えて符号抽出部（ＳＩＧＮ）４０２，セレク
タ（ＳＥＬ）４０３及びＡＮＤゲート（ＡＮＤ３）４０
４をそなえて構成されている点が異なる。ここで、符号
抽出部（所定位相偏差出力部）４０２は、判定帰還型等
化器３７（図３参照）で得られたプリカーソルＣ-1（受
信信号の位相偏差情報）の符号に応じて、予め設定され
た「±１」のいずれかの値を位相項（位相偏差情報）と
して出力するものであり、セレクタ４０３は、受信信号
の周波数誤差成分の有無に応じて、つまり、このタイミ
ング再生回路３８が局側／加入者側のどちらに使用され
るかの設定に応じて、プリカーソルＣ-1と符号抽出部４
０２からの「±１」のいずれかの位相項とを選択的に出
力するものである。
路３８は、図４に示すものに比して、ＡＮＤゲート（Ａ
ＮＤ２）４３が省略され、位相項生成部４０が、乗算器
４０１に加えて符号抽出部（ＳＩＧＮ）４０２，セレク
タ（ＳＥＬ）４０３及びＡＮＤゲート（ＡＮＤ３）４０
４をそなえて構成されている点が異なる。ここで、符号
抽出部（所定位相偏差出力部）４０２は、判定帰還型等
化器３７（図３参照）で得られたプリカーソルＣ-1（受
信信号の位相偏差情報）の符号に応じて、予め設定され
た「±１」のいずれかの値を位相項（位相偏差情報）と
して出力するものであり、セレクタ４０３は、受信信号
の周波数誤差成分の有無に応じて、つまり、このタイミ
ング再生回路３８が局側／加入者側のどちらに使用され
るかの設定に応じて、プリカーソルＣ-1と符号抽出部４
０２からの「±１」のいずれかの位相項とを選択的に出
力するものである。
【００５６】また、ＡＮＤゲート４０４は、図４により
前述したＡＮＤゲート（ＡＮＤ２）４３と同様に、判定
帰還型等化器３７でプリカーソルＣ-1の更新が行なわれ
たか否かの更新有／無情報に応じて、この位相項生成部
４０からの位相項の出力を停止するもので、本実施形態
では、この更新有／無情報を周波数項生成部３９のＡＮ
Ｄゲート（ＡＮＤ１）３９２にも入力されるようにして
おくことにより、この更新有／無情報に応じて、周波数
項生成部３９での周波数項の生成と位相項生成部４０で
の位相項の生成とがともに停止されるようになってい
る。
前述したＡＮＤゲート（ＡＮＤ２）４３と同様に、判定
帰還型等化器３７でプリカーソルＣ-1の更新が行なわれ
たか否かの更新有／無情報に応じて、この位相項生成部
４０からの位相項の出力を停止するもので、本実施形態
では、この更新有／無情報を周波数項生成部３９のＡＮ
Ｄゲート（ＡＮＤ１）３９２にも入力されるようにして
おくことにより、この更新有／無情報に応じて、周波数
項生成部３９での周波数項の生成と位相項生成部４０で
の位相項の生成とがともに停止されるようになってい
る。
【００５７】つまり、この図５に示すタイミング再生回
路３８は、ＡＮＤゲート（ＡＮＤ１）３９２とＡＮＤゲ
ート（ＡＮＤ３）４０４とで、図４により前述したＡＮ
Ｄゲート（ＡＮＤ２）と同様の動作を実現しているので
ある。以下、上述のごとく構成された本実施形態におけ
るタイミング再生回路３８の動作について詳述する。
路３８は、ＡＮＤゲート（ＡＮＤ１）３９２とＡＮＤゲ
ート（ＡＮＤ３）４０４とで、図４により前述したＡＮ
Ｄゲート（ＡＮＤ２）と同様の動作を実現しているので
ある。以下、上述のごとく構成された本実施形態におけ
るタイミング再生回路３８の動作について詳述する。
【００５８】まず、このタイミング再生回路３８が加入
者側で用いられる場合（受信信号に周波数誤差成分があ
る場合）、予め周波数項生成部３９のＡＮＤゲート３９
２，位相項生成部４０の符号抽出部４０２，セレクタ４
０３にその旨が設定される。これにより、周波数項生成
部３９では、通常通り、乗算器３９１で定倍されたプリ
カーソルＣ-1が加算部３９３，遅延部３９４によって、
順次、積分されて周波数項の更新が行なわれる一方、位
相項生成部４０では、入力されたプリカーソルＣ-1と符
号抽出部４０２の出力のうちプリカーソルＣ-1がセレク
タ４０３で選択され、このプリカーソルＣ-1が乗算器４
０１で定倍されて位相項として出力される。
者側で用いられる場合（受信信号に周波数誤差成分があ
る場合）、予め周波数項生成部３９のＡＮＤゲート３９
２，位相項生成部４０の符号抽出部４０２，セレクタ４
０３にその旨が設定される。これにより、周波数項生成
部３９では、通常通り、乗算器３９１で定倍されたプリ
カーソルＣ-1が加算部３９３，遅延部３９４によって、
順次、積分されて周波数項の更新が行なわれる一方、位
相項生成部４０では、入力されたプリカーソルＣ-1と符
号抽出部４０２の出力のうちプリカーソルＣ-1がセレク
タ４０３で選択され、このプリカーソルＣ-1が乗算器４
０１で定倍されて位相項として出力される。
【００５９】そして、累算部４２では、この周波数項生
成部３９からの周波数項と位相項生成部４０からの位相
項とを累算してゆき、得られた累算値がコンパレータ
（ＣＯＭＰ）４２４での所定の閾値を越えた場合に、そ
の時点での累算値がＡ／Ｄ変換器３５でのサンプリング
タイミングを制御するサンプリング位相制御情報として
Ａ／Ｄ変換器３５へ供給される。
成部３９からの周波数項と位相項生成部４０からの位相
項とを累算してゆき、得られた累算値がコンパレータ
（ＣＯＭＰ）４２４での所定の閾値を越えた場合に、そ
の時点での累算値がＡ／Ｄ変換器３５でのサンプリング
タイミングを制御するサンプリング位相制御情報として
Ａ／Ｄ変換器３５へ供給される。
【００６０】一方、このタイミング再生回路３８が局側
で用いられる場合（受信信号に周波数誤差成分がない場
合）、予め周波数項生成部３９のＡＮＤゲート３９２，
位相項生成部４０の符号抽出部４０２，セレクタ４０３
にその旨が設定される。これにより、周波数項生成部３
９では、第１実施形態と同様に、周波数項の更新が停止
され周波数項の出力が“０”となるとともに、位相項生
成部４０では、セレクタ４０３により符号抽出部４０２
の出力が位相項として選択されて出力される。
で用いられる場合（受信信号に周波数誤差成分がない場
合）、予め周波数項生成部３９のＡＮＤゲート３９２，
位相項生成部４０の符号抽出部４０２，セレクタ４０３
にその旨が設定される。これにより、周波数項生成部３
９では、第１実施形態と同様に、周波数項の更新が停止
され周波数項の出力が“０”となるとともに、位相項生
成部４０では、セレクタ４０３により符号抽出部４０２
の出力が位相項として選択されて出力される。
【００６１】このとき、この符号抽出部４０２では、例
えば、プリカーソルＣ-1の符号が正（＋）であれば「＋
１」を、プリカーソルＣ-1の符号が負（−）であれば
「−１」をそれぞれ位相項として出力しているので、こ
の場合の位相項生成部４０の出力は「＋１」，「−１」
のいずれかになる。つまり、この符号抽出部４０２は、
プリカーソルＣ-1の値が大きく変動してバラついている
ような場合でも、常に、一定の位相項「＋１」，「−
１」を生成して出力することにより累算部４２でのタイ
ミング再生動作を安定させているのである。
えば、プリカーソルＣ-1の符号が正（＋）であれば「＋
１」を、プリカーソルＣ-1の符号が負（−）であれば
「−１」をそれぞれ位相項として出力しているので、こ
の場合の位相項生成部４０の出力は「＋１」，「−１」
のいずれかになる。つまり、この符号抽出部４０２は、
プリカーソルＣ-1の値が大きく変動してバラついている
ような場合でも、常に、一定の位相項「＋１」，「−
１」を生成して出力することにより累算部４２でのタイ
ミング再生動作を安定させているのである。
【００６２】この結果、累算部４２では、位相項生成部
４０のセレクタ４０３で選択された「＋１」，「−１」
のいずれかの位相項のみが累算されてゆき、得られた累
算値がコンパレータ（ＣＯＭＰ）４２４での所定の閾値
を越えた場合に、その時点での累算値がＡ／Ｄ変換器３
５でのサンプリングタイミングを制御するサンプリング
位相制御情報としてＡ／Ｄ変換器３５へ供給される。
４０のセレクタ４０３で選択された「＋１」，「−１」
のいずれかの位相項のみが累算されてゆき、得られた累
算値がコンパレータ（ＣＯＭＰ）４２４での所定の閾値
を越えた場合に、その時点での累算値がＡ／Ｄ変換器３
５でのサンプリングタイミングを制御するサンプリング
位相制御情報としてＡ／Ｄ変換器３５へ供給される。
【００６３】つまり、このタイミング再生回路３８は、
局側で使用される場合には、図１１に示したアップダウ
ンカウンタ１３２を用いたランダムウォークフィルタと
して構成されたタイミング再生回路１０７と同様の動作
を行なうのである。このように、本実施形態におけるタ
イミング再生回路３８によれば、周波数項生成部３９に
ＡＮＤゲート３９２を設け、位相項生成部４０を、受信
信号の周波数誤差成分の有無に応じて、プリカーソルＣ
-1と符号抽出部４０２からの「±１」のいずれかの位相
項とを選択的に出力しうるように構成することで、受信
信号に周波数誤差成分がない場合の周波数項の更新を停
止させるとともに、プリカーソルＣ-1のバラツキに係わ
らず一定の位相項「±１」を累算部４２へ出力できるの
で、本タイミング再生回路３８を受信信号に周波数誤差
成分がない局側に用いる場合でも、より安定して、Ａ／
Ｄ変換器３５のためのサンプリング位相制御情報を得る
ことができる。
局側で使用される場合には、図１１に示したアップダウ
ンカウンタ１３２を用いたランダムウォークフィルタと
して構成されたタイミング再生回路１０７と同様の動作
を行なうのである。このように、本実施形態におけるタ
イミング再生回路３８によれば、周波数項生成部３９に
ＡＮＤゲート３９２を設け、位相項生成部４０を、受信
信号の周波数誤差成分の有無に応じて、プリカーソルＣ
-1と符号抽出部４０２からの「±１」のいずれかの位相
項とを選択的に出力しうるように構成することで、受信
信号に周波数誤差成分がない場合の周波数項の更新を停
止させるとともに、プリカーソルＣ-1のバラツキに係わ
らず一定の位相項「±１」を累算部４２へ出力できるの
で、本タイミング再生回路３８を受信信号に周波数誤差
成分がない局側に用いる場合でも、より安定して、Ａ／
Ｄ変換器３５のためのサンプリング位相制御情報を得る
ことができる。
【００６４】従って、本実施形態でも、従来のように、
局側，加入者側の両方のタイミング再生回路を搭載して
ディジタル伝送装置用のデバイスを実現する必要はな
く、１つのタイミング再生回路３８を搭載したデバイス
で局側，加入者側の両方に対応できることになる。な
お、この場合も、上述したごとくＡＮＤゲート（ＡＮＤ
１）３９２とＡＮＤゲート（ＡＮＤ３）４０４とで、図
４により前述したＡＮＤゲート（ＡＮＤ２）と同様の動
作が実現されているので、受信シンボル“０”が続いた
ときに累算部４２で同じ値のプリカーソルＣ-1が積分さ
れ続けて、タイミング再生動作が不安定になるという現
象を回避して、常に正確なＡ／Ｄ変換器３５のためのサ
ンプリング位相制御情報を得ることができる。
局側，加入者側の両方のタイミング再生回路を搭載して
ディジタル伝送装置用のデバイスを実現する必要はな
く、１つのタイミング再生回路３８を搭載したデバイス
で局側，加入者側の両方に対応できることになる。な
お、この場合も、上述したごとくＡＮＤゲート（ＡＮＤ
１）３９２とＡＮＤゲート（ＡＮＤ３）４０４とで、図
４により前述したＡＮＤゲート（ＡＮＤ２）と同様の動
作が実現されているので、受信シンボル“０”が続いた
ときに累算部４２で同じ値のプリカーソルＣ-1が積分さ
れ続けて、タイミング再生動作が不安定になるという現
象を回避して、常に正確なＡ／Ｄ変換器３５のためのサ
ンプリング位相制御情報を得ることができる。
【００６５】
【発明の効果】以上詳述したように、本発明のタイミン
グ再生回路によれば、受信信号の周波数誤差成分と位相
偏差情報との累積値に基づいてサンプリング位相制御情
報（信号識別用タイミング）を求める（再生する）構成
において、周波数誤差成分の検出が停止された場合に、
位相偏差検出部からの位相偏差情報のみに基づき信号識
別用タイミングを再生するので、受信信号に周波数誤差
成分がない場合でも、安定して信号識別用タイミングを
再生することができ、これにより、回路規模を増大させ
ることなく１つのタイミング再生回路で、受信信号に周
波数誤差成分が有る場合と無い場合（例えば、加入者側
のディジタル伝送装置に使用される場合と局側のディジ
タル伝送装置に使用される場合）の両方に対応すること
ができる利点がある（請求項１）。
グ再生回路によれば、受信信号の周波数誤差成分と位相
偏差情報との累積値に基づいてサンプリング位相制御情
報（信号識別用タイミング）を求める（再生する）構成
において、周波数誤差成分の検出が停止された場合に、
位相偏差検出部からの位相偏差情報のみに基づき信号識
別用タイミングを再生するので、受信信号に周波数誤差
成分がない場合でも、安定して信号識別用タイミングを
再生することができ、これにより、回路規模を増大させ
ることなく１つのタイミング再生回路で、受信信号に周
波数誤差成分が有る場合と無い場合（例えば、加入者側
のディジタル伝送装置に使用される場合と局側のディジ
タル伝送装置に使用される場合）の両方に対応すること
ができる利点がある（請求項１）。
【００６６】また、本発明のタイミング再生回路によれ
ば、受信信号の周波数誤差成分と位相偏差情報との累積
値に基づいてサンプリング位相制御情報（信号識別用タ
イミング）を求める（再生する）構成において、周波数
誤差成分の検出が停止された場合に、位相偏差検出部か
ら選択出力される予め設定された位相偏差情報のみに基
づき、信号識別用タイミングを再生するように構成され
ているので、より安定して信号識別用タイミングを再生
することができ、この場合も、回路規模を増大させるこ
となく１つのタイミング再生回路で、受信信号に周波数
誤差成分が有る場合と無い場合（例えば、加入者側のデ
ィジタル伝送装置に使用される場合と局側のディジタル
伝送装置に使用される場合）の両方に対応することがで
きる利点がある（請求項２）。
ば、受信信号の周波数誤差成分と位相偏差情報との累積
値に基づいてサンプリング位相制御情報（信号識別用タ
イミング）を求める（再生する）構成において、周波数
誤差成分の検出が停止された場合に、位相偏差検出部か
ら選択出力される予め設定された位相偏差情報のみに基
づき、信号識別用タイミングを再生するように構成され
ているので、より安定して信号識別用タイミングを再生
することができ、この場合も、回路規模を増大させるこ
となく１つのタイミング再生回路で、受信信号に周波数
誤差成分が有る場合と無い場合（例えば、加入者側のデ
ィジタル伝送装置に使用される場合と局側のディジタル
伝送装置に使用される場合）の両方に対応することがで
きる利点がある（請求項２）。
【００６７】さらに、本発明のタイミング再生回路によ
れば、受信信号の信号レベルに応じて周波数誤差成分の
検出と位相偏差情報の検出とをともに停止しうる第２の
検出停止回路をそなえるように構成してもよいので、受
信信号の信号レベルによっては不必要な信号識別用タイ
ミングの再生を確実に抑制して、タイミング再生回路の
誤動作を回避することができ、これにより、常に正確な
信号識別用タイミングを再生することができるようにな
る（請求項３）。
れば、受信信号の信号レベルに応じて周波数誤差成分の
検出と位相偏差情報の検出とをともに停止しうる第２の
検出停止回路をそなえるように構成してもよいので、受
信信号の信号レベルによっては不必要な信号識別用タイ
ミングの再生を確実に抑制して、タイミング再生回路の
誤動作を回避することができ、これにより、常に正確な
信号識別用タイミングを再生することができるようにな
る（請求項３）。
【図１】第１の発明の原理ブロック図である。
【図２】第２の発明の原理ブロック図である。
【図３】本発明の第１実施形態としてのタイミング再生
回路が適用されるディジタル伝送装置の受信部の構成の
一例を示すブロック図である。
回路が適用されるディジタル伝送装置の受信部の構成の
一例を示すブロック図である。
【図４】本発明の第１実施形態としてのタイミング再生
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図５】本発明の第２実施形態としてのタイミング再生
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図６】一般的なディジタル伝送装置を用いたディジタ
ル加入者線伝送網の一例を示すブロック図である。
ル加入者線伝送網の一例を示すブロック図である。
【図７】一般的なディジタル伝送装置の受信部の構成の
一例を示すブロック図である。
一例を示すブロック図である。
【図８】一般的な判定帰還型等化器の構成の一例を示す
ブロック図である。
ブロック図である。
【図９】一般的な判定帰還型等化器の動作を説明するた
めの図である。
めの図である。
【図１０】従来の加入者側ディジタル伝送装置の受信部
に一般的に用いられるタイミング再生回路の一例を示す
ブロック図である。
に一般的に用いられるタイミング再生回路の一例を示す
ブロック図である。
【図１１】従来の局側ディジタル伝送装置の受信部に一
般的に用いられるタイミング再生回路の一例を示すブロ
ック図である。
般的に用いられるタイミング再生回路の一例を示すブロ
ック図である。
１ ディジタル伝送装置
２ 識別回路
３ タイミング再生回路
３１ 周波数誤差検出部
３２ 位相偏差検出部
３３ タイミング再生部
３４ 第２の検出停止回路
３５ Ａ／Ｄ変換器
３６ フィード・フォワード型等化器（ＦＦＥ）
３７ 判定帰還型等化器（ＤＦＥ）
３８ タイミング再生回路（ＴＩＭ）
３９ 周波数項生成部（周波数誤差検出部）
４０ 位相項生成部（位相偏差検出部）
４１，３９３，４２２ 加算部
４２ 累算部（タイミング再生部）
４３ ＡＮＤゲート（ＡＮＤ２：第２の検出停止回路）
３１１ 第１の検出停止回路
３２１ 所定位相偏差出力部
３９１，４０１，４２１ 乗算器
３９２ ＡＮＤゲート（ＡＮＤ１：第１の検出停止回
路） ３９４，４２３ 遅延部（Ｚ-1） ４０２ 符号抽出部（所定位相偏差出力部） ４０３ セレクタ（ＳＥＬ） ４０４ ＡＮＤゲート（ＡＮＤ３） ４２４ コンパレータ（ＣＯＭＰ）
路） ３９４，４２３ 遅延部（Ｚ-1） ４０２ 符号抽出部（所定位相偏差出力部） ４０３ セレクタ（ＳＥＬ） ４０４ ＡＮＤゲート（ＡＮＤ３） ４２４ コンパレータ（ＣＯＭＰ）
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大友 尉央
宮城県仙台市青葉区一番町１丁目２番25
号 富士通東北ディジタル・テクノロジ
株式会社内
(56)参考文献 特開 平５−206844（ＪＰ，Ａ)
特開 平５−41703（ＪＰ，Ａ)
特開 平５−83241（ＪＰ，Ａ)
特開 平４−262639（ＪＰ，Ａ)
特開 昭61−224530（ＪＰ，Ａ)
特開 平４−157836（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/00
H04B 3/06
H04L 25/03
Claims (3)
- 【請求項１】 受信信号を所定の識別レベルで識別する
識別回路をそなえたディジタル伝送装置に用いられるタ
イミング再生回路であって、 該受信信号の周波数誤差成分を検出する周波数誤差検出
部と、 該受信信号の位相の進み，遅れを示す位相偏差情報を検
出する位相偏差検出部と、 該周波数誤差検出部からの該周波数誤差成分と該位相偏
差検出部からの該位相偏差情報との累積値に基づいて該
識別回路のための信号識別用タイミングを再生するタイ
ミング再生部とをそなえ、 該周波数誤差検出部が、該受信信号に該周波数誤差成分
が無い場合に該周波数誤差成分の検出を停止しうる第１
の検出停止回路をそなえるとともに、 該タイミング再生部が、該第１の検出停止回路により該
周波数誤差検出部での該周波数誤差成分の検出が停止さ
れた場合に、該位相偏差検出部からの該位相偏差情報の
みに基づき該信号識別用タイミングを再生するように構
成されていることを特徴とする、タイミング再生回路。 - 【請求項２】 受信信号を所定の識別レベルで識別する
識別回路をそなえたディジタル伝送装置に用いられるタ
イミング再生回路であって、 該受信信号の周波数誤差成分を検出する周波数誤差検出
部と、 該受信信号の位相の進み，遅れを示す位相偏差情報を検
出する位相偏差検出部と、 該周波数誤差検出部からの該周波数誤差成分と該位相偏
差検出部からの該位相偏差情報との累積値に基づいて該
識別回路のための信号識別用タイミングを再生するタイ
ミング再生部とをそなえ、 該周波数誤差検出部が、該受信信号に該周波数誤差成分
が無い場合に該周波数誤差成分の検出を停止しうる第１
の検出停止回路をそなえ、 該位相偏差検出部が、該受信信号の該位相偏差情報の符
号に応じて予め設定された位相偏差情報を出力する所定
位相偏差出力部と、該受信信号に該周波数誤差成分が無
い場合に、該受信信号の該位相偏差情報と該所定位相偏
差出力部からの上記予め設定された位相偏差情報のうち
当該予め設定された位相偏差情報を選択 出力するセレク
タとをそなえて構成されるとともに、 該タイミング再生部が、該第１の検出停止回路により該
周波数誤差検出部での該周波数誤差成分の検出が停止さ
れた場合に、該位相偏差検出部の該セレクタから選択出
力される上記予め設定された位相偏差情報のみに基づ
き、該信号識別用タイミングを再生するように構成され
ていることを特徴とする、タイミング再生回路。 - 【請求項３】 該受信信号の信号レベルに応じて該周波
数誤差検出部での該周波数誤差成分の検出と該位相偏差
検出部での該位相偏差情報の検出とをともに停止しうる
第２の検出停止回路をそなえていることを特徴とする請
求項１または請求項２に記載のタイミング再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19783195A JP3365593B2 (ja) | 1995-08-02 | 1995-08-02 | タイミング再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19783195A JP3365593B2 (ja) | 1995-08-02 | 1995-08-02 | タイミング再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951329A JPH0951329A (ja) | 1997-02-18 |
| JP3365593B2 true JP3365593B2 (ja) | 2003-01-14 |
Family
ID=16381075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19783195A Expired - Fee Related JP3365593B2 (ja) | 1995-08-02 | 1995-08-02 | タイミング再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3365593B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000013343A (ja) * | 1998-04-08 | 2000-01-14 | Fujitsu Ltd | 加入者線用伝送方法 |
| JP5363967B2 (ja) * | 2009-12-22 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 |
-
1995
- 1995-08-02 JP JP19783195A patent/JP3365593B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0951329A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369668A (en) | Fast response matched filter receiver with decision feedback equalizer | |
| EP1155541B1 (en) | Erasure based instantaneous loop control in a data receiver | |
| US20070286315A1 (en) | Digital signal processor, receiver, corrector and methods for the same | |
| JPH1186445A (ja) | 同期／非同期データ検出装置 | |
| US7606301B2 (en) | Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization | |
| JPH035683B2 (ja) | ||
| US11831747B2 (en) | Systems and methods for timing recovery with bandwidth extension | |
| CA2076710C (en) | Channel impulse response estimator for a system having a rapidly fluctuating channel characteristic | |
| US6807229B1 (en) | Decision feedback equalizer and method for updating tap coefficients thereof | |
| JP3428376B2 (ja) | 自動等化システム | |
| JPH0681167B2 (ja) | ディジタル無線通信用の受信装置 | |
| US20050084046A1 (en) | Timing recovery circuit and timing recovery method | |
| US7924962B2 (en) | Clock regeneration circuit technical field | |
| JPH0575498A (ja) | 判定帰還形自動等化器 | |
| TWI777285B (zh) | 時鐘及資料恢復電路及具有其的接收裝置 | |
| JP3898415B2 (ja) | 自動等化回路 | |
| JP3365593B2 (ja) | タイミング再生回路 | |
| JP2611557B2 (ja) | 判定帰還形自動等化器 | |
| US20020027952A1 (en) | Method for automatic equalization for use in demodulating a digital multilevel modulation signal and automatic equalization circuit and receiver circuit using the method | |
| JP2014033347A (ja) | アダプティブイコライザ、イコライザ調整方法、それを用いた半導体装置および情報ネットワーク装置 | |
| JP3070569B2 (ja) | 自動等化器及びこれに用いるサンプリングクロック生成方法並びに記録媒体 | |
| US8259883B2 (en) | Timing recovery circuit and method thereof | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| KR100206810B1 (ko) | 심볼상호간섭 및 고스트 제거가능한 등화기 및 그의 고스트 위치 판별방법 | |
| JP3060884B2 (ja) | 自動等化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| LAPS | Cancellation because of no payment of annual fees |