JP3898415B2 - 自動等化回路 - Google Patents
自動等化回路 Download PDFInfo
- Publication number
- JP3898415B2 JP3898415B2 JP2000094670A JP2000094670A JP3898415B2 JP 3898415 B2 JP3898415 B2 JP 3898415B2 JP 2000094670 A JP2000094670 A JP 2000094670A JP 2000094670 A JP2000094670 A JP 2000094670A JP 3898415 B2 JP3898415 B2 JP 3898415B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- training signal
- equalization
- automatic equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03477—Tapped delay lines not time-recursive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03745—Timing of adaptation
- H04L2025/03764—Timing of adaptation only during predefined intervals
- H04L2025/0377—Timing of adaptation only during predefined intervals during the reception of training signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多値デジタル変調信号の復調回路における等化回路に係り、特に、トレーニング信号により等化特性を自動的に設定する方式の自動等化回路に関する。
【０００２】
【従来の技術】
多値デジタル変調方式による信号伝送システムも含めて、どのような伝送系でも、波形歪みやエコーなどは少ないに越したことはなく、このため、従来から、多値デジタル変調方式の復調回路に自動等化器を適用した例が知られているが、このような多値デジタル変調方式の従来技術による復調回路における自動等化回路の一例について、図５のブロック図により説明する。
【０００３】
この図５に示した自動等化回路では、まず受信された搬送波周波数ｆの変調波信号は、アナログＢＰＦ(帯域ろ波器)１に入力され、ここで帯域制限された上でＡＧＣ(自動利得制御部)２により、受信されたときのレベルにかかわらず、一定のレベルにされてからＡ／Ｄコンバータ(アナログ−デジタル変換器)３に入力され、デジタル化されて受信電力計算部４と乗算器５Ａ、５Ｂに供給される。
【０００４】
そして、受信電力計算部４では、Ａ／Ｄコンバータ３から出力されるデジタル信号に基づいて、受信された信号のレベルが計算され、それがＡＧＣ２の制御入力にフィードバックされ、この結果、Ａ／Ｄコンバータ３には、結果的に一定レベルにされたデジタル信号が入力されるようになる。
【０００５】
乗算器５Ａ、５Ｂに入力されたデジタル信号は、ここで正弦波発生器７から供給されている周波数ｆの搬送波信号と夫々乗算され、同相成分(Ｉ成分)と直交成分(Ｑ成分)が取り出される。
このとき、乗算器５Ａには、正弦波発生器７から直接搬送波信号が供給されるが、乗算器５Ｂには位相シフト器６を介してπ／２位相シフトされた搬送波信号が供給され、直交復調される。
【０００６】
ここで乗算器５Ａに入力される正弦波信号は、ｃｏｓ(ωt)として表わし、乗算器５Ｂに入力される正弦波信号は、ｓｉｎ(ωt)として表わす。
なお、ω＝２πｆである。
乗算器５Ａ、５Ｂから出力された同相成分(Ｉ成分)と直交成分(Ｑ成分)は、夫々ロールオフフィルタ８Ａ、８Ｂにより波形整形され、出力信号Ｉｒ、Ｑｒとして取り出されて自動等化器９に供給される。
【０００７】
そして、この自動等化器９により等化されたデータ信号Ｉa、Ｑa が識別器１０に入力され、ここで送信側で送った送信点を識別し、この識別結果がデータ信号Ｉd、Ｑd として出力され、これらがＰ／Ｓ変換器(並列／直列変換器)１１により直列信号に変換され、復調された受信データが得られることになる。
【０００８】
ここで、自動等化器９は、伝送路での伝送信号に与えられてしまう波形歪みやエコーなどの影響を除去するために受信した信号を等化する働きをするものであるが、このためには、自動等化器９に予め所定の等化特性を設定しておく必要がある。
【０００９】
ここで、この自動等化器９としては同相成分と直交成分とからなる複素数で演算を行なう構成によるものが一般的であり、その一例を図６により説明する。
この図６に示した自動等化器９は、２個の加算器１８Ａ、１８Ｂと、４個のトランスバーサルフィルタ１９Ａ〜１９Ｄで構成されたもので、入力と出力の関係は、次のようになっている。
【００１０】
いま、各トランスバーサルフィルタ１９Ａ〜１９Ｄのタップ係数をそれぞれ図のようにＣi 、Ｃq とする。さらに、Ｉr、Ｑr の値をそれぞれＩr、Ｑr と表わすこととすると、信号複素数で表わした入力信号の値(Ｉr＋ｊ・Ｑr)と伝達特性Ｃi、Ｃq の関係は、次の式で表わせる。
【００１１】
よって、出力信号Ｉa 、Ｑa の値は、入力信号Ｉr、Ｑr と伝達特性Ｃi、Ｃq により次式で表わせ、従って、伝達特性Ｃi、Ｃq を変えることにより、入力信号Ｉr 、Ｑr に対する出力信号Ｉa、Ｑa の特性、つまり等化特性を変えることができる。
【００１２】
Ｉa＝Ｉr・Ｃi−Ｑr・Ｃq
Ｑa＝Ｉr・Ｃq＋Ｑr・Ｃi
ここで、自動等化器９の各トランスバーサルフィルタ１９Ａ〜１９Ｄは、何れも、図７に示すように、(Ｎ−１)個の遅延素子１９１と、Ｎ個の乗算器１９２、それに総和器１９３からなる一般的なもので、その伝達特性Ｃi、Ｃq は、各乗算器１９２に設定される係数Ｃ１〜ＣＮにより設定されるが、これらの係数はタップ係数と呼ばれており、自動等化器９は、これらのタップ係数の更新により等化特性が設定されるようになっている。
【００１３】
そこで、この等化特性の設定は、次のようにして行われる。
すなわち、所定のフォーマットのトレーニング信号と呼ばれる信号を基準の信号として設定しておき、本来のデータ信号の伝送開始に先立って、まず、このトレーニング信号が送信側から受信側に送信されるようにし、これにより上記した等化特性の設定を行い、設定完了後、本来のデータ信号の伝送処理に移行するのである。
【００１４】
このとき、受信側では、受信されたトレーニング信号を、トレーニング信号発生器１４から発生されているトレーニング信号と比較し、その差を誤差としてこの誤差に応じて自動等化器９の等化特性を変えて行き、その誤差が最も小さくなったとされたところで、その等化特性を自動等化器９に設定するようになっている。
【００１５】
このため、図５に示すようにトレーニング信号同期検出器１２とスイッチ回路１５Ａ、１５Ｂ、それに加算器１６Ａ、１６Ｂを設け、トレーニング信号が受信され、それがトレーニング信号同期検出器１２で検出されたらスイッチ回路１５Ａ、１５Ｂを接点ｂ側に切換えると共に、タップ係数更新器１３に検出信号を供給し、上に述べたような等化特性を変えていくことを開始するようにしてある。
【００１６】
この結果、送信側から送信されたトレーニング信号が受信側で検出されている間は、自動等化器９の出力信号Ｉa 、Ｑa が加算器１６Ａ、１６Ｂに供給されるが、このとき加算器１６Ａ、１６Ｂの減算入力には、送信側で発生されているトレーニング信号のフォーマットと同じフォーマットのトレーニング信号Ｉt 、Ｑt がトレーニング信号発生器１４から供給されている。
【００１７】
そこで、これらの加算器１６Ａ、１６Ｂの出力には、自動等化器９の出力Ｉa、Ｑa と、基準トレーニング信号Ｉt、Ｑt の夫々の差である等化誤差信号Ｅi 、Ｅq が取り出される。これにより、タップ係数更新器１３は、これら加算器１６Ａ、１６Ｂの出力信号を等化誤差信号Ｅi 、Ｅq として入力し、所定の最小誤差法による等化処理アルゴリズムに従って自動等化器９のタップ係数を更新する。
【００１８】
このタップ係数は、上述の図７に示されているＮ個の乗算器１９２に与えられている係数Ｃ１〜ＣＮのことで、これらの各タップ係数Ｃ１〜ＣＮを以下に示す式に従って、等化誤差値Ｅが最小になるように更新して行くことにより、必要な等化が与えられた出力信号Ｉa 、Ｑa が得られることになる。
【００１９】
ここで、ｊは複素数の虚数部を表わす。
【００２０】
なお、この等化特性設定のアルゴリズムの詳細については、例えば次の文献に開示されている。
電子通信学会編、宮川 洋 外著
『デジタル信号処理』
昭和５０年１１月、ｐｐ２３１〜２４３
タップ係数更新器１３によるタップ係数値の更新処理は１／変調速度の周期で実施され、この所定の周期毎に繰り返され、この結果、等化誤差Ｅi、Ｅq は逐次減少して零に近づいていく。
【００２１】
従って、等化誤差Ｅi、Ｅq が充分に小さな値になったら、伝送路の状態によって発生することがある波形歪み等の影響をなくすようにするため、受信側で受信された信号が自動等化器９により等化され、誤りのないデータの再生が可能になっている状態が得られたことになり、最適な等化特性の設定が得られることになる。
【００２２】
ところで、このようにして受信側での等化特性の設定が得られたら、ここでスイッチ回路１５Ａ、１５Ｂを接点ａ側に戻し、本来のデータの伝送動作に移行するのであるが、このとき、送信側では、受信側で等化特性の設定が終わった時点を知る術がない。
【００２３】
そこで、従来は、受信側でのトレーニング信号による等化特性の設定にかかる時間を見込んで、予めトレーニング信号の送出時間を決めておき、この時間が経過したら、その時点でトレーニング信号の送信を止め、本来のデータの伝送動作に移行するようにしていた。
【００２４】
そして、このようにしてトレーニング信号が途切れると、これが受信側のトレーニング信号同期検出器１２により検出され、この時点でスイッチ回路１５Ａ、１５Ｂを接点ａ側に切換える。
従って、この後は、データ信号Ｉa 、Ｑa が識別器１０に入力されるようになり、この結果、Ｐ／Ｓ変換器１１から直列データ信号が出力されるという通常のデータ伝送動作に移行することになる。
【００２５】
ところで、このようにして、自動等化器９の等化特性の設定を終え、データ伝送処理に移行した後で、データ信号が受信されている状態のとき、例えば位相ヒットや振幅ヒット、瞬断などが発生し、伝送路の状態が急変したとすると、自動等化器９では等化状態でなくなり、いわゆる発散状態になってしまうことがある。
【００２６】
この場合、トレーニング信号を用いないでデータ信号によって自動等化器９を等化状態にすることは難しく、たとえ何らかの方法により等化状態にすることができたとしても、それまでには非常に長い時間がかかってしまう。
【００２７】
ここで、データの伝送に代えて、送信側からトレーニング信号を送信してやれば、短時間で再び受信側の自動等化器９を等化状態にすることができるが、このためには、受信側で自動等化器９の発散状態が生じたことを送信側で検出する必要がある。
【００２８】
このとき、データの伝送が双方向に行なわれている場合には、この自動等化器９が発散状態となったことも、その双方向データ伝送に関わる何らかの方法により受信側から送信側に伝送できるかも知れないが、データ伝送が片方向の場合には、これも不可能である。
【００２９】
そこで、従来技術では、図８に示すように、受信側での自動等化器の等化状態とは無関係に、トレーニング信号ＤＴを常時、所定の周期で、本来のデータ信号ＤＡと交互に送信し、受信側では、トレーニング信号ＤＴが受信されたら、たとえ自動等化器が発散していなくても、このトレーニング信号ＤＴによる自動等化器の等化設定処理が実行されるようにしていた。
【００３０】
自動等化器に発散が発生したときは、受信側では正しいデータの再生ができなくなるので、ビット誤りとなってしまう。
しかし、データ信号伝送中、自動等化器に発散が生じたとしても、所定期間後にはトレーニング信号が必ず送信されるので、周期毎に送られてくる次のトレーニング信号が受信された時点で等化処理が実行され、再び等化状態に復旧することができる。
【００３１】
従って、この従来技術によれば、たとえ自動等化器が発散状態になったとしても、データ信号の伝送にビット誤りが生じるのは、次にトレーニング信号が受信され、再び等化状態になるまでの期間に限定され、トレーニング信号が受信されて、等化状態になった後は、また誤りのない正しいデータ信号を再生することができる。
【００３２】
【発明が解決しようとする課題】
上記従来技術は、トレーニング信号の伝送に伴う伝送効率の低下に配慮がされておらず、データ伝送誤りと伝送効率が、トレーニング信号の伝送頻度によっては、一方を抑えると他方が増すという、いわゆるトレードオフ関係になってしまうという問題があった。
【００３３】
図８で説明したように、従来技術では、データ信号ＤＡの送信に際して、それの送信を期間Ｙ毎に区切り、その間にトレーニング信号ＤＴが挿入されるが、ここで、トレーニング信号ＤＴが送信されている期間Ｘは、本来伝送すべきデータ信号ＤＡは送信できないので、トレーニング信号ＤＴが送信された分、データ伝送効率は低下してしまう。
【００３４】
いま、図８に示すように、期間Ｙでの１回当りのデータ信号ＤＡの送信時間をｔd 、期間Ｘでの１回当りのトレーニング信号の送信時間ｔt とすると、トレーニング信号ＤＴの送信周期は(ｔd＋ｔt)となり、伝送効率はｔd ／(ｔd＋ｔt)となるので、このデータ信号の伝送効率を上げるには、１回当りのトレーニング信号の送信時間ｔt をなるべく短くし、トレーニング信号の送信周期(ｔd＋ｔt)はなるべく長くなるようにする必要がある。
【００３５】
ここで、１回当りのトレーニング信号の送信時間を短くするには、等化アルゴリズムの選択と自動等化器のタップ数に依存するが、データ信号伝送のビットレートが高く、伝送速度が速い場合には、等化アルゴリズムと併せて、それの実現に使用するハードウェアの動作速度が無視できなくなる。
【００３６】
つまり、或る等化アルゴリズムによれば、理論的には短いトレーニング信号での等化が可能であったとしても、それを実現するためのハードウェアの動作速度がトレーニング信号の長さに比較して遅い場合には、１回当りのトレーニング信号を短くすることは不可能で、ハードウェアの動作速度に合わせた長さのトレーニング信号としなければならない。
【００３７】
例えば、変調速度が１３.５Ｍbaud のシステムで、複素数形自動等化器のタップ数が３０タップで、等化アルゴリズムとして最小誤差を用いた場合、等化状態になるまでに、およそ１ｍsec〜１０ｍsec の処理時間が必要である。
【００３８】
しかしながら、トレーニングにこれだけの時間が必要であるとすると、実際にデータを伝送する期間をトレーニング時間の少なくとも１０倍にするようにし、データ伝送効率が極端に低下しないようにする。できれば５０倍〜１００倍以上にすることが理想的である。
【００３９】
ここで、例えばデータ伝送時間ｔd をトレーニング伝送時間ｔt の５０倍にしたとすれば、伝送効率は９８％(４９÷５０＝０.９８)になり、トレーニング信号ＤＴの伝送による効率低下はかなり少なくて済む。
【００４０】
ところが、このデータ伝送時間ｔd は、あまり長く取ると、データ受信中に自動等化器の発散が発生した場合、次のトレーニング信号を受信するまでの時間が長くなってしまい、受信側でのビットエラーが長い間続き、データ伝送誤りが多くなってしまう。
【００４１】
例えば、上記のように、トレーニング伝送時間ｔt が、最小でも１ｍsec 必要であるとすると、この場合は、データ伝送時間ｔd は、最小でも５０ｍsec とかなり長くなってしまい、もしもエラーがデータ伝送期間ｔd のほとんどを占めてしまうと、長いビットエラー期間になってしまう。
【００４２】
従って、従来技術では、データ伝送誤りと伝送効率がトレードオフ関係になってしまい、データ伝送誤りを抑え、且つ、伝送効率を上げる点に問題を生じてしまうのである。
本発明の目的は、データ伝送誤りを抑えながら充分に伝送効率の向上が図れるようにした多値デジタル信号復調回路を提供することにある。
【００４３】
【課題を解決するための手段】
上記目的を達成するため、本発明は、データ信号と自動等化器用のトレーニング信号を交互に受信し、受信されたトレーニング信号に基づいて、データ信号の復調に必要な等化特性をデータ再生用の自動等化器に逐次設定する方式の自動等化回路において、前記トレーニング信号が受信されている期間に当該トレーニング信号を格納し、当該格納されたトレーニング信号を所定の時点で読出すメモリと、前記データ再生用の自動等化器と別に前記メモリから読出したトレーニング信号を用いて等化特性の設定のためのタップ係数の更新処理を行い、当該更新処理により更新されたタップ係数を、前記データ信号の次のデータ信号が始まるときまでに前記データ再生用の自動等化器に設定する等化トレーニング用の自動等化器とを設け、前記データ再生用の自動等化器の等化特性が当該更新されたタップ係数により更新されて行くようにしたものである。
【００４４】
このとき、更に、前記データ再生用の自動等化器の入力に、トレーニング信号とデータ信号の１回分の伝送に要する時間と同じ遅延時間を有する遅延回路が設けられるようにしてもよい。
【００４５】
この結果、本発明によれぱ、自動等化器のタップ更新処理に時間がかかることを前提にした上で、データ伝送効率を下げず、また、自動等化器が発散しても、復旧するまでの時間が短くでき、受信側でのビットエラーが少なくできることになる。
【００４６】
つまり、トレーニング信号の時間を自動等化のタップ更新に必要な時間とは無関係に、等化アルゴリズムで必要とするトレーニング信号データ量を送ることができる長さとし、その時間をより短くすることで、データ伝送期間の時間を伝送効率のより高い長さに設定するものである。
【００４７】
具体的には、受信したトレーニング信号を一旦メモリに格納し、データを再生するためのデータ再生用の自動等化器とは別に等化トレーニング用の自動等化器を備え、メモリに格納された情報を用いて等化トレーニング用の自動等化器のタップ係数の更新処理を行ない、データを受信するのと並行して、この更新処理を行なうので、データも受信可能となる。
【００４８】
そして、次のトレーニング信号が受信されたとき、等化トレーニング用の自動等化器で等化状態となった各タップ係数値をデータ再生用の自動等化器のタップにそれぞれ書き込みを行なう。
そうすることにより、１周期遅れではあるが、自動等化器のタップ係数は適応的に更新されていくことになる。
【００４９】
そうすることにより、データ伝送効率が下がらず、しかも受信側の自動等化器の発散からの復旧が早くなり、ビットエラーが発生している期間を短くすることができる。
また、適応的にタップ更新が行われるので、伝送路の特性の時間的な変化に対しても追従することができ、常に等化状態を保ちながら正しくデータの伝送を行なうことが可能となる。
【００５０】
【発明の実施の形態】
以下、本発明による自動等化回路について、図示の実施の形態により、詳細に説明する。
図１は、本発明の一実施形態で、ここで、アナログＢＰＦ１からＰ／Ｓ変換器１１までの構成は、図５で説明した従来技術による自動等化回路と同じである。
【００５１】
そして、アナログＢＰＦ１に入力された搬送波周波数ｆの変調波信号が、Ｐ／Ｓ変換器１１から復調された受信データ信号として得られ、このとき更にトレーニング信号同期検出器１２とタップ係数更新器１３、それにトレーニング信号発生回路１４を備え、これにより、結果的に自動等化器９の等化特性が設定され、正しい受信データが復調されるように構成されている点も同じである。
【００５２】
従って、まず、この図１の実施形態が、図５の従来技術と異なる点は、ロールオフフィルタ８Ａ、８Ｂの出力にトレーニング信号が現れたら、それを一旦、メモリ２１、２２に記憶させるように構成した点にある。
そして、このため、スイッチ回路２０Ａ、２０Ｂが設けてある。
【００５３】
次に、この図１の実施形態が、図５の従来技術と異なる点は、自動等化器９とは別に、更に等化トレーニング用として、本来のデータ再生用の自動等化器９と全く同じ構成の自動等化器２３が設けてある点にある。
【００５４】
そして、まず、この自動等化器２３に、所定の時点で、メモリ２１、２２から読出したトレーニング信号を入力し、タップ係数更新器１３を動作させ、所定の等化状態が得られるまで、自動等化器２３のタップを更新して行くようにする。
【００５５】
こうして自動等化器２３によりトレーニング処理を行った結果、タップが更新され、所定の等化状態が得られたら、その後、このタップ更新結果を自動等化器９に与え、この時点で始めて自動等化器９のタップが設定され、等化状態が得られるようにしてある。
【００５６】
このため、一方ではスイッチ回路２４Ａ、２４Ｂを設け、これによりトレーニング信号が受信されているときは、自動等化器９の出力信号Ｉa 、Ｑa が識別器１０の入力から切り離されるように構成し、他方ではスイッチ２５を設け、これにより所定の時点で、自動等化器２３に設定されたタップ設定結果が自動等化器９に与えられるように構成してある。
【００５７】
従って、スイッチ回路２０Ａ、２０Ｂは、トレーニング信号同期検出器１２により、トレーニング信号が検出されている期間だけ閉じるように制御され、スイッチ回路２４Ａ、２４Ｂは、反転回路２６の存在により、スイッチ回路２０Ａ、２０Ｂとは反対に、トレーニング信号が検出されている期間だけ開くように制御される。なお、スイッチ回路２５の動作タイミングについては後述する。
【００５８】
次に、この図１の実施形態の動作について、図２のタイミング図により説明する。
まず、この実施形態による自動等化回路の適用に際しては、上記した従来技術と同じく、送信側では、図８に示すように、トレーニング信号ＤＴとデータ信号ＤＡを、期間ｔt と期間ｔd 毎に交互に周期的に送信するようにしてある。
【００５９】
従って、データ伝送動作が開始されると、図１の自動等化回路では、図２(a)に示すように、トレーニング信号ＤＴとデータ信号ＤＡが交互に受信される。
ここで、期間Ｘはトレーニング信号ＤＴが送信されている期間を表わし、期間Ｙはデータ信号ＤＡが送信されている期間を表わす。
【００６０】
そこで、トレーニング信号同期検出器１２は、図２(a)の受信信号に応じて動作し、図２(e)に示すように、トレーニング信号ＤＴが検出されているときＯＮ(オン)になり、データ信号ＤＡが検出されているときはＯＦＦ(オフ)になる制御信号Ｓ１と、図２(f)に示すように、この制御信号Ｓ１がＯＮからＯＦＦになる時点でパルス状にＯＮになる制御信号Ｓ２を発生するように構成されている。
【００６１】
従って、各スイッチ回路の動作タイミングは、夫々図２の(e)、(f)、(g)に示す通りになる。
なお、ここでは、理解を容易にするため、図示の時刻ｔ0 で信号の送信が開始され、復調動作が開始されたものとして説明する。
【００６２】
まず、時刻ｔ0 では、図２(e)に示すように、スイッチ回路２０Ａ、２０ＢがＯＮにされる。
この結果、トレーニング信号ＤＴが受信されている期間Ｘでは、ロールオフフィルタ８Ａ、８Ｂの出力信号Ｉr 、Ｑr はメモリ２１、２２に供給され、従ってこれらのメモリ２１、２２には、時刻ｔ0 からトレーニング信号ＤＴが格納されて行く。
【００６３】
このときトレーニング信号同期検出器１２は、ロールオフフィルタ８Ａ、８Ｂの出力信号Ｉr、Ｑr を入力し、トレーニング信号ＤＴが受信されている間、このトレーニング信号ＤＴと同期してロールオフフィルタ８Ａ、８Ｂの出力信号Ｉr 、Ｑr が、図２(b)に示すように、メモリ２１、２２に格納されるようにする。
【００６４】
一方、このとき、自動等化器９の出力信号Ｉa 、Ｑa は、スイッチ回路２４Ａ、２４Ｂが、図２(g)に示すように、ＯＦＦされているので、識別器１０には入力されない。
【００６５】
次に、この期間Ｘに続く次のデータ信号ＤＡが受信されている期間Ｙでは、まず、図示の時刻ｔ1 からタップ係数更新器１３が動作を開始し、図２(c)に示すように、期間ｔs においてメモリ２１、２２から読出したデータ信号Ｉr'、Ｑr'により、上記した従来技術のときと異なりタップ更新処理が期間ＤＴの長さに係りなく行える様にして、自動等化器２３によるトレーニング処理が実行される。
【００６６】
そして、このときメモリ２１、２２から読出したトレーニング信号ＤＴのデータ信号Ｉr'、Ｑr'による自動等化器２３の出力信号Ｉa'、Ｑa'と、トレーニング信号発生器１４から供給されている基準のトレーニング信号Ｉt 、Ｑt との差を最小にするタップが得られるまで、タップ係数更新器１３によるタップの更新が実行され、処理時間ｔs が経過した時点で上記した差が最小になり、タップの更新処理が終了する。
【００６７】
また、この期間Ｙでは、図２(g)に示すように、スイッチ回路２４Ａ、２４ＢがＯＮされるので、自動等化器９の出力信号Ｉa 、Ｑa はそのまま識別器１０に入力され、この結果、時刻ｔ1 からのデータ信号ＤＡを復調したデータがＰ／Ｓ変換器１１から出力されていることになる。
【００６８】
そして、時刻ｔ3 、すなわち時刻ｔ2 からのトレーニング信号ＤＴの送信が終わり、次の期間Ｙが始まる直前で、再び図２(f)に示すように、スイッチ回路２５が短時間閉じられるが、この時刻ｔ3 では、図２(c)に示すように、自動等化器２３によるタップの更新が済んでいる。
【００６９】
そのときスイッチ回路２５を介して、このタップの更新結果が自動等化器９に設定され、この結果、以後、自動等化器９による正しい等化を受けたデータ信号ＤＡが復調され、Ｐ／Ｓ変換器１１から出力されることになる。
そして、時刻ｔ3 以後は、再び上記した時刻ｔ1 から時刻ｔ3 までの動作を繰り返す。
【００７０】
従って、この図１の復調回路では、データの送信が開始され、データが受信された後、そこに含まれてトレーニング信号ＤＴが２回、受信された時点で自動等化器９は正しい等化状態にされ、以後、トレーニング信号ＤＴが現れる毎に、１回前のトレーニング信号ＤＴによる自動等化器２３のタップの更新が行われ、このタップ更新結果が、次のトレーニング信号ＤＴが現れる毎に、自動等化器９に与えられ、タップ更新されるという動作が繰り返されることになる。
【００７１】
この結果、この実施形態によれば、データ伝送中、たとえ自動等化器９が発散状態になったとしても、データ伝送にビット誤りが生じてしまうのは、次にトレーニング信号ＤＴが受信されるまでの期間に限定され、トレーニング信号が受信された後は、再び誤りのない正しいデータを再生することができる。
【００７２】
ところで、この復調回路の場合、図２から明らかなように、タップ係数更新器１３によるタップ係数の更新処理時間ｔs は、トレーニング信号ＤＴの送信期間ｔt 内に限られるのではなくて、それよりも長くでき、最大では、データ信号ＤＡの送信期間ｔd を越え、これらの期間の和(ｔt＋ｔd)に近い長さになっても良いことが判る。
【００７３】
そこで、メモリ２１、２２から、そこに記憶しておいたトレーニング信号ＤＴをデータ信号Ｉr'、Ｑr'として読出すとき、その読出速度をタップ係数更新器１３によるタップ係数の更新処理速度に合わせて読出してやれば、タップ係数更新器１３によるタップ係数の更新処理速度が遅くて、トレーニング信号ＤＴの送信期間ｔt の間における処理量ではタップが更新できない場合でも、問題無く、充分に対応できることになる。
【００７４】
つまり、この場合、更新処理時間ｔs が長くても、それには関係なくトレーニング信号ＤＴの期間ｔt を、等化アルゴリズムに依存するが、短くできることになり、この結果、データ信号ＤＡの送信期間ｔd に比べトレーニング信号ＤＴの送信期間ｔt をより短くすることができる。
【００７５】
この結果、この実施形態によれば、タップ係数更新器１３によるタップ係数の更新処理速度に限定されることなく、トレーニング信号ＤＴの送信期間ｔt をデータの変調速度に応じて充分に短縮させることができ、データ伝送誤りの増加を伴うことなく、伝送効率を充分に向上させることができる。
【００７６】
ここで、上記実施形態におけるデータ伝送誤りと伝送効率について、具体的に説明する。
まず、ここで、データの変調速度が１３.５Ｍbaud で、トレーニング信号には２５６シンボルを割り当て、データ信号には１８９４４シンボルを割り当てたとする。
そうすると、この場合、
ｔt ＝２５６／１３.５Ｍbaud＝１８．９６μsec
ｔd ＝１８９４４／１３.５Ｍbaud＝１４０３μsec
となる。
【００７７】
そうすると、この場合、データ伝送効率ηは、
となるので、ほとんど１００％に近い、極めて高いデータ伝送効率を得ることができる。
【００７８】
また、自動等化器に発散が発生して全てのデータが正しく伝送できなかった場合、データの誤りが継続してしまう期間は、データ信号に割り当てた期間と同じになる。
そうすると、この場合、データ誤りが継続してしまう期間は、最大でも１.４ｍsec (≒１４０３μsec)となり、充分に短い期間に抑えることができる。
【００７９】
一方、従来技術の場合は、上記したように、トレーニング信号の継続期間として１〜１０ｍsec 必要であるから、いま、これを５ｍsec と仮定したとすると、データ伝送効率ηを同じにするには、１回当りのデータ伝送期間を３７０ｍsec (＝５ｍsec×(１８９４４÷２５６))にしなければならない。
そうすると、すべてのデータが正しく伝送できなかった場合、従来技術では、データ誤りは３７０ｍsec もの長い時間にわたり継続してしまうことになる。
【００８０】
しかして、このときデータ誤りが生じてしまう期間を、上記本発明の実施形態と同じにするためには、データ伝送期間を１.４ｍsec にしなければならないが、そうすると、トレーニング信号期間が上記したように５ｍsec なので、データ伝送効率は、２１.９％(＝１４÷(５＋１.４))と極端に低下してしまう。
【００８１】
従って、本発明の実施形態によれば、データ伝送誤りの増加を抑え、且つ、伝送効率は充分に向上できることになる。
また、このとき、本発明の実施形態では、１.４ｍsec 毎にトレーニング信号を繰り返し伝送するので、伝送路の特性の変化に対しても充分に追従することができ、従って、精度のよい等化特性を常に容易に保つことができる。
【００８２】
次に、本発明の他の実施形態について、図３により説明する。
この図３の実施形態は、図示のように、各ロールオフフィルタ８Ａ、８Ｂと、自動等化器９の間に、夫々遅延回路２７Ａ、２７Ｂを挿入したもので、その他の構成は、図１の実施形態と同じである。
【００８３】
遅延回路２７Ａ、２７Ｂは夫々所定の遅延時間τを有し、ロールオフフィルタ８Ａ、８の出力信号Ｉｒ、Ｑｒに、この所定の遅延時間τを与え、遅延出力信号ＩｒＤ、ＱｒＤとして自動等化器９に供給する働きをする。
ここで、この所定の遅延時間τは、１フレーム分のデータ信号の伝送に要する時間、つまりトレーニング信号ＤＴとデータ信号ＤＡの１回分の伝送時間、すなわちτ＝ｔt＋ｔd 時間(図８参照)に設定してある。
【００８４】
次に、この図３の実施形態の動作について、図４のタイミング図により説明する。
ここで、この図４のタイミング図は、図２のタイミング図に、図(h)として、遅延回路２７Ａ、２７Ｂの出力信号Ｉｒ、Ｑｒのタイミング図を付加したものであり、その他の図形は同じである。
【００８５】
そして、更に説明のため、同図(a)に示してあるトレーニング信号ＤＴとデータ信号ＤＡに番号０、１、２、……、が付してあり、これに対応して、同図(h)でのトレーニング信号ＤＴとデータ信号ＤＡにも番号０、１、２、……、が付してあり、図(a)と図(h)で、同じ番号の信号が対応していることを表している。
【００８６】
いま、ここで、図２(a)の時刻ｔ０で、ロールオフフィルタ８Ａ、８Ｂから出力されたトレーニング信号がＤＴ１であったとすると、このトレーニング信号ＤＴ１が、同図(b)に示すようにしてメモリ２１、２２に取込まれ、これにより自動等化器２３による等化引き込み処理、すなわち、タップ更新が、図(c)に示すように実行され、こうして得られたタップ係数値が、図(d)に示すように、時刻ｔ３でスイッチ回路２５を経由して自動等化器９に書き込まれる。
【００８７】
ところが、自動等化器９に対しては、ロールオフフィルタ８Ａ、８Ｂの出力信号Ｉｒ、Ｑｒが遅延回路２７Ａ、２７Ｂにより１フレーム分遅延されて入力されるので、タップ更新したときに使用したトレーニング信号ＤＴ１及びそれに続くデータ信号ＤＡ１に対して、遅延出力信号ＩｒＤ、ＱｒＤでのトレーニング信号ＤＴ１及びそれに続くデータ信号ＤＡ１が丁度同期した形で自動等化器９にタップ係数値が書き込まれるようになる。
【００８８】
この場合、タップ更新処理までに１フレーム分の時間を要しているが、等価的には、トレーニング信号ＤＴ１により等化引き込みをした後、すぐに同一フレームのデータ信号ＤＡ１に等化特性が反映した形でタップ更新処理が与えられることになり、従って、この図３の実施形態によれば、各フレーム毎に、トレーニング信号ＤＴによるタップ更新処理の結果から直ちに、同一フレーム内のデータ信号ＤＡの等化が得られることになる。
【００８９】
図１の実施形態では、或る時点、例えば時刻ｔ０で受信されたトレーニング信号ＤＴ１によって等化引き込み動作が行なわれた場合、その更新計算に時間がかかるため、そのタップ係数値が自動等化器９に反映されるのは、次のフレームのデータ信号ＤＡ２になってしまい、１フレーム時間遅れてタップ係数値の更新がなされる。
【００９０】
これでも、伝送路があまり変化しない場合には問題はないが、伝送路が短期間で変化しているときは、１フレーム前の信号で求めた等化タップ係数値での等化特性では、伝送路の変化に追従が遅れ、正確な等化が得られなくなる虞れがあるが、この図３の実施形態では、すぐに反映された形になるので、伝送路の変化に対して十分追従することができる。
【００９１】
従って、この図３の実施形態によれば、自動等化器に対するタップ係数値の設定が、受信信号に同期した状態にでき、この結果、追従特性が大きく改善され、伝送路の変化が多いときでも常に正しい受信データを容易に再生することができる。
【００９２】
なお、以上の説明では、遅延回路２７Ａ、２７Ｂの遅延時間τを１フレーム分の伝送時間に設定したが、フレームの長さとタップ係数値の更新処理時間との関係で、遅延時間を２フレーム以上にしなければならない場合もあるが、その場合には遅延回路２７Ａ、２７Ｂの遅延時間を、その時間に合わせて延ばせばよい。
【００９３】
【発明の効果】
本発明によれば、自動等化器のタップ更新計算に時間がかかっても、トレーニング信号を長くする必要がないので、少ないデータ伝送誤りのもとで、充分に伝送効率の向上が図れ、この結果、高性能で信頼性の高い多値デジタル信号復調回路を容易に提供することができる。
【図面の簡単な説明】
【図１】本発明による自動等化回路の一実施形態を示すブロック図である。
【図２】本発明の一実施形態の動作を説明するためのタイミング図である。
【図３】本発明による自動等化回路の他の一実施形態を示すブロック図である。
【図４】本発明の他の一実施形態の動作を説明するためのタイミング図である。
【図５】従来技術による自動等化回路の一例を示すブロック図である。
【図６】多値デジタル信号の復調回路における自動等化器の一例を示すブロック図であ
る。
【図７】自動等化器の構成要素であるトランスバーサルフィルタの一例を示すブロック図である。
【図８】多値デジタル信号復調回路が対象とする信号の一例を示す説明図である。
【符号の説明】
１ アナログＢＰＦ(アナログ帯域ろ波器)
２ ＡＧＣ(自動利得制御部)
３ Ａ／Ｄコンバータ(アナログ−デジタル変換器)
４ 受信電力計算器
５Ａ、５Ｂ、１９２ 乗算器
６ 位相シフト器
７ 正弦波発生器
８Ａ、８Ｂ ロールオフフィルタ
９、２３ 自動等化器
１０ 識別器
１１ Ｐ／Ｓ直列変換器(並列／直列変換器)
１２ トレーニング信号同期検出器
１３ タップ係数更新器
１４ トレーニング信号発生回路
１５Ａ、１５Ｂ、２０Ａ、２０Ｂ、２４Ａ、２４Ｂ、２５ スイッチ回路
１６Ａ、１６Ｂ、１８Ａ、１８Ｂ 加算器
１９(１９Ａ〜１９Ｄ) トランスバーサルフィルタ
２１、２２ メモリ
２６ 反転回路
２７Ａ、２７Ｂ 遅延回路
１９１ 遅延素子
１９３ 総和器
【発明の属する技術分野】
本発明は、多値デジタル変調信号の復調回路における等化回路に係り、特に、トレーニング信号により等化特性を自動的に設定する方式の自動等化回路に関する。
【０００２】
【従来の技術】
多値デジタル変調方式による信号伝送システムも含めて、どのような伝送系でも、波形歪みやエコーなどは少ないに越したことはなく、このため、従来から、多値デジタル変調方式の復調回路に自動等化器を適用した例が知られているが、このような多値デジタル変調方式の従来技術による復調回路における自動等化回路の一例について、図５のブロック図により説明する。
【０００３】
この図５に示した自動等化回路では、まず受信された搬送波周波数ｆの変調波信号は、アナログＢＰＦ(帯域ろ波器)１に入力され、ここで帯域制限された上でＡＧＣ(自動利得制御部)２により、受信されたときのレベルにかかわらず、一定のレベルにされてからＡ／Ｄコンバータ(アナログ−デジタル変換器)３に入力され、デジタル化されて受信電力計算部４と乗算器５Ａ、５Ｂに供給される。
【０００４】
そして、受信電力計算部４では、Ａ／Ｄコンバータ３から出力されるデジタル信号に基づいて、受信された信号のレベルが計算され、それがＡＧＣ２の制御入力にフィードバックされ、この結果、Ａ／Ｄコンバータ３には、結果的に一定レベルにされたデジタル信号が入力されるようになる。
【０００５】
乗算器５Ａ、５Ｂに入力されたデジタル信号は、ここで正弦波発生器７から供給されている周波数ｆの搬送波信号と夫々乗算され、同相成分(Ｉ成分)と直交成分(Ｑ成分)が取り出される。
このとき、乗算器５Ａには、正弦波発生器７から直接搬送波信号が供給されるが、乗算器５Ｂには位相シフト器６を介してπ／２位相シフトされた搬送波信号が供給され、直交復調される。
【０００６】
ここで乗算器５Ａに入力される正弦波信号は、ｃｏｓ(ωt)として表わし、乗算器５Ｂに入力される正弦波信号は、ｓｉｎ(ωt)として表わす。
なお、ω＝２πｆである。
乗算器５Ａ、５Ｂから出力された同相成分(Ｉ成分)と直交成分(Ｑ成分)は、夫々ロールオフフィルタ８Ａ、８Ｂにより波形整形され、出力信号Ｉｒ、Ｑｒとして取り出されて自動等化器９に供給される。
【０００７】
そして、この自動等化器９により等化されたデータ信号Ｉa、Ｑa が識別器１０に入力され、ここで送信側で送った送信点を識別し、この識別結果がデータ信号Ｉd、Ｑd として出力され、これらがＰ／Ｓ変換器(並列／直列変換器)１１により直列信号に変換され、復調された受信データが得られることになる。
【０００８】
ここで、自動等化器９は、伝送路での伝送信号に与えられてしまう波形歪みやエコーなどの影響を除去するために受信した信号を等化する働きをするものであるが、このためには、自動等化器９に予め所定の等化特性を設定しておく必要がある。
【０００９】
ここで、この自動等化器９としては同相成分と直交成分とからなる複素数で演算を行なう構成によるものが一般的であり、その一例を図６により説明する。
この図６に示した自動等化器９は、２個の加算器１８Ａ、１８Ｂと、４個のトランスバーサルフィルタ１９Ａ〜１９Ｄで構成されたもので、入力と出力の関係は、次のようになっている。
【００１０】
いま、各トランスバーサルフィルタ１９Ａ〜１９Ｄのタップ係数をそれぞれ図のようにＣi 、Ｃq とする。さらに、Ｉr、Ｑr の値をそれぞれＩr、Ｑr と表わすこととすると、信号複素数で表わした入力信号の値(Ｉr＋ｊ・Ｑr)と伝達特性Ｃi、Ｃq の関係は、次の式で表わせる。
【００１１】
【００１２】
Ｉa＝Ｉr・Ｃi−Ｑr・Ｃq
Ｑa＝Ｉr・Ｃq＋Ｑr・Ｃi
ここで、自動等化器９の各トランスバーサルフィルタ１９Ａ〜１９Ｄは、何れも、図７に示すように、(Ｎ−１)個の遅延素子１９１と、Ｎ個の乗算器１９２、それに総和器１９３からなる一般的なもので、その伝達特性Ｃi、Ｃq は、各乗算器１９２に設定される係数Ｃ１〜ＣＮにより設定されるが、これらの係数はタップ係数と呼ばれており、自動等化器９は、これらのタップ係数の更新により等化特性が設定されるようになっている。
【００１３】
そこで、この等化特性の設定は、次のようにして行われる。
すなわち、所定のフォーマットのトレーニング信号と呼ばれる信号を基準の信号として設定しておき、本来のデータ信号の伝送開始に先立って、まず、このトレーニング信号が送信側から受信側に送信されるようにし、これにより上記した等化特性の設定を行い、設定完了後、本来のデータ信号の伝送処理に移行するのである。
【００１４】
このとき、受信側では、受信されたトレーニング信号を、トレーニング信号発生器１４から発生されているトレーニング信号と比較し、その差を誤差としてこの誤差に応じて自動等化器９の等化特性を変えて行き、その誤差が最も小さくなったとされたところで、その等化特性を自動等化器９に設定するようになっている。
【００１５】
このため、図５に示すようにトレーニング信号同期検出器１２とスイッチ回路１５Ａ、１５Ｂ、それに加算器１６Ａ、１６Ｂを設け、トレーニング信号が受信され、それがトレーニング信号同期検出器１２で検出されたらスイッチ回路１５Ａ、１５Ｂを接点ｂ側に切換えると共に、タップ係数更新器１３に検出信号を供給し、上に述べたような等化特性を変えていくことを開始するようにしてある。
【００１６】
この結果、送信側から送信されたトレーニング信号が受信側で検出されている間は、自動等化器９の出力信号Ｉa 、Ｑa が加算器１６Ａ、１６Ｂに供給されるが、このとき加算器１６Ａ、１６Ｂの減算入力には、送信側で発生されているトレーニング信号のフォーマットと同じフォーマットのトレーニング信号Ｉt 、Ｑt がトレーニング信号発生器１４から供給されている。
【００１７】
そこで、これらの加算器１６Ａ、１６Ｂの出力には、自動等化器９の出力Ｉa、Ｑa と、基準トレーニング信号Ｉt、Ｑt の夫々の差である等化誤差信号Ｅi 、Ｅq が取り出される。これにより、タップ係数更新器１３は、これら加算器１６Ａ、１６Ｂの出力信号を等化誤差信号Ｅi 、Ｅq として入力し、所定の最小誤差法による等化処理アルゴリズムに従って自動等化器９のタップ係数を更新する。
【００１８】
このタップ係数は、上述の図７に示されているＮ個の乗算器１９２に与えられている係数Ｃ１〜ＣＮのことで、これらの各タップ係数Ｃ１〜ＣＮを以下に示す式に従って、等化誤差値Ｅが最小になるように更新して行くことにより、必要な等化が与えられた出力信号Ｉa 、Ｑa が得られることになる。
【００１９】
【００２０】
なお、この等化特性設定のアルゴリズムの詳細については、例えば次の文献に開示されている。
電子通信学会編、宮川 洋 外著
『デジタル信号処理』
昭和５０年１１月、ｐｐ２３１〜２４３
タップ係数更新器１３によるタップ係数値の更新処理は１／変調速度の周期で実施され、この所定の周期毎に繰り返され、この結果、等化誤差Ｅi、Ｅq は逐次減少して零に近づいていく。
【００２１】
従って、等化誤差Ｅi、Ｅq が充分に小さな値になったら、伝送路の状態によって発生することがある波形歪み等の影響をなくすようにするため、受信側で受信された信号が自動等化器９により等化され、誤りのないデータの再生が可能になっている状態が得られたことになり、最適な等化特性の設定が得られることになる。
【００２２】
ところで、このようにして受信側での等化特性の設定が得られたら、ここでスイッチ回路１５Ａ、１５Ｂを接点ａ側に戻し、本来のデータの伝送動作に移行するのであるが、このとき、送信側では、受信側で等化特性の設定が終わった時点を知る術がない。
【００２３】
そこで、従来は、受信側でのトレーニング信号による等化特性の設定にかかる時間を見込んで、予めトレーニング信号の送出時間を決めておき、この時間が経過したら、その時点でトレーニング信号の送信を止め、本来のデータの伝送動作に移行するようにしていた。
【００２４】
そして、このようにしてトレーニング信号が途切れると、これが受信側のトレーニング信号同期検出器１２により検出され、この時点でスイッチ回路１５Ａ、１５Ｂを接点ａ側に切換える。
従って、この後は、データ信号Ｉa 、Ｑa が識別器１０に入力されるようになり、この結果、Ｐ／Ｓ変換器１１から直列データ信号が出力されるという通常のデータ伝送動作に移行することになる。
【００２５】
ところで、このようにして、自動等化器９の等化特性の設定を終え、データ伝送処理に移行した後で、データ信号が受信されている状態のとき、例えば位相ヒットや振幅ヒット、瞬断などが発生し、伝送路の状態が急変したとすると、自動等化器９では等化状態でなくなり、いわゆる発散状態になってしまうことがある。
【００２６】
この場合、トレーニング信号を用いないでデータ信号によって自動等化器９を等化状態にすることは難しく、たとえ何らかの方法により等化状態にすることができたとしても、それまでには非常に長い時間がかかってしまう。
【００２７】
ここで、データの伝送に代えて、送信側からトレーニング信号を送信してやれば、短時間で再び受信側の自動等化器９を等化状態にすることができるが、このためには、受信側で自動等化器９の発散状態が生じたことを送信側で検出する必要がある。
【００２８】
このとき、データの伝送が双方向に行なわれている場合には、この自動等化器９が発散状態となったことも、その双方向データ伝送に関わる何らかの方法により受信側から送信側に伝送できるかも知れないが、データ伝送が片方向の場合には、これも不可能である。
【００２９】
そこで、従来技術では、図８に示すように、受信側での自動等化器の等化状態とは無関係に、トレーニング信号ＤＴを常時、所定の周期で、本来のデータ信号ＤＡと交互に送信し、受信側では、トレーニング信号ＤＴが受信されたら、たとえ自動等化器が発散していなくても、このトレーニング信号ＤＴによる自動等化器の等化設定処理が実行されるようにしていた。
【００３０】
自動等化器に発散が発生したときは、受信側では正しいデータの再生ができなくなるので、ビット誤りとなってしまう。
しかし、データ信号伝送中、自動等化器に発散が生じたとしても、所定期間後にはトレーニング信号が必ず送信されるので、周期毎に送られてくる次のトレーニング信号が受信された時点で等化処理が実行され、再び等化状態に復旧することができる。
【００３１】
従って、この従来技術によれば、たとえ自動等化器が発散状態になったとしても、データ信号の伝送にビット誤りが生じるのは、次にトレーニング信号が受信され、再び等化状態になるまでの期間に限定され、トレーニング信号が受信されて、等化状態になった後は、また誤りのない正しいデータ信号を再生することができる。
【００３２】
【発明が解決しようとする課題】
上記従来技術は、トレーニング信号の伝送に伴う伝送効率の低下に配慮がされておらず、データ伝送誤りと伝送効率が、トレーニング信号の伝送頻度によっては、一方を抑えると他方が増すという、いわゆるトレードオフ関係になってしまうという問題があった。
【００３３】
図８で説明したように、従来技術では、データ信号ＤＡの送信に際して、それの送信を期間Ｙ毎に区切り、その間にトレーニング信号ＤＴが挿入されるが、ここで、トレーニング信号ＤＴが送信されている期間Ｘは、本来伝送すべきデータ信号ＤＡは送信できないので、トレーニング信号ＤＴが送信された分、データ伝送効率は低下してしまう。
【００３４】
いま、図８に示すように、期間Ｙでの１回当りのデータ信号ＤＡの送信時間をｔd 、期間Ｘでの１回当りのトレーニング信号の送信時間ｔt とすると、トレーニング信号ＤＴの送信周期は(ｔd＋ｔt)となり、伝送効率はｔd ／(ｔd＋ｔt)となるので、このデータ信号の伝送効率を上げるには、１回当りのトレーニング信号の送信時間ｔt をなるべく短くし、トレーニング信号の送信周期(ｔd＋ｔt)はなるべく長くなるようにする必要がある。
【００３５】
ここで、１回当りのトレーニング信号の送信時間を短くするには、等化アルゴリズムの選択と自動等化器のタップ数に依存するが、データ信号伝送のビットレートが高く、伝送速度が速い場合には、等化アルゴリズムと併せて、それの実現に使用するハードウェアの動作速度が無視できなくなる。
【００３６】
つまり、或る等化アルゴリズムによれば、理論的には短いトレーニング信号での等化が可能であったとしても、それを実現するためのハードウェアの動作速度がトレーニング信号の長さに比較して遅い場合には、１回当りのトレーニング信号を短くすることは不可能で、ハードウェアの動作速度に合わせた長さのトレーニング信号としなければならない。
【００３７】
例えば、変調速度が１３.５Ｍbaud のシステムで、複素数形自動等化器のタップ数が３０タップで、等化アルゴリズムとして最小誤差を用いた場合、等化状態になるまでに、およそ１ｍsec〜１０ｍsec の処理時間が必要である。
【００３８】
しかしながら、トレーニングにこれだけの時間が必要であるとすると、実際にデータを伝送する期間をトレーニング時間の少なくとも１０倍にするようにし、データ伝送効率が極端に低下しないようにする。できれば５０倍〜１００倍以上にすることが理想的である。
【００３９】
ここで、例えばデータ伝送時間ｔd をトレーニング伝送時間ｔt の５０倍にしたとすれば、伝送効率は９８％(４９÷５０＝０.９８)になり、トレーニング信号ＤＴの伝送による効率低下はかなり少なくて済む。
【００４０】
ところが、このデータ伝送時間ｔd は、あまり長く取ると、データ受信中に自動等化器の発散が発生した場合、次のトレーニング信号を受信するまでの時間が長くなってしまい、受信側でのビットエラーが長い間続き、データ伝送誤りが多くなってしまう。
【００４１】
例えば、上記のように、トレーニング伝送時間ｔt が、最小でも１ｍsec 必要であるとすると、この場合は、データ伝送時間ｔd は、最小でも５０ｍsec とかなり長くなってしまい、もしもエラーがデータ伝送期間ｔd のほとんどを占めてしまうと、長いビットエラー期間になってしまう。
【００４２】
従って、従来技術では、データ伝送誤りと伝送効率がトレードオフ関係になってしまい、データ伝送誤りを抑え、且つ、伝送効率を上げる点に問題を生じてしまうのである。
本発明の目的は、データ伝送誤りを抑えながら充分に伝送効率の向上が図れるようにした多値デジタル信号復調回路を提供することにある。
【００４３】
【課題を解決するための手段】
上記目的を達成するため、本発明は、データ信号と自動等化器用のトレーニング信号を交互に受信し、受信されたトレーニング信号に基づいて、データ信号の復調に必要な等化特性をデータ再生用の自動等化器に逐次設定する方式の自動等化回路において、前記トレーニング信号が受信されている期間に当該トレーニング信号を格納し、当該格納されたトレーニング信号を所定の時点で読出すメモリと、前記データ再生用の自動等化器と別に前記メモリから読出したトレーニング信号を用いて等化特性の設定のためのタップ係数の更新処理を行い、当該更新処理により更新されたタップ係数を、前記データ信号の次のデータ信号が始まるときまでに前記データ再生用の自動等化器に設定する等化トレーニング用の自動等化器とを設け、前記データ再生用の自動等化器の等化特性が当該更新されたタップ係数により更新されて行くようにしたものである。
【００４４】
このとき、更に、前記データ再生用の自動等化器の入力に、トレーニング信号とデータ信号の１回分の伝送に要する時間と同じ遅延時間を有する遅延回路が設けられるようにしてもよい。
【００４５】
この結果、本発明によれぱ、自動等化器のタップ更新処理に時間がかかることを前提にした上で、データ伝送効率を下げず、また、自動等化器が発散しても、復旧するまでの時間が短くでき、受信側でのビットエラーが少なくできることになる。
【００４６】
つまり、トレーニング信号の時間を自動等化のタップ更新に必要な時間とは無関係に、等化アルゴリズムで必要とするトレーニング信号データ量を送ることができる長さとし、その時間をより短くすることで、データ伝送期間の時間を伝送効率のより高い長さに設定するものである。
【００４７】
具体的には、受信したトレーニング信号を一旦メモリに格納し、データを再生するためのデータ再生用の自動等化器とは別に等化トレーニング用の自動等化器を備え、メモリに格納された情報を用いて等化トレーニング用の自動等化器のタップ係数の更新処理を行ない、データを受信するのと並行して、この更新処理を行なうので、データも受信可能となる。
【００４８】
そして、次のトレーニング信号が受信されたとき、等化トレーニング用の自動等化器で等化状態となった各タップ係数値をデータ再生用の自動等化器のタップにそれぞれ書き込みを行なう。
そうすることにより、１周期遅れではあるが、自動等化器のタップ係数は適応的に更新されていくことになる。
【００４９】
そうすることにより、データ伝送効率が下がらず、しかも受信側の自動等化器の発散からの復旧が早くなり、ビットエラーが発生している期間を短くすることができる。
また、適応的にタップ更新が行われるので、伝送路の特性の時間的な変化に対しても追従することができ、常に等化状態を保ちながら正しくデータの伝送を行なうことが可能となる。
【００５０】
【発明の実施の形態】
以下、本発明による自動等化回路について、図示の実施の形態により、詳細に説明する。
図１は、本発明の一実施形態で、ここで、アナログＢＰＦ１からＰ／Ｓ変換器１１までの構成は、図５で説明した従来技術による自動等化回路と同じである。
【００５１】
そして、アナログＢＰＦ１に入力された搬送波周波数ｆの変調波信号が、Ｐ／Ｓ変換器１１から復調された受信データ信号として得られ、このとき更にトレーニング信号同期検出器１２とタップ係数更新器１３、それにトレーニング信号発生回路１４を備え、これにより、結果的に自動等化器９の等化特性が設定され、正しい受信データが復調されるように構成されている点も同じである。
【００５２】
従って、まず、この図１の実施形態が、図５の従来技術と異なる点は、ロールオフフィルタ８Ａ、８Ｂの出力にトレーニング信号が現れたら、それを一旦、メモリ２１、２２に記憶させるように構成した点にある。
そして、このため、スイッチ回路２０Ａ、２０Ｂが設けてある。
【００５３】
次に、この図１の実施形態が、図５の従来技術と異なる点は、自動等化器９とは別に、更に等化トレーニング用として、本来のデータ再生用の自動等化器９と全く同じ構成の自動等化器２３が設けてある点にある。
【００５４】
そして、まず、この自動等化器２３に、所定の時点で、メモリ２１、２２から読出したトレーニング信号を入力し、タップ係数更新器１３を動作させ、所定の等化状態が得られるまで、自動等化器２３のタップを更新して行くようにする。
【００５５】
こうして自動等化器２３によりトレーニング処理を行った結果、タップが更新され、所定の等化状態が得られたら、その後、このタップ更新結果を自動等化器９に与え、この時点で始めて自動等化器９のタップが設定され、等化状態が得られるようにしてある。
【００５６】
このため、一方ではスイッチ回路２４Ａ、２４Ｂを設け、これによりトレーニング信号が受信されているときは、自動等化器９の出力信号Ｉa 、Ｑa が識別器１０の入力から切り離されるように構成し、他方ではスイッチ２５を設け、これにより所定の時点で、自動等化器２３に設定されたタップ設定結果が自動等化器９に与えられるように構成してある。
【００５７】
従って、スイッチ回路２０Ａ、２０Ｂは、トレーニング信号同期検出器１２により、トレーニング信号が検出されている期間だけ閉じるように制御され、スイッチ回路２４Ａ、２４Ｂは、反転回路２６の存在により、スイッチ回路２０Ａ、２０Ｂとは反対に、トレーニング信号が検出されている期間だけ開くように制御される。なお、スイッチ回路２５の動作タイミングについては後述する。
【００５８】
次に、この図１の実施形態の動作について、図２のタイミング図により説明する。
まず、この実施形態による自動等化回路の適用に際しては、上記した従来技術と同じく、送信側では、図８に示すように、トレーニング信号ＤＴとデータ信号ＤＡを、期間ｔt と期間ｔd 毎に交互に周期的に送信するようにしてある。
【００５９】
従って、データ伝送動作が開始されると、図１の自動等化回路では、図２(a)に示すように、トレーニング信号ＤＴとデータ信号ＤＡが交互に受信される。
ここで、期間Ｘはトレーニング信号ＤＴが送信されている期間を表わし、期間Ｙはデータ信号ＤＡが送信されている期間を表わす。
【００６０】
そこで、トレーニング信号同期検出器１２は、図２(a)の受信信号に応じて動作し、図２(e)に示すように、トレーニング信号ＤＴが検出されているときＯＮ(オン)になり、データ信号ＤＡが検出されているときはＯＦＦ(オフ)になる制御信号Ｓ１と、図２(f)に示すように、この制御信号Ｓ１がＯＮからＯＦＦになる時点でパルス状にＯＮになる制御信号Ｓ２を発生するように構成されている。
【００６１】
従って、各スイッチ回路の動作タイミングは、夫々図２の(e)、(f)、(g)に示す通りになる。
なお、ここでは、理解を容易にするため、図示の時刻ｔ0 で信号の送信が開始され、復調動作が開始されたものとして説明する。
【００６２】
まず、時刻ｔ0 では、図２(e)に示すように、スイッチ回路２０Ａ、２０ＢがＯＮにされる。
この結果、トレーニング信号ＤＴが受信されている期間Ｘでは、ロールオフフィルタ８Ａ、８Ｂの出力信号Ｉr 、Ｑr はメモリ２１、２２に供給され、従ってこれらのメモリ２１、２２には、時刻ｔ0 からトレーニング信号ＤＴが格納されて行く。
【００６３】
このときトレーニング信号同期検出器１２は、ロールオフフィルタ８Ａ、８Ｂの出力信号Ｉr、Ｑr を入力し、トレーニング信号ＤＴが受信されている間、このトレーニング信号ＤＴと同期してロールオフフィルタ８Ａ、８Ｂの出力信号Ｉr 、Ｑr が、図２(b)に示すように、メモリ２１、２２に格納されるようにする。
【００６４】
一方、このとき、自動等化器９の出力信号Ｉa 、Ｑa は、スイッチ回路２４Ａ、２４Ｂが、図２(g)に示すように、ＯＦＦされているので、識別器１０には入力されない。
【００６５】
次に、この期間Ｘに続く次のデータ信号ＤＡが受信されている期間Ｙでは、まず、図示の時刻ｔ1 からタップ係数更新器１３が動作を開始し、図２(c)に示すように、期間ｔs においてメモリ２１、２２から読出したデータ信号Ｉr'、Ｑr'により、上記した従来技術のときと異なりタップ更新処理が期間ＤＴの長さに係りなく行える様にして、自動等化器２３によるトレーニング処理が実行される。
【００６６】
そして、このときメモリ２１、２２から読出したトレーニング信号ＤＴのデータ信号Ｉr'、Ｑr'による自動等化器２３の出力信号Ｉa'、Ｑa'と、トレーニング信号発生器１４から供給されている基準のトレーニング信号Ｉt 、Ｑt との差を最小にするタップが得られるまで、タップ係数更新器１３によるタップの更新が実行され、処理時間ｔs が経過した時点で上記した差が最小になり、タップの更新処理が終了する。
【００６７】
また、この期間Ｙでは、図２(g)に示すように、スイッチ回路２４Ａ、２４ＢがＯＮされるので、自動等化器９の出力信号Ｉa 、Ｑa はそのまま識別器１０に入力され、この結果、時刻ｔ1 からのデータ信号ＤＡを復調したデータがＰ／Ｓ変換器１１から出力されていることになる。
【００６８】
そして、時刻ｔ3 、すなわち時刻ｔ2 からのトレーニング信号ＤＴの送信が終わり、次の期間Ｙが始まる直前で、再び図２(f)に示すように、スイッチ回路２５が短時間閉じられるが、この時刻ｔ3 では、図２(c)に示すように、自動等化器２３によるタップの更新が済んでいる。
【００６９】
そのときスイッチ回路２５を介して、このタップの更新結果が自動等化器９に設定され、この結果、以後、自動等化器９による正しい等化を受けたデータ信号ＤＡが復調され、Ｐ／Ｓ変換器１１から出力されることになる。
そして、時刻ｔ3 以後は、再び上記した時刻ｔ1 から時刻ｔ3 までの動作を繰り返す。
【００７０】
従って、この図１の復調回路では、データの送信が開始され、データが受信された後、そこに含まれてトレーニング信号ＤＴが２回、受信された時点で自動等化器９は正しい等化状態にされ、以後、トレーニング信号ＤＴが現れる毎に、１回前のトレーニング信号ＤＴによる自動等化器２３のタップの更新が行われ、このタップ更新結果が、次のトレーニング信号ＤＴが現れる毎に、自動等化器９に与えられ、タップ更新されるという動作が繰り返されることになる。
【００７１】
この結果、この実施形態によれば、データ伝送中、たとえ自動等化器９が発散状態になったとしても、データ伝送にビット誤りが生じてしまうのは、次にトレーニング信号ＤＴが受信されるまでの期間に限定され、トレーニング信号が受信された後は、再び誤りのない正しいデータを再生することができる。
【００７２】
ところで、この復調回路の場合、図２から明らかなように、タップ係数更新器１３によるタップ係数の更新処理時間ｔs は、トレーニング信号ＤＴの送信期間ｔt 内に限られるのではなくて、それよりも長くでき、最大では、データ信号ＤＡの送信期間ｔd を越え、これらの期間の和(ｔt＋ｔd)に近い長さになっても良いことが判る。
【００７３】
そこで、メモリ２１、２２から、そこに記憶しておいたトレーニング信号ＤＴをデータ信号Ｉr'、Ｑr'として読出すとき、その読出速度をタップ係数更新器１３によるタップ係数の更新処理速度に合わせて読出してやれば、タップ係数更新器１３によるタップ係数の更新処理速度が遅くて、トレーニング信号ＤＴの送信期間ｔt の間における処理量ではタップが更新できない場合でも、問題無く、充分に対応できることになる。
【００７４】
つまり、この場合、更新処理時間ｔs が長くても、それには関係なくトレーニング信号ＤＴの期間ｔt を、等化アルゴリズムに依存するが、短くできることになり、この結果、データ信号ＤＡの送信期間ｔd に比べトレーニング信号ＤＴの送信期間ｔt をより短くすることができる。
【００７５】
この結果、この実施形態によれば、タップ係数更新器１３によるタップ係数の更新処理速度に限定されることなく、トレーニング信号ＤＴの送信期間ｔt をデータの変調速度に応じて充分に短縮させることができ、データ伝送誤りの増加を伴うことなく、伝送効率を充分に向上させることができる。
【００７６】
ここで、上記実施形態におけるデータ伝送誤りと伝送効率について、具体的に説明する。
まず、ここで、データの変調速度が１３.５Ｍbaud で、トレーニング信号には２５６シンボルを割り当て、データ信号には１８９４４シンボルを割り当てたとする。
そうすると、この場合、
ｔt ＝２５６／１３.５Ｍbaud＝１８．９６μsec
ｔd ＝１８９４４／１３.５Ｍbaud＝１４０３μsec
となる。
【００７７】
そうすると、この場合、データ伝送効率ηは、
【００７８】
また、自動等化器に発散が発生して全てのデータが正しく伝送できなかった場合、データの誤りが継続してしまう期間は、データ信号に割り当てた期間と同じになる。
そうすると、この場合、データ誤りが継続してしまう期間は、最大でも１.４ｍsec (≒１４０３μsec)となり、充分に短い期間に抑えることができる。
【００７９】
一方、従来技術の場合は、上記したように、トレーニング信号の継続期間として１〜１０ｍsec 必要であるから、いま、これを５ｍsec と仮定したとすると、データ伝送効率ηを同じにするには、１回当りのデータ伝送期間を３７０ｍsec (＝５ｍsec×(１８９４４÷２５６))にしなければならない。
そうすると、すべてのデータが正しく伝送できなかった場合、従来技術では、データ誤りは３７０ｍsec もの長い時間にわたり継続してしまうことになる。
【００８０】
しかして、このときデータ誤りが生じてしまう期間を、上記本発明の実施形態と同じにするためには、データ伝送期間を１.４ｍsec にしなければならないが、そうすると、トレーニング信号期間が上記したように５ｍsec なので、データ伝送効率は、２１.９％(＝１４÷(５＋１.４))と極端に低下してしまう。
【００８１】
従って、本発明の実施形態によれば、データ伝送誤りの増加を抑え、且つ、伝送効率は充分に向上できることになる。
また、このとき、本発明の実施形態では、１.４ｍsec 毎にトレーニング信号を繰り返し伝送するので、伝送路の特性の変化に対しても充分に追従することができ、従って、精度のよい等化特性を常に容易に保つことができる。
【００８２】
次に、本発明の他の実施形態について、図３により説明する。
この図３の実施形態は、図示のように、各ロールオフフィルタ８Ａ、８Ｂと、自動等化器９の間に、夫々遅延回路２７Ａ、２７Ｂを挿入したもので、その他の構成は、図１の実施形態と同じである。
【００８３】
遅延回路２７Ａ、２７Ｂは夫々所定の遅延時間τを有し、ロールオフフィルタ８Ａ、８の出力信号Ｉｒ、Ｑｒに、この所定の遅延時間τを与え、遅延出力信号ＩｒＤ、ＱｒＤとして自動等化器９に供給する働きをする。
ここで、この所定の遅延時間τは、１フレーム分のデータ信号の伝送に要する時間、つまりトレーニング信号ＤＴとデータ信号ＤＡの１回分の伝送時間、すなわちτ＝ｔt＋ｔd 時間(図８参照)に設定してある。
【００８４】
次に、この図３の実施形態の動作について、図４のタイミング図により説明する。
ここで、この図４のタイミング図は、図２のタイミング図に、図(h)として、遅延回路２７Ａ、２７Ｂの出力信号Ｉｒ、Ｑｒのタイミング図を付加したものであり、その他の図形は同じである。
【００８５】
そして、更に説明のため、同図(a)に示してあるトレーニング信号ＤＴとデータ信号ＤＡに番号０、１、２、……、が付してあり、これに対応して、同図(h)でのトレーニング信号ＤＴとデータ信号ＤＡにも番号０、１、２、……、が付してあり、図(a)と図(h)で、同じ番号の信号が対応していることを表している。
【００８６】
いま、ここで、図２(a)の時刻ｔ０で、ロールオフフィルタ８Ａ、８Ｂから出力されたトレーニング信号がＤＴ１であったとすると、このトレーニング信号ＤＴ１が、同図(b)に示すようにしてメモリ２１、２２に取込まれ、これにより自動等化器２３による等化引き込み処理、すなわち、タップ更新が、図(c)に示すように実行され、こうして得られたタップ係数値が、図(d)に示すように、時刻ｔ３でスイッチ回路２５を経由して自動等化器９に書き込まれる。
【００８７】
ところが、自動等化器９に対しては、ロールオフフィルタ８Ａ、８Ｂの出力信号Ｉｒ、Ｑｒが遅延回路２７Ａ、２７Ｂにより１フレーム分遅延されて入力されるので、タップ更新したときに使用したトレーニング信号ＤＴ１及びそれに続くデータ信号ＤＡ１に対して、遅延出力信号ＩｒＤ、ＱｒＤでのトレーニング信号ＤＴ１及びそれに続くデータ信号ＤＡ１が丁度同期した形で自動等化器９にタップ係数値が書き込まれるようになる。
【００８８】
この場合、タップ更新処理までに１フレーム分の時間を要しているが、等価的には、トレーニング信号ＤＴ１により等化引き込みをした後、すぐに同一フレームのデータ信号ＤＡ１に等化特性が反映した形でタップ更新処理が与えられることになり、従って、この図３の実施形態によれば、各フレーム毎に、トレーニング信号ＤＴによるタップ更新処理の結果から直ちに、同一フレーム内のデータ信号ＤＡの等化が得られることになる。
【００８９】
図１の実施形態では、或る時点、例えば時刻ｔ０で受信されたトレーニング信号ＤＴ１によって等化引き込み動作が行なわれた場合、その更新計算に時間がかかるため、そのタップ係数値が自動等化器９に反映されるのは、次のフレームのデータ信号ＤＡ２になってしまい、１フレーム時間遅れてタップ係数値の更新がなされる。
【００９０】
これでも、伝送路があまり変化しない場合には問題はないが、伝送路が短期間で変化しているときは、１フレーム前の信号で求めた等化タップ係数値での等化特性では、伝送路の変化に追従が遅れ、正確な等化が得られなくなる虞れがあるが、この図３の実施形態では、すぐに反映された形になるので、伝送路の変化に対して十分追従することができる。
【００９１】
従って、この図３の実施形態によれば、自動等化器に対するタップ係数値の設定が、受信信号に同期した状態にでき、この結果、追従特性が大きく改善され、伝送路の変化が多いときでも常に正しい受信データを容易に再生することができる。
【００９２】
なお、以上の説明では、遅延回路２７Ａ、２７Ｂの遅延時間τを１フレーム分の伝送時間に設定したが、フレームの長さとタップ係数値の更新処理時間との関係で、遅延時間を２フレーム以上にしなければならない場合もあるが、その場合には遅延回路２７Ａ、２７Ｂの遅延時間を、その時間に合わせて延ばせばよい。
【００９３】
【発明の効果】
本発明によれば、自動等化器のタップ更新計算に時間がかかっても、トレーニング信号を長くする必要がないので、少ないデータ伝送誤りのもとで、充分に伝送効率の向上が図れ、この結果、高性能で信頼性の高い多値デジタル信号復調回路を容易に提供することができる。
【図面の簡単な説明】
【図１】本発明による自動等化回路の一実施形態を示すブロック図である。
【図２】本発明の一実施形態の動作を説明するためのタイミング図である。
【図３】本発明による自動等化回路の他の一実施形態を示すブロック図である。
【図４】本発明の他の一実施形態の動作を説明するためのタイミング図である。
【図５】従来技術による自動等化回路の一例を示すブロック図である。
【図６】多値デジタル信号の復調回路における自動等化器の一例を示すブロック図であ
る。
【図７】自動等化器の構成要素であるトランスバーサルフィルタの一例を示すブロック図である。
【図８】多値デジタル信号復調回路が対象とする信号の一例を示す説明図である。
【符号の説明】
１ アナログＢＰＦ(アナログ帯域ろ波器)
２ ＡＧＣ(自動利得制御部)
３ Ａ／Ｄコンバータ(アナログ−デジタル変換器)
４ 受信電力計算器
５Ａ、５Ｂ、１９２ 乗算器
６ 位相シフト器
７ 正弦波発生器
８Ａ、８Ｂ ロールオフフィルタ
９、２３ 自動等化器
１０ 識別器
１１ Ｐ／Ｓ直列変換器(並列／直列変換器)
１２ トレーニング信号同期検出器
１３ タップ係数更新器
１４ トレーニング信号発生回路
１５Ａ、１５Ｂ、２０Ａ、２０Ｂ、２４Ａ、２４Ｂ、２５ スイッチ回路
１６Ａ、１６Ｂ、１８Ａ、１８Ｂ 加算器
１９(１９Ａ〜１９Ｄ) トランスバーサルフィルタ
２１、２２ メモリ
２６ 反転回路
２７Ａ、２７Ｂ 遅延回路
１９１ 遅延素子
１９３ 総和器
Claims (2)
- データ信号と自動等化器用のトレーニング信号を交互に受信し、受信されたトレーニング信号に基づいて、データ信号の復調に必要な等化特性をデータ再生用の自動等化器に逐次設定する方式の自動等化回路において、
前記トレーニング信号が受信されている期間に当該トレーニング信号を格納し、当該格納されたトレーニング信号を所定の時点で読出すメモリと、
前記データ再生用の自動等化器と別に前記メモリから読出したトレーニング信号を用いて等化特性の設定のためのタップ係数の更新処理を行い、当該更新処理により更新されたタップ係数を、前記データ信号の次のデータ信号が始まるときまでに前記データ再生用の自動等化器に設定する等化トレーニング用の自動等化器とを設け、
前記データ再生用の自動等化器の等化特性が当該更新されたタップ係数により更新されて行くように構成したことを特徴とする自動等化回路。 - 請求項１に記載の発明において、
前記データ再生用の自動等化器の入力に、トレーニング信号とデータ信号の１回分の伝送に要する時間と同じ遅延時間を有する遅延回路が設けられていることを特徴とする自動等化回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000094670A JP3898415B2 (ja) | 2000-03-30 | 2000-03-30 | 自動等化回路 |
| EP20010107495 EP1139621A3 (en) | 2000-03-30 | 2001-03-29 | Digital receiver with automatic equalisation |
| US09/819,709 US20010033615A1 (en) | 2000-03-30 | 2001-03-29 | Automatic equalization circuit and receiver circuit using the same |
| US09/822,272 US6879630B2 (en) | 2000-03-30 | 2001-04-02 | Automatic equalization circuit and receiver circuit using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000094670A JP3898415B2 (ja) | 2000-03-30 | 2000-03-30 | 自動等化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001285145A JP2001285145A (ja) | 2001-10-12 |
| JP3898415B2 true JP3898415B2 (ja) | 2007-03-28 |
Family
ID=18609692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000094670A Expired - Lifetime JP3898415B2 (ja) | 2000-03-30 | 2000-03-30 | 自動等化回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010033615A1 (ja) |
| EP (1) | EP1139621A3 (ja) |
| JP (1) | JP3898415B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471592B1 (ko) * | 2002-07-09 | 2005-03-10 | 한국전자통신연구원 | 전치 등화 장치, 이를 이용한 ｖｓｂ 전송 시스템 및 그전송 방법 |
| EP1537708A2 (en) | 2002-08-30 | 2005-06-08 | Koninklijke Philips Electronics N.V. | Frequency-domain decision feedback equalizing device and method |
| US7447261B2 (en) * | 2003-07-08 | 2008-11-04 | Conexant Systems, Inc. | Adaptive frequency equalizer |
| US20050249274A1 (en) * | 2004-05-10 | 2005-11-10 | Larosa Christopher P | Linear filter equalizer |
| JP4516443B2 (ja) * | 2005-02-10 | 2010-08-04 | 富士通株式会社 | 適応等化回路 |
| US7397849B2 (en) * | 2005-03-18 | 2008-07-08 | Interdigital Technology Corporation | Channel estimation enhanced LMS equalizer |
| US7505512B1 (en) * | 2005-05-05 | 2009-03-17 | Xilinx , Inc. | Method and apparatus for combining statistical eye channel compliance methods with linear continuous-time equalization |
| EP1976208B1 (en) | 2007-03-30 | 2011-05-25 | Sony Deutschland Gmbh | Single carrier wireless communications system |
| JP5232677B2 (ja) * | 2009-02-02 | 2013-07-10 | 日本放送協会 | デジタル伝送方式の復号器及び受信装置 |
| JP5466878B2 (ja) * | 2009-05-18 | 2014-04-09 | 日本電信電話株式会社 | 光送信器及び送受信モード切替方法 |
| JP5628957B2 (ja) * | 2013-04-08 | 2014-11-19 | 日本電信電話株式会社 | 光受信器及び光伝送システム |
| CN110212910B (zh) * | 2019-07-11 | 2020-11-27 | 福州大学 | 一种脉冲寄存电路及其控制方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811360A (en) * | 1988-01-14 | 1989-03-07 | General Datacomm, Inc. | Apparatus and method for adaptively optimizing equalization delay of data communication equipment |
| US6185251B1 (en) * | 1998-03-27 | 2001-02-06 | Telefonaktiebolaget Lm Ericsson | Equalizer for use in multi-carrier modulation systems |
| US6879630B2 (en) * | 2000-03-30 | 2005-04-12 | Hitachi Kokusai Electric Inc. | Automatic equalization circuit and receiver circuit using the same |
| US20020027952A1 (en) * | 2000-09-07 | 2002-03-07 | Yoshiro Kokuryo | Method for automatic equalization for use in demodulating a digital multilevel modulation signal and automatic equalization circuit and receiver circuit using the method |
-
2000
- 2000-03-30 JP JP2000094670A patent/JP3898415B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-29 EP EP20010107495 patent/EP1139621A3/en not_active Withdrawn
- 2001-03-29 US US09/819,709 patent/US20010033615A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001285145A (ja) | 2001-10-12 |
| EP1139621A3 (en) | 2004-09-01 |
| US20010033615A1 (en) | 2001-10-25 |
| EP1139621A2 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0684708B1 (en) | Adaptive equalizer | |
| CN101002419B (zh) | 控制采样设备的采样频率和采样相位的装置和方法 | |
| US5434883A (en) | Adaptive equalizers | |
| EP0534489B1 (en) | Matched filter for use with a DFE | |
| JP3083539B2 (ja) | 時間的変動歪み信号用受信器 | |
| JP3898415B2 (ja) | 自動等化回路 | |
| US6788749B2 (en) | Erasure based instantaneous loop control in a data receiver | |
| JPH0614627B2 (ja) | モデムのトレーニング方法 | |
| US5862191A (en) | Digital communications receiver that includes a timing recovery device | |
| US6879630B2 (en) | Automatic equalization circuit and receiver circuit using the same | |
| JP3594297B2 (ja) | データ再生方式およびデータ再生器 | |
| US20020027952A1 (en) | Method for automatic equalization for use in demodulating a digital multilevel modulation signal and automatic equalization circuit and receiver circuit using the method | |
| JP4658403B2 (ja) | 自動等化方法および自動等化装置 | |
| JP3865596B2 (ja) | 自動等化回路およびそれを用いた受信回路 | |
| JP3500345B2 (ja) | 自動等化回路 | |
| JPH0770970B2 (ja) | 適応等化器 | |
| JP2002158722A (ja) | 多値ディジタル変調信号の復調における自動等化方法および同方法を用いた自動等化回路並びに受信回路 | |
| JP2001285147A (ja) | 自動等化回路 | |
| JP2001285144A (ja) | 自動等化回路 | |
| JPH11103326A (ja) | 復調器 | |
| JPH0818492A (ja) | 遅延量推定型ｍｌｓｅ等化装置 | |
| JP2833587B2 (ja) | 復調装置 | |
| JPH06252810A (ja) | 等化器 | |
| JP3973351B2 (ja) | 信号受信装置 | |
| JP2004172738A (ja) | 復調方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3898415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |