JP5579625B2 - 遅延同期ループを基礎としたクロック復元部が具備された受信部装置 - Google Patents

遅延同期ループを基礎としたクロック復元部が具備された受信部装置 Download PDF

Info

Publication number
JP5579625B2
JP5579625B2 JP2010550615A JP2010550615A JP5579625B2 JP 5579625 B2 JP5579625 B2 JP 5579625B2 JP 2010550615 A JP2010550615 A JP 2010550615A JP 2010550615 A JP2010550615 A JP 2010550615A JP 5579625 B2 JP5579625 B2 JP 5579625B2
Authority
JP
Japan
Prior art keywords
signal
clock
clock signal
ced
delayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010550615A
Other languages
English (en)
Other versions
JP2011514560A (ja
Inventor
ジョン・ヒュンキュ
モン・ヨンフワン
Original Assignee
シリコン・ワークス・カンパニー・リミテッドSilicon Works Co., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2009-0011727 priority Critical
Priority to KR20090011727A priority patent/KR101169210B1/ko
Application filed by シリコン・ワークス・カンパニー・リミテッドSilicon Works Co., LTD. filed Critical シリコン・ワークス・カンパニー・リミテッドSilicon Works Co., LTD.
Priority to PCT/KR2010/000780 priority patent/WO2010093158A2/ko
Publication of JP2011514560A publication Critical patent/JP2011514560A/ja
Application granted granted Critical
Publication of JP5579625B2 publication Critical patent/JP5579625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0807Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/08Details of image data interface between the display device controller and the data line driver circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery

Description

本発明は、ディスプレイ駆動システムの受信部装置に関し、より詳細には、受信部で位相同期ループ(PLL:Phase Locked Loop)構造を排除して、従来のリファレンスクロック(Reference clock)を生成するための別途の発振器なしに遅延同期ループ(DLL:Delay Locked Loop)構造だけで具現されたクロック復元部を利用して、データ信号と同一のレベルと振幅を有してデータ信号の間埋め込まれたクロック信号を復元することができる、遅延同期ループを基礎としたクロック復元部が具備された受信部装置に関する。

一般に、ディスプレイ装置は画像データをディスプレイするパネルを駆動するために画像データを処理して、タイミング制御信号を生成するタイミング制御部(Timing Controller)と、このようなタイミング制御部で伝送される画像データとタイミング制御信号を使ってパネルを駆動するデータ駆動部を含んで構成される。

前記タイミング制御部とデータ駆動部との間にディスプレイしようとする画像データを送るインターフェース、データ信号線とクロック信号線を複数のデータ駆動部が共有するマルチドロップ(Multi-Drop)方式、データ差動信号とクロック差動信号が各データ駆動部に別に供給されるPPDS(Point-to-Point Differential Signaling)伝送方式、及びデータとクロック信号がマルチレベルに区別されて、タイミング制御部でこのように区別されたクロック信号が埋め込まれたデータ差動信号を独立された各信号線によってデータ駆動部に送るインターフェースなどが利用されている。

また、本出願人は大韓民国特許出願第10−2008−0102492号でクロック信号が同一の大きさでデータ信号(LVDSデータ)の間に埋め込まれた単一レベル信号を利用してデータとクロックを独立された単一信号線によって共に送って受信部でこれを復元することができるインターフェースを提案した。

この時、前記クロック信号が埋め込まれたデータ差動信号を独立された各信号線によってデータ駆動部に送るインターフェースでは送信部で各データビットに対応しながら周期的な遷移を有する送信信号を生成して、前記周期的な遷移は一定な個数のデータビットの間に挿入されたダミービットによって生成できる。すなわち、伝送しようとするデータビットの直前または直後部分がデータビットと互いに異なる値を有するようにして、周期的な遷移(transition)を引き起こす。この場合データ駆動部に具備された受信部では別途のクロック信号を受けることができないために、クロック信号が埋め込まれたデータ差動信号を受信して元々のデータに復元するためには受信した差動信号からデータ信号の間に埋め込まれた(embedding)クロック信号を復元しなければならなかった。

したがって、受信部にはクロック信号を復元するための復元回路が具備されなければならないが、従来にはこのようなクロック復元回路が位相同期ループ(PLL)構造で構成されることが一般的であった。すなわち、受信したデータを復元するためには受信部で内部発振して生成されるクロック信号であるリファレンスクロック(Reference clock)がなければならないので、このようなクロック信号復元回路はリファレンスクロックを生成するための発振器を具備する位相同期ループ(PLL)で構成されるものが一般的であった。

それによって、従来のデータ駆動部に具備された受信部は、大韓民国登録特許公報第10−868299号に開示したように、信号線を通じて受信した差動信号の周期的な遷移から受信クロック信号を生成するクロック生成部と、前記受信クロック信号によって前記差動信号をサンプリングして、複数のデータビットを復元するサンプラーを含んで構成された。

この時、前記クロック生成部は、受信した差動信号の周期的な遷移及びフィードバッククロック信号の遷移の間の時間差に対応する信号を出力する遷移検出回路と、前記遷移検出回路から出力される信号によってフィードバッククロック信号と受信クロック信号の位相を変更する発振器を含んで構成された。

この場合前記遷移検出回路は、初期同期時に入力されたクロック信号によって発振器の発振周波数が合わせられ、以後データが入って来るときイネーブル信号によって遷移検出器(Transition Detector)の動作を止めるか、または動作させるように構成された。この場合、初期同期時に入力されたクロック信号によってイネーブル信号が発生するが、イネーブル信号区間以外の時間領域ではクロックエッジがないので、受信クロック信号の生成には影響を及ぼさなくなる。

このように前記クロック生成部は、イネーブル信号が論理ハイである区間で、ダミービットで作られた受信信号の立上りエッジ(rising edge)または立下りエッジ(falling edge)だけを遷移で認識して、前記イネーブル信号が論理ローである区間では遷移で認識しなくて、発振器で生成された受信クロックの周波数と位相がダミービットによる周期的な遷移から脱しないように構成された。

すなわち、従来のクロック生成部は初期同期以後に発振器内部のフィードバック信号がオシレーターに再び入力されて、イネーブル信号を生成する特徴を有する位相同期ループ(PLL)構造を基礎として構成された。

しかし、このように位相同期ループ(PLL)構造を基礎として構成された従来のクロック生成部は、内部フィードバックループであるPLLループでジッタ(jitter)が持続的に累積する問題点があった。

また、従来のクロック生成部は、初期同期時には受信信号が直接発振器に入力されて、イネーブル信号を生成する遅延同期ループ(DLL)の特徴を示すように構成されて、初期同期以後には発振器内部のフィードバック信号が発振器に入力されて、イネーブル信号を生成する位相同期ループ(PLL)の特徴を示すように構成されることもできた。

しかし、このように初期同期時には遅延同期ループ(DLL)構造によって動作して、初期同期以後からは位相同期ループ(PLL)構造によって動作するように構成された従来のクロック生成部は、動作過程のうちでループ(Loop)の変更によって発振周波数及び位相に撹乱が発生するという問題点があった。

また、位相同期ループ(PLL)構造によって初期同期以後のイネーブル信号が生成されるので、内部フィードバックループであるPLLループでジッタが持続的に累積する問題点がずっと存在していた。

本発明が解決しようとする技術的課題は、遅延同期ループだけで、クロック埋め込みデータ(CED)のデータ信号に周期的に埋め込まれたクロック信号を復元し、クロック信号がない受信部でもクロック信号がフィードバックループを持続的に通りながらジッタ(jitter)が累積することを防止することができる、遅延同期ループを基礎としたクロック復元部が具備された受信部装置を提供することにある。

前記課題を達成するための遅延同期ループを基礎としたクロック復元部が具備された受信部装置はクロック信号を復元して出力するクロック復元部と、データ信号を復元して出力する直列−並列変換部が具備される。

前記クロック復元部は、クロック訓練期間に前記クロック信号だけを含み、前記クロック訓練期間後に前記データ信号の間に周期的に埋め込まれた前記クロック信号を含むクロック埋め込みデータ信号を受信し、前記クロック訓練期間の前記クロック埋め込みデータ信号から第1マスタークロック信号を生成し、前記クロック訓練期間後に前記クロック埋め込みデータ信号から第2マスタークロック信号を生成し、前記クロック訓練期間後に前記第1マスタークロック信号を位相差を有するように遅延した第1遅延クロック信号として前記第2マスタークロック信号を生成し、その後、前記第2マスタークロック信号を位相差を有するように遅延した第2遅延クロック信号として前記第2マスタークロック信号を生成し、前記第2遅延クロック信号から復元クロック信号を提供することを特徴とする。

本発明は、遅延同期ループだけを基礎として構成されたクロック復元部を利用して、データ信号と同一のレベルと振幅を有してデータ信号の間埋め込まれて伝送されたクロック信号を復元することで、位相同期ループでのフィードバックループによってジッタが累積することを防止して、遅延同期ループと位相同期ループの混用によって発振周波数と位相に撹乱が生ずることを防止することができる長所がある。

本発明による遅延同期ループを基礎としたクロック復元部が具備された受信部装置の望ましい実施例を示すブロック構成図である。 本発明によるクロック信号が埋め込まれたクロック埋め込みデータ(CED)信号の例示図である。 本発明の実施例によるクロック復元部の構成図である。 本発明の実施例によるクロック生成部の構成図である。 本発明の実施例によるクロック復元部の動作を示すタイミング図である。 同じく、本発明の実施例によるクロック復元部の動作を示すタイミング図である。

以下では、本発明の具体的な実施例を図面を参照して詳しく説明するようにする。

図1は、本発明によるクロック信号が埋め込まれたクロック埋め込みデータ信号を受信する受信部装置の概略的なブロック構成図である。

図1を参照すれば、クロック信号が埋め込まれたクロック埋め込みデータ信号を受信する受信部装置は、タイミング制御部から直列信号線を通じて伝送されたクロック埋め込みデータ(CED:clock embedded data)信号を受信して、並列データに変換した後復元データ信号(recovered data)をディスプレイパネルに送る直列−並列変換部(Serial to parallel converter)100と、前記クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号を抽出して、データ信号の復元に利用するサンプリングクロック信号(sampling clock signal)を前記直列−並列変換部100に送ってデータ出力のための復元クロック信号(recovered clock)を出力するクロック復元部(clock recovery unit)200を含んで構成される。

本発明は、クロック復元部200で生成されたクロック信号が内部フィードバックループを通りながら持続的にジッタ(jitter)が累積する位相同期ループ(PLL:Phase Locked Loop)を基礎としたクロック復元部の問題点を解決するためのものである。本発明は、ジッタが持続的に累積されない遅延同期ループ(DLL:Delay Locked Loop)だけを利用して、従来のリファレンスクロック(Reference clock)を生成するために発振器なしに受信部でクロック埋め込みデータ(CED)信号に埋め込まれたクロック信号を復元することができるようにしたクロック復元部200を提案するものである。よって、このようなクロック復元部を除いた直列−並列変換部100のような受信部の他の構成要素はクロック埋め込みデータ(CED)信号を受信して復元する通常的な受信部と類似に構成されることができるので、以下では遅延同期ループ(DLL)だけを基礎として構成されたクロック復元部200の構成を詳しく説明する。

この時、前記受信部の装置で受信するクロック埋め込みデータ(CED)信号は、送ろうとするデータ信号の間にクロック信号が埋め込まれた(embedding)信号であり、前記タイミング制御部で信号線を利用してデータ駆動部に送る。この時、前記クロック埋め込みデータ(CED)信号は、クロック信号が前記データ信号と同一のレベルと振幅を有して前記データ信号の間埋め込まれることが望ましいが、前記クロック信号がマルチレベルで埋め込まれて構成されることもできることは勿論である。この時、前記クロック埋め込みデータ(CED)信号は信号線を通じて受信部装置で受信する入力信号として、一つの差動信号(Differential Signal)で構成することができるだけではなく、単一信号(Single-ended Signal)で構成することもできる。
また、クロック埋め込みデータ(CED)信号は、クロック信号だけを含むか、クロック信号がデータ信号と共に埋め込まれた信号であり得る。そのため、本明細書において、クロック埋め込みデータ(CED)信号にクロック信号だけが含まれた場合は「第1クロック埋め込みデータ(CED)信号」と区分し、クロック信号がデータ信号に埋め込まれた場合には「第2クロック埋め込みデータ(CED)信号」と区分する。そして、信号の区分を必要としない場合は「クロック埋め込みデータ(CED)信号」と総称する。

図2は、本発明によるクロック信号が埋め込まれたクロック埋め込みデータ(CED)信号の例示図である。

図2を参照すれば、前記クロック埋め込みデータ(CED)は、データ信号と同一のレベルと振幅を有するクロック信号がデータ信号の間に周期的挿入され、挿入されたクロック信号の立上りエッジまたは立下りエッジを示すためにデータ信号とクロック信号との間にダミー信号が挿入されて構成される。この時、前記ダミー信号とクロック信号は、回路設計を容易にするために信号の幅をさらに広く可変することもできることは勿論である。

前記タイミング制御部は、データ信号を送る前に先ずクロック信号だけで構成されたクロック埋め込みデータ(CED)信号を送ることでクロック訓練(clock training)を始める。前記データ駆動部はクロック訓練期間の間に伝送される第1クロック埋め込みデータ(CED)信号によって埋め込まれたクロック信号の復元に使用する第1マスタークロック信号(MCLK)を生成する。第1マスタークロック信号(MCLK)が安定化されれば、LOCK信号(LOCK1〜LOCKN)は、“H”状態に遷移する。

前記タイミング制御部は、一定時間以後クロック訓練を終わらせてデータ信号とクロック信号を含む第2クロック埋め込みデータ(CED)信号の伝送を始める。仮に、データ伝送中にLOCK信号が“L”状態(論理ロー状態)に遷移すればタイミング制御部は直ちにクロック訓練を始め所定時間の間にクロック訓練を持続する。

図3は、本発明によるクロック復元部の構成図である。

図3を参照すれば、前記クロック復元部200は遅延同期ループ(DLL:Delay Locked Loop)だけを基礎として構成されて、送信部から伝送されるクロック埋め込みデータ(CED)信号からクロック信号を復元してデータ信号を検出するのに利用される一つ以上のサンプリングクロック信号と復元クロック信号を生成できるように、遅延クロック信号を提供する遅延同期ループ(DLL:Delay Locked Loop)を基礎として構成される。クロック復元部200は、前記クロック埋め込みデータ(CED)信号からマスタークロック信号(MCLK)を生成するクロック生成部210と、前記クロック生成部で生成されたマスタークロック信号(MCLK)を遅延させて、遅延程度による多様な位相を有する遅延クロック信号出力する遅延ライン220の遅延クロック信号を比べて位相差または時間差を検出する位相差検出器230と、前記位相差検出器230の比較結果によって遅延制御信号(VCTRL)を生成して、前記遅延ライン220に供給する低域通過フィルター240と、を含んで構成される。

前記クロック生成部(clock generator)210は、遅延ライン220から出力される多くの遅延クロック信号のうちで少なくともいずれか一つ以上の信号によってマスク信号(MASK)、プルアップ信号(PU)またはプルダウン信号(PD)を生成して、データ信号の間に埋め込まれたクロック信号を復元するように構成される。よって、前記クロック生成部210は、遅延ライン220から出力される複数の遅延クロック信号(CK1,CK2,…,CK2N+1)を入力として受信されて、前記複数の遅延クロック信号が生成される前にはクロック訓練期間の間に入力されるクロック埋め込みデータ(CED)信号によって第1マスタークロック信号(MCLK)を生成する。この時、前記複数の遅延クロック信号の個数は少なくとも2N+1個より大きいか、または同じでなければならないし、ここで、前記Nは周期的に埋め込まれた各クロックビットの間に存在するデータビットの個数を示す自然数である。
本発明の実施例において、クロック訓練期間に生成されたマスタークロック信号(MCLK)は第1マスタークロック信号(MCLK)と記載し、クロック訓練期間後に生成されたマスタークロック信号(MCLK)は第2マスタークロック信号(MCLK)と記載し、これらを総称する場合、マスタークロック信号(MCLK)と記載する。
また、本発明の実施例において、第1マスタークロック信号(MCLK)によって遅延ライン220から出力される遅延クロック信号(CK ,CK ,…,CK 2N+1 )は第1遅延クロック信号と記載し、第2マスタークロック信号(MCLK)によって遅延ライン220から出力される遅延クロック信号(CK ,CK ,…,CK 2N+1 )は第2遅延クロック信号と記載し、これらを総称する場合、遅延クロック信号と記載する。

図4は、本発明によるクロック生成部の構成図である。

図4を参照すれば、前記クロック生成部210は前記複数の遅延クロック信号を受信してマスク信号(MASK)を生成するマスク信号生成部211と、前記マスク信号によって遮断スイッチをスイチングさせて、クロック埋め込みデータ(CED)信号の伝達状態を調節する通過スイッチ212と、前記タイミング制御部から伝送されたLOCK信号とマスク信号(MASK)によって前記クロック埋め込みデータ(CED)信号の直接的な伝達可否を遮断する遮断スイッチ213と、前記遮断スイッチ213が遮られた場合前記複数の遅延クロック信号(CK1,CK2,…,CK2N+1)のうち少なくとも一つ以上の信号によってお互いに相補的に動作して、マスタークロック信号(MCLK)を生成して出力するプルアップ部(Pull up)214とプルダウン部(Pull down)215、及び前記プルアップ部214の一端を電圧電源(VDD)に連結させる第1スイッチ216と前記プルダウン部215の一端を接地電源(GND)に連結させる第2スイッチ217を含んで構成される。この時、前記LOCK信号は、クロック訓練期間が終わったことを示す信号として、遅延同期ループ動作が安定化されたことを示すか、または外部入力信号が安定化されたことを示す。

前記マスク信号生成部(Mask signal generator)211は、クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号を復元するために前記遅延ライン220で複数のインバーターを通りながら遅延された後出力される複数の遅延クロック信号(CK1,CK2,…,CK2N+1)を入力されて、クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号の立上りエッジまたは立下りエッジを検出するためのマスク信号(MASK)を生成するマスキング回路で構成される。

前記通過スイッチ212は、前記LOCK信号によってスイチングしながら遮断スイッチ213の動作を制御して、クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号のエッジを検出するためのマスク信号(MASK)を伝達することができるように、前記マスク信号生成部211に一端が連結されて、クロック埋め込みデータ(CED)信号がクロック生成部の出力に伝達されることを遮断する遮断スイッチ213に他端が連結されて構成される。

この時、前記通過スイッチ212は、LOCK信号によって前記マスク信号(MASK)が遮断スイッチ213に連結されるか、または“1”の論理値、すなわち論理ハイ状態を示す値が遮断スイッチ213に連結されるように構成される。すなわち、前記LOCK信号が論理ハイ状態である場合には、前記マスク信号(MASK)によって遮断スイッチ213が動作し、前記LOCK信号が論理ロー状態である時には、前記第1クロック埋め込みデータ(CED)信号が第1マスタークロック信号(MCLK)として出力されるように構成される。

また、前記遮断スイッチ213は、前記受信部装置に連結された信号線に一端が連結されて、前記遅延ライン220に他端が連結されて構成されて、第1クロック埋め込みデータ(CED)信号が第1マスタークロック信号(MCLK)として前記遅延ライン220にそのまま伝達されることを調節して、第2クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号のエッジを検出するマスク信号(MASK)を前記通過スイッチ212から受信するように構成される。

また、前記遮断スイッチ213の他端は、前記遅延ライン220に連結されるプルアップ部214とプルダウン部215の連結ノードにも共に連結されて、第2クロック埋め込みデータ(CED)信号の出力を遮断して、プルアップまたはプルダウン動作によって復元された第2マスタークロック信号(MCLK)を出力するように構成される。

それによって、前記遮断スイッチ213は、前記LOCK信号が論理ハイ状態である場合に通過スイッチ212から伝送されるマスク信号(MASK)によって動作し、前記第2クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号の立上りエッジまたは立下りエッジを検出するように制御されて、前記LOCK信号が論理ロー状態である時には、“1”の論理値によって動作しながら前記第1クロック埋め込みデータ(CED)信号が第1マスタークロック信号(MCLK)として出力されるように構成される。

この時、前記LOCK信号が論理ロー(L)状態である場合には、クロック訓練期間であるので、前記通過スイッチ212が“1”の論理値に連結されて前記遮断スイッチ213は前記マスク信号(MASK)の論理状態と無関にいつも前記第1クロック埋め込みデータ(CED)信号を第1マスタークロック信号(MCLK)にそのまま伝達する。よって、前記クロック生成部210でクロック訓練期間の間に伝送された第1クロック埋め込みデータ(CED)信号のクロック信号が第1マスタークロック信号(MCLK)として遅延ライン220に伝達される。

すなわち、第2クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号のエッジ(edge)を復元するためには、タイミング制御部での伝送時にデータ信号の間に挿入されたクロック信号の周期に対応する周期を有す信号が必要になるが、このよう信号は従来のリファレンスクロック(Reference clock)を発生するための別途の発振器がなくても、前記クロック訓練期間の間に送信される第1クロック埋め込みデータ(CED)信号を前記クロック生成部210でそのまま出力させて得ることができる。この時、得られる信号が第1マスタークロック信号(MCLK)である。第1マスタークロック信号(MCLK)は、電圧制御遅延ライン(VCDL)や電流制御遅延ライン(CCDL)でなされた遅延ライン220に伝達される。

しかし、前記LOCK信号が論理ハイ(H)状態である場合には、前記マスク信号生成部211で発生されたマスク信号(MASK)によってクロック埋め込みデータ(CED)信号の伝達可否が制御されて、クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号の立上りエッジまたは立下りエッジ検出される。すなわち、前記マスク(MASK)信号が論理ハイ(H)状態である区間では、クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号のエッジが検出されて伝達される。しかし、前記マスク(MASK)信号が論理ロー(L)状態である区間では前記遮断スイッチ213を動作させて、クロック埋め込みデータ(CED)信号がそのまま伝達されること遮断され、一つ以上の遅延クロック信号を利用してプルアップ部214やプルダウン部215の動作によってクロック埋め込みデータ(CED)信号のクロック信号のエッジを除いた残り部分復元される

前記プルアップ部(Pull-up)214とプルダウン部(Pull-down)215は、前記LOCK信号が論理ハイ状態でマスク信号(MASK)が論理ロー状態である場合に前記複数の遅延クロック信号(CK1,CK2,…,CK2N+1)のうち少なくとも一つ以上の信号を使用するか、または少なくとも一つ以上の信号を組み合わせてプルアップ信号(PU信号)またはプルダウン信号(PD)を生成することでプルアップ及びプルダウン動作を行ってクロック埋め込みデータ(CED)信号に埋め込まれたクロック信号のエッジ(edge)を除いた残り部分を復元する。

この時、前記プルアップ部(pull-up)214は、第1スイッチ216を通じて一端が電圧電源(VDD)に連結されて、前記プルダウン部(pull-down)215も第2スイッチ217を通じて接地電源(GND)に連結されるように構成されるように構成される。前記第1スイッチ216と第2スイッチ217は、前記LOCK信号が論理ロー状態(L)である場合にはスイッチが遮られて、前記LOCK信号が論理ハイ状態(H)である場合に連結されるように前記LOCK信号によって制御される。

それによって、前記LOCK信号が論理ロー状態である場合前記第1スイッチ216は、前記プルアップ部214が、電源電圧(VDD)が連結されることを遮断して、前記第2スイッチ217は前記プルダウン部215が接地電源(GND)に連結されることを遮断して、前記LOCK信号が論理ハイ状態である場合、前記第1スイッチ216は前記プルアップ部214を電源電圧(VDD)に連結させて、前記第2スイッチ217は前記プルダウン部215を接地電圧(GND)に連結させる。

このように、前記第1スイッチ216及び第2スイッチ217の動作が前記LOCK信号によって制御されることで、遅延同期ループ(DLL)のLOCK信号が論理ロー状態(L)である時前記プルアップ部214とプルダウン部215の誤動作によってマスタークロック信号(MCLK)が間違って生成されることを防止することができる。

したがって、前記プルダウン信号(PD)は、プルアップ部214が消えて電圧電源(VDD)と接地電源(GND)との間に通路が形成されなくて、論理ロー出力になる入力に対して出力に接地電源(GND)の電圧値を出力し、前記プルアップ信号(PU)はその出力ノードの電位を電源電圧(VDD)に引き上げてプルダウン部215を遮断して、電圧電源(VDD)から接地電源(GND)に至る通路を形成しなくて、論理ハイ出力になる入力組合に対して出力に電圧電源(VDD)の電圧値を出力する。このような前記プルアップ部214とプルダウン部215でのスイチング動作によって決まった値がマスタークロック信号(MCLK)に出力されて、遅延ライン220に伝達される。

前記遅延ライン220は電圧制御遅延ライン(VCDL:Voltage controlled delay line)220や電流制御遅延ライン(CCDL:Current controlled delay line)で構成されることができるし、出力された遅延クロック信号が再び入力されループィードバックループを持たないで、クロック生成部210から出力されるマスタークロック信号(MCLK)を入力されて遅延させて出力することができる複数個の遅延手段が具備された遅延同期ループ(DLL:Delay Locked Loop)のみを基礎として構成される。

以下、前記遅延ライン220は電圧制御遅延ライン(VCDL)220と指称するが、これに限定されないことは勿論である。また、図3には前記遅延手段がインバーターで構成されたものが示されているが、前記遅延手段はインバーターに限定されないで他の遅延セルや遅延素子で構成されることもできることは勿論である。

遅延ライン220は、クロック訓練期間の間に前記クロック生成部210から出力されるマスタークロック信号(MCLK)を遅延させて第1遅延クロック信号を生成する。また、遅延ライン220は、前記クロック訓練期間が終了した後には前記プルアップ部とプルダウン部の動作によって前記第2クロック埋め込みデータ(CED)信号に含まれているクロック信号のエッジを除いた残り部分を復元した信号を第2マスタークロック信号(MCLK)に受信して遅延させることで第2遅延クロック信号を生成する。

遅延ライン220に具備された多数個のインバーターは、2個のインバーター対を一つの遅延単位にして、このように2個のインバーターでなされたインバーター対を通過しながら遅延クロック信号(CK1,CK2,CK3,…,CK2N+1)を生成して出力する。

この時、前遅延ライン220から出力される前記複数の遅延クロック信号は、クロック生成部210に伝送されてデータの間に挿入されたクロック信号のエッジを除いた残り部分を復元することができる。すなわち、前記遅延クロック信号は2個のインバーター対を通過しながら遅延されたクロック信号で構成されて、遅延クロック信号のうちで選択された任意のクロック信号が前記クロック生成部210に入力されて、前記LOCK信号が論理ハイ状態であり、前記マスク信号(MASK)が論理ロー状態である場合にプルアップ部(Pull-up)214またはプルダウン部(Pull-down)215動作させ、クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号のエッジ(edge)を除いた残り部分を復元する。

また、前遅延ライン220の入力信号であるマスタークロック信号(MCLK)及び前遅延ライン200で遅延された複数の遅延クロック信号のうちで任意の二つのクロック信号は、前記複数のインバーターを通過しながら遅延されるクロック信号の遅延程度を比べるために、前記位相差検出器230に伝送される。

前記位相差検出器(Phase detector)230は、遅延ライン220の入力信号であるマスタークロック信号(MCLK)と遅延ライン220で遅延された複数のクロック信号のうちで任意の二つのクロック信号を入力として有して、二つのクロック信号の時間差によって遅延量制御信号であるアップ/ダウン信号(UP/DN)を生成して、低域通過フィルター240に出力するように構成される。

この時、前記位相差検出器230は、前記LOCK信号が論理ハイ状態になって前記遅延同期ループ(DLL)がロック(lock)状態(同期状態)になった時、前記クロック生成部210から出力されたマスタークロック信号(MCLK)及遅延ライン220から出力される複数の遅延クロック信号(CK1,CK2,CK3,…,CK2N+1)のうちで時間差が、クロックビットが挿入される周期と等しい任意の二つのクロック信号を比較対象である入力として有する。図4では、1次遅延された第1遅延クロック信号(CK1)と、前記電圧制御遅延ラインに具備された多数個のインバーター対をすべて通過しながら遅延された第2N+1遅延クロック信号(CK2N+1)を二つの入力にして、このような二つの入力クロック信号の時間差によって前記アップ/ダウン信号を生成するように構成されることを一例として示しているが、前記位相差検出器の入力として選択される2個の遅延クロック信号がこれに限定されないことは勿論である。

すなわち、前記第1遅延クロック信号(CK1)と第2N+1遅延クロック信号(CK2N+1)の時間差が正の信号であるアップ信号(UP)である場合に電荷ポンプである低域通過フィルター40が電荷を充電させて、前記時間差が負の信号であるダウン信号(DN)である場合に電荷ポンプである前記低域通過フィルター40が電荷を放電させることで、前記遅延ライン220遅延程度が制御される

前記低域通過フィルター240は、前記アップ/ダウン信号(UP/DN)の高周波成分を除去または減少させて遅延ラインの遅延程度を調節する信号を供給するものとして、前記実施例では電荷ポンプ(Charge pump)で構成することを示したが、これに限定されないで多様なループフィルターで構成されることができることは勿論である。

図3で前記低域通過フィルター240は、前記アップ/ダウン信号(UP/DN)を入力され遅延ライン220での遅延程度を調節する電圧制御信号(VCTRL)を遅延ライン220に出力するために、出力端子が前記電圧制御遅延ライン220に具備された複数のインバーターに連結されて構成される。それによって、前記低域通過フィルター240は前記位相差検出器230で二つのクロック信号の時間差によって生成されたアップ/ダウン信号の高周波成分を除去するか、または減少させて前記電圧制御信号(VCTRL)を出力する。

図5は、本発明によるクロック復元部の動作を示すタイミング図である。

図5を参照すれば、クロック埋め込みデータ(CED)信号の間に挿入されたクロック信号の立上りエッジまたは立下りエッジを復元するために復元する初期に復元するクロック信号の周期に対応する周期を有するクロック信号を含む第1クロック埋め込みデータ(CED)信号が必要になる。よって、前記LOCK信号が論理ロー状態であるクロック訓練期間の間に送信部から伝送される第1クロック埋め込みデータ(CED)信号そのままを前記クロック生成部210で第1マスタークロック信号(MCLK)に出力して遅延ライン20に伝達する。この時、前記クロック訓練期間の間LOCK信号は、論理ロー状態(L)から論理ハイ状態(H)に変更されて、別途の発振器が具備されていなくても、このようなクロック訓練期間の間クロック信号の復元に利用される第1マスタークロック信号(MCLK)を生成することができる。

クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号を復元するために、前記遅延ライン220で遅延された少なくとも一つ以上遅延クロック信号を利用して前記クロック埋め込みデータ(CED)信号の立上りエッジまたは立下りエッジを検出するためのマスク信号(MASK)と、前記マスク信号によって検出された部分を除いたクロック信号の残り部分を生成するためプルアップ部(Pull-up)214とプルダウン部(Pull-down)215を駆動する信号であるプルアップ信号(PU)とプルダウン信号(PD)が生成される

図5に示されたように、前記遅延クロック信号は各遅延手段で遅延された程度に少しずつ遅延されて第1遅延クロック信号(CK1)と第2N+1遅延クロック信号(CK2N+1)の遷移時点が一致する場合にはアップ/ダウン信号が不必要で現状態を維持するが、二つの信号の遷移時点が一致しなくなって二つの信号の位相差が発生する場合には、低域通過フィルター240での充電と放電を通じて生成される電圧制御信号(VCTLR)によって遅延程度を調整する。
図5は、マスク信号(MASK)が第2N−1遅延クロック信号(CK 2N−1 )と第2N+1遅延クロック信号(CK 2N+1 )の立上りエッジに同期されて組合わされることで生成されたことを例示している。すなわち、図5は、遅延クロック信号(CK ,CK ,CK ,…,CK 2N+1 )のうちで二つの信号の位相差内にクロック信号のエッジが位置する二つの遅延クロック信号を選択して生成されたマスク信号(MASK)を例示している。
また、図5は、プルアップ信号(PU)が第2N+1遅延クロック信号(CK 2N+1 )の立上りエッジに同期されて生成されたことを例示しており、プルダウン信号(PD)は第2N−1遅延クロック信号(CK 2N−1 )の立上りエッジに同期されて生成されたことを例示している。すなわち、図5は、マスク信号(MASK)の終了時点と一致する立上りエッジを有する第2N+1遅延クロック信号(CK 2N+1 )を利用して、エッジ以後の信号を生成するためのプルアップ信号(PU)を例示しており、プルアップ信号(PU)として利用される第2N+1遅延クロック信号(CK 2N+1 )の終了時点と一致する立上りエッジを有する第2N−1遅延クロック信号(CK 2N−1 )を利用して、クロック信号の復元を終了するためのプルダウン信号(PD)を例示している。

記LOCK信号と前記マスク信号生成部211で生成されたマスク信号(MASK)がすべて論理ハイである場合のみに前記クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号のエッジが検出され、前記マスク信号(MASK)が論理ローである場合には、プルアップ部214とプルダウン部215を動作させるプルアップ信号(PU)とプルダウン信号(PD)によってクロック信号のエッジを除いた残り部分が復元される

それによって、別途の位相同期ループを利用しなくてジッタの累積を防止して別途の内部発振器を具備しないながらも、データ信号と同一なレベル及び振幅を有する前記クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号が復元可能であり、復元クロック信号(Recovered clock)を出力できる。

図6は、本発明によるクロック復元部の他の動作を示すタイミング図である。

図6を参照すれば、前述したようにクロック埋め込みデータ(CED)信号に埋め込まれたクロック信号を復元するために、クロック訓練期間の間のクロック埋め込みデータ(CED)信号が遅延ライン220で遅延されて出力される少なくとも一つ以上の第1遅延クロック信号を利用して前記クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号の立上りエッジまたは立下りエッジを検出するためのマスク信号(MASK)と、該マスク信号によって検出された部分を除い残り部分を生成するためのプルアップ信号(PU)とプルダウン信号(PD)が生成される

図6に示されたクロック埋め込みデータ(CED)信号は、クロック信号に先立つダミー(dummy)ビット具備されたことを示して、LOCK信号とマスク信号(MASK)がすべて論理ハイである状態でこのようなダミービット以後クロック信号の遷移認知されて、クロック埋め込みデータ(CED)信号に埋め込まれたクロック信号の立上りエッジまたは立下りエッジが検出される。この時、前記クロック埋め込みデータ(CED)信号の立上りエッジを検出するか、または立下りエッジを検出するかによってプルアップ部とプルダウン部を駆動するプルアップ信号(PU)とプルダウン信号(PD)の順序は変更されることができる。

このように、受信部装置でクロック訓練期間の間に伝送される第1クロック埋め込みデータ(CED)信号を利用して、受信部装置で利用する初期の第1マスタークロック信号を生成して、このような初期の第1マスタークロック信号によって生成されたマスク信号でデータ信号の間に同一の大きさで埋め込まれたクロック信号のエッジ(edge)を検出して、このように検出された部分を除いたクロック信号の残り部分を復元して第2マスタークロック信号を生成し、第2のマスタークロック信号(MCLK)が遅延された第2遅延クロック信号を選択して復元クロック信号(recovered clock)として出力することで、内部発振するクロック信号を生成するための位相同期ループ(PLL)を具備しないで遅延同期ループ(DLL)のみを基礎として電圧制御遅延ライン220の出力信号、すなわち遅延クロック信号から復元クロック信号を選択して出力することができる。

以上では本発明に対する技術思想を添付図面と共に詳述したが、これは本発明の望ましい実施例を例示的に説明したが、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。

100 直列−並列変換部
200 クロック復元部
210 クロック生成部
211 マスク信号生成部
212 通過スイッチ
213 遮断スイッチ
214 プルアップ部
215 プルダウン部
216 第1スイッチ
217 第2スイッチ
220 電圧制御遅延ライン
230 位相差検出器
240 低域通過フィルター

Claims (16)

  1. クロック信号を復元して出力するクロック復元部と、データ信号を復元して出力する直列−並列変換部が具備された受信部装置において、
    前記クロック復元部は、
    クロック訓練期間に前記クロック信号だけを含み、前記クロック訓練期間後に前記データ信号の間に周期的に埋め込まれた前記クロック信号を含むクロック埋め込みデータ(CED)信号を受信し、
    第1および第2遅延クロック信号を受信し、前記クロック埋め込みデータ(CED)信号の前記データ信号に埋め込まれた前記クロック信号のエッジを検出するためのマスク信号を生成し、
    前記クロック訓練期間を区分するLOCK信号によって前記マスク信号や固定された論理状態値を選択し、
    前記固定された論理状態値によって前記クロック訓練期間に対応して前記クロック埋め込みデータ(CED)信号から第1マスタークロック信号を生成し、
    前記クロック訓練期間後に前記クロック埋め込みデータ(CED)信号から第2マスタークロック信号を生成し、
    前記クロック訓練期間後に前記第1マスタークロック信号を位相差を有するように遅延した前記第1遅延クロック信号として前記第2マスタークロック信号を生成し、その後、前記第2マスタークロック信号を位相差を有するように遅延した第2遅延クロック信号として前記第2マスタークロック信号を生成し、
    前記第2マスタークロック信号は、前記マスク信号によって前記クロック信号のエッジを検出し、前記第1マスタークロック信号および前記第1遅延クロック信号、または前記第2マスタークロック信号および前記第2遅延クロック信号のうちのいずれか一つから選択された一つ以上の信号によるプルアップおよびプルダウンで前記エッジ以後の信号を復元して生成され、
    前記第2遅延クロック信号から復元クロック信号を提供することを特徴とする遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  2. 前記クロック復元部は、
    前記クロック訓練期間に入力される前記クロック埋め込みデータ信号を前記第1マスタークロック信号として出力し、前記クロック訓練期間後に順次に生成される前記第1遅延クロック信号と前記第2遅延クロック信号として入力される前記クロック埋め込みデータ(CED)信号の前記データ信号に埋め込まれた前記クロック信号を復元して前記第2マスタークロック信号として出力するクロック生成部と;
    複数個の遅延手段が具備されて、前記第1マスタークロック信号を遅延して位相差を有する前記第1遅延クロック信号として出力し、前記第2マスタークロック信号を遅延して位相差を有する前記第2遅延クロック信号として出力する遅延ラインと;
    前記第1マスタークロック信号及び前記第1遅延クロック信号、または前記第2マスタークロック信号及び前記第2遅延クロック信号のうちいずれか一つから選択された二つの信号の間の時間差や位相差を検出したアップ/ダウン信号を生成する位相差検出器と;
    前記位相差検出器により生成された前記アップ/ダウン信号によって前記遅延ラインの遅延程度を調節する電圧制御信号を前記遅延手段に供給する低域通過フィルターを含んで構成されることを特徴とする請求項1に記載の遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  3. クロック信号を復元して出力するクロック復元部と、データ信号を復元して出力する直列−並列変換部が具備された受信部装置において、
    前記クロック復元部は、
    クロック訓練期間に前記クロック信号だけを含み、前記クロック訓練期間後に前記データ信号の間に周期的に埋め込まれた前記クロック信号を含むクロック埋め込みデータ(CED)信号を受信し、
    前記クロック訓練期間の前記クロック埋め込みデータ(CED)信号から第1マスタークロック信号を生成し、
    前記クロック訓練期間後に前記クロック埋め込みデータ(CED)信号から第2マスタークロック信号を生成し、
    前記クロック訓練期間後に前記第1マスタークロック信号を位相差を有するように遅延した第1遅延クロック信号として前記第2マスタークロック信号を生成し、その後、前記第2マスタークロック信号を位相差を有するように遅延した第2遅延クロック信号として前記第2マスタークロック信号を生成し、
    前記第2遅延クロック信号から復元クロック信号を提供し、
    前記クロック復元部は、
    前記クロック訓練期間に入力される前記クロック埋め込みデータ信号を前記第1マスタークロック信号として出力し、前記クロック訓練期間後に順次に生成される前記第1遅延クロック信号と前記第2遅延クロック信号として入力される前記クロック埋め込みデータ(CED)信号の前記データ信号に埋め込まれた前記クロック信号を復元して前記第2マスタークロック信号として出力するクロック生成部と;
    複数個の遅延手段が具備されて、前記第1マスタークロック信号を遅延して位相差を有する前記第1遅延クロック信号として出力し、前記第2マスタークロック信号を遅延して位相差を有する前記第2遅延クロック信号として出力する遅延ラインと;
    前記第1マスタークロック信号及び前記第1遅延クロック信号、または前記第2マスタークロック信号及び前記第2遅延クロック信号のうちいずれか一つから選択された二つの信号の間の時間差や位相差を検出したアップ/ダウン信号を生成する位相差検出器と;
    前記位相差検出器により生成された前記アップ/ダウン信号によって前記遅延ラインの遅延程度を調節する電圧制御信号を前記遅延手段に供給する低域通過フィルターと、を含んで構成され、
    前記クロック生成部は、
    前記第1及び第2遅延クロック信号を受信して前記クロック埋め込みデータ(CED)信号の前記データ信号に埋め込まれた前記クロック信号のエッジを検出するためのマスク信号を生成するマスク信号生成部と;
    前記クロック訓練期間を区分するLOCK信号によって前記マスク信号や固定された論理状態値を出力する通過スイッチと;
    前記通過スイッチで印加される前記固定された論理状態値によって前記クロック訓練期間に対応してクロック埋め込みデータ(CED)信号を前記第1マスタークロック信号として出力し、前記マスク信号によって前記クロック訓練期間後に前記クロック埋め込みデータ(CED)信号の前記データ信号に埋め込まれた前記クロック信号のエッジを検出して前記第2マスタークロック信号として出力する遮断スイッチと;及び
    前記クロック訓練期間に対応してターンオフされ、前記クロック訓練期間後に前記第1マスタークロック信号及び前記第1遅延クロック信号、または前記第2マスタークロック信号及び前記第2遅延クロック信号のうちいずれか一つから選択された一つ以上の信号によって相補的に動作し、前記マスク信号によって前記遮断スイッチが遮られれば、前記エッジ以後の信号を復元して前記第2マスタークロック信号として出力するプルアップ部(Pull up)とプルダウン部(Pull down)を含んで構成されることを特徴とする遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  4. 前記通過スイッチは、前記LOCK信号が論理ロー状態である場合クロック訓練期間として認識して前記固定された論理状態値として論理ハイ状態を示す値を前記遮断スイッチに印加して、
    前記遮断スイッチは、前記通過スイッチから前記論理ハイ状態を示す値によって前記クロック埋め込みデータ(CED)信号をそのまま前記第1マスタークロック信号(MCLK)として出力して、前記遅延ラインに送るように構成されたことを特徴とする請求項3に記載の遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  5. 前記通過スイッチは、前記LOCK信号が論理ハイ状態である場合前記マスク信号を前記遮断スイッチに印加して、
    前記遮断スイッチは、前記マスク信号が論理ハイ状態である区間で前記クロック埋め込みデータ(CED)信号の前記クロック信号のエッジを検出して前記遅延ラインに出力して、前記マスク信号が論理ロー状態である区間では前記クロック埋め込みデータ(CED)信号が伝達されることを遮断することを特徴とする請求項3に記載の遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  6. 前記遅延ラインは、少なくとも2N+1個より多いか、または同じ個数の遅延手段を具備し、前記Nは、前記クロック埋め込みデータ(CED)信号に周期的に埋め込まれる各クロックビットの間に存在するデータビットの個数を示す自然数であることを特徴とする請求項2に記載の遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  7. 前記遅延ラインは、電圧制御遅延ライン(VCDL)または電流制御遅延ライン(CCDL)で構成されることを特徴とする請求項2に記載の遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  8. 前記遅延手段は、インバーターで構成されることを特徴とする請求項2に記載の遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  9. 前記低域通過フィルターは、出力端子が前記遅延ラインに連結された電荷ポンプで構成されることを特徴とする請求項2〜8のうちいずれか一つに記載の遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  10. 前記クロック埋め込みデータ(CED)信号は、前記データ信号と同一の振幅とレベルを有するクロック信号が周期的に前記データ信号の間に埋め込まれることを特徴とする請求項1に記載の遅延同期ループを基礎としたクロック復元部が具備された受信部装置。
  11. クロック埋め込みデータ(CED)信号が入力されれば、マスタークロック信号を出力するクロック生成部と;
    前記マスタークロック信号が入力されれば、前記マスタークロック信号から遅延された遅延クロック信号を生成する遅延ラインと;を含み、
    前記遅延クロック信号のうちの一つ以上を利用してマスク信号を生成し、クロック訓練期間を区分するLOCK信号によって前記マスク信号を選択し、前記マスク信号を利用して前記クロック埋め込みデータ(CED)信号の前記クロック信号の遷移エッジを検出して、前記クロック埋め込みデータ信号に含まれたクロック信号を復元することを特徴とするクロック復元回路。
  12. 前記クロック生成部は、
    クロック信号を含む第1クロック埋め込みデータ(CED)信号が入力される時に第1マスタークロック信号を出力し、
    データ信号にクロック信号が埋め込まれた第2クロック埋め込みデータ(CED)信号が入力される時に第2マスタークロック信号を出力し、
    前記遅延クロック信号のうちの一つ以上を利用して、前記第1クロック埋め込みデータ(CED)信号の遷移エッジを検出して、前記第1クロック埋め込みデータ(CED)信号から復元された前記第1マスタークロック信号を出力する第1復元動作を行い、
    前記遅延クロック信号のうちの一つ以上を利用して、前記第2クロック埋め込みデータ(CED)信号の遷移エッジを検出して、前記第2クロック埋め込みデータ(CED)信号から復元された前記第2マスタークロック信号を出力する第2復元動作を行うことを特徴とする請求項11に記載のクロック復元回路。
  13. 前記第1復元動作は、前記クロック信号の訓練期間の間に行われることを特徴とする請求項12に記載のクロック復元回路。
  14. 復元された前記クロック信号は、前記遅延クロック信号のうちの一つまたは前記マスタークロック信号であることを特徴とする請求項11に記載のクロック復元回路。
  15. 前記クロック埋め込みデータ(CED)信号は、クロック信号だけを含むことを特徴とする請求項11に記載のクロック復元回路。
  16. クロック埋め込みデータ(CED)信号が入力されれば、マスタークロック信号を出力するクロック生成部と;
    前記マスタークロック信号が入力されれば、前記マスタークロック信号から遅延された遅延クロック信号を生成する遅延ラインと;
    前記遅延クロック信号のうちで任意の二つの信号の位相差を比較し、前記位相差に対応して前記遅延ラインの遅延量を制御する位相差検出回路と;を含み、
    前記遅延クロック信号のうちの一つ以上を利用してマスク信号を生成し、クロック訓練期間を区分するLOCK信号によって前記マスク信号を選択し、前記マスク信号を利用して前記クロック埋め込みデータ(CED)信号の前記クロック信号の遷移エッジを検出して、前記クロック埋め込みデータ信号に含まれたクロック信号を復元することを特徴とするクロック復元部。
JP2010550615A 2009-02-13 2010-02-09 遅延同期ループを基礎としたクロック復元部が具備された受信部装置 Active JP5579625B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2009-0011727 2009-02-13
KR20090011727A KR101169210B1 (ko) 2009-02-13 2009-02-13 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
PCT/KR2010/000780 WO2010093158A2 (ko) 2009-02-13 2010-02-09 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치

Publications (2)

Publication Number Publication Date
JP2011514560A JP2011514560A (ja) 2011-05-06
JP5579625B2 true JP5579625B2 (ja) 2014-08-27

Family

ID=42562171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010550615A Active JP5579625B2 (ja) 2009-02-13 2010-02-09 遅延同期ループを基礎としたクロック復元部が具備された受信部装置

Country Status (6)

Country Link
US (1) US8611484B2 (ja)
JP (1) JP5579625B2 (ja)
KR (1) KR101169210B1 (ja)
CN (1) CN101999144B (ja)
TW (1) TWI452838B (ja)
WO (1) WO2010093158A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125504B1 (ko) * 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
KR101681782B1 (ko) * 2010-09-02 2016-12-02 엘지디스플레이 주식회사 액정표시장치
CN102769430B (zh) * 2011-05-04 2015-03-18 智原科技股份有限公司 时钟产生方法、无参考频率接收器以及无晶体振荡器系统
KR101978937B1 (ko) * 2012-03-16 2019-05-15 주식회사 실리콘웍스 전원 잡음에 둔감한 표시장치용 소스 드라이버
US8797075B2 (en) * 2012-06-25 2014-08-05 Intel Corporation Low power oversampling with reduced-architecture delay locked loop
US8779815B2 (en) 2012-06-25 2014-07-15 Intel Corporation Low power oversampling with delay locked loop implementation
KR101327221B1 (ko) * 2012-07-06 2013-11-11 주식회사 실리콘웍스 클럭생성기, 데이터 수신부 및 마스터 클럭신호 복원방법
TWI567705B (zh) 2012-12-27 2017-01-21 天鈺科技股份有限公司 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法
US9881579B2 (en) * 2013-03-26 2018-01-30 Silicon Works Co., Ltd. Low noise sensitivity source driver for display apparatus
KR20150044318A (ko) * 2013-10-16 2015-04-24 엘지디스플레이 주식회사 표시장치와 그 구동 방법
TWI547102B (zh) 2014-08-08 2016-08-21 瑞昱半導體股份有限公司 多通道時序回復裝置
JP6468763B2 (ja) * 2014-09-08 2019-02-13 ラピスセミコンダクタ株式会社 データ処理装置
KR20160033316A (ko) * 2014-09-17 2016-03-28 엘지디스플레이 주식회사 표시장치
KR20160107847A (ko) * 2015-03-06 2016-09-19 주식회사 실리콘웍스 디스플레이 신호 전송 장치 및 방법
JP2016194562A (ja) * 2015-03-31 2016-11-17 シナプティクス・ジャパン合同会社 表示ドライバ、表示装置及び表示装置システム
KR20170008390A (ko) 2015-07-14 2017-01-24 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치
KR101930532B1 (ko) 2017-09-26 2018-12-19 주식회사 티엘아이 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319890B1 (ko) * 1999-01-26 2002-01-10 윤종용 지연동기루프 및 이에 대한 제어방법
KR100400043B1 (ko) 2001-06-11 2003-09-29 삼성전자주식회사 데이터 복원 회로 및 방법
KR20030052667A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 지연 고정 루프 회로
KR100562860B1 (ko) * 2005-09-23 2006-03-14 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법
US7705841B2 (en) * 2006-01-20 2010-04-27 Novatek Microelectronics Corp. Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
KR100661828B1 (ko) * 2006-03-23 2006-12-20 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
KR100818729B1 (ko) 2006-07-31 2008-04-01 삼성전자주식회사 지연 동기 루프 회로 및 클럭 신호 발생 방법
JP4878969B2 (ja) * 2006-09-15 2012-02-15 株式会社リコー 遅延ロックループ回路
US7844021B2 (en) * 2006-09-28 2010-11-30 Agere Systems Inc. Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling
KR101266067B1 (ko) 2007-01-12 2013-05-22 삼성디스플레이 주식회사 클럭 임베디드 신호를 이용한 직렬 통신 방법 및 장치
TWI364219B (en) * 2007-08-20 2012-05-11 Novatek Microelectronics Corp High transmission rate interface for storing both clock and data signals
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
US7692462B2 (en) * 2008-01-25 2010-04-06 Himax Technologies Limited Delay-locked loop and a stabilizing method thereof
KR100868299B1 (ko) 2008-03-20 2008-11-11 주식회사 아나패스 클록 정보와 함께 데이터를 전송하는 방법 및 장치
JP4990315B2 (ja) * 2008-03-20 2012-08-01 アナパス・インコーポレーテッド ブランク期間にクロック信号を伝送するディスプレイ装置及び方法
KR100986041B1 (ko) 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템

Also Published As

Publication number Publication date
KR20100092562A (ko) 2010-08-23
CN101999144A (zh) 2011-03-30
WO2010093158A2 (ko) 2010-08-19
TWI452838B (zh) 2014-09-11
KR101169210B1 (ko) 2012-07-27
TW201115925A (en) 2011-05-01
JP2011514560A (ja) 2011-05-06
US8611484B2 (en) 2013-12-17
CN101999144B (zh) 2014-05-28
US20110286562A1 (en) 2011-11-24
WO2010093158A3 (ko) 2010-10-28

Similar Documents

Publication Publication Date Title
US9520883B2 (en) Frequency detection circuit and reception circuit
US8929498B2 (en) Techniques for varying a periodic signal based on changes in a data rate
CN103947116B (zh) 用于恢复阵发模式脉宽调制(pwm)和非归零(nrz)数据的装置和方法
US7542533B2 (en) Apparatus and method for calibrating the frequency of a clock and data recovery circuit
US4821297A (en) Digital phase locked loop clock recovery scheme
DE602004005291T2 (de) Verfahren und Schaltungsanordnung zur Datenrückgewinnung
US6310521B1 (en) Reference-free clock generation and data recovery PLL
CN100483946C (zh) 数字锁相环电路和方法
CN101316104B (zh) 用于全数字串化器-解串器的设备及相关方法
US7756232B2 (en) Clock and data recovery circuit
US8804888B2 (en) Wide band clock data recovery
US5399995A (en) CMOS circuit providing 90 degree phase delay
US5455540A (en) Modified bang-bang phase detector with ternary output
TW449956B (en) Digital phase locked loop capable of suppressing jitter
US8320770B2 (en) Clock and data recovery for differential quadrature phase shift keying
US6614314B2 (en) Non-linear phase detector
CN100508399C (zh) 锁定回路和同步方法
US7323917B2 (en) Method and apparatus for synthesizing a clock signal having a frequency near the frequency of a source clock signal
US8483345B2 (en) Circuit and method for receiving serial data and serial data transmission system and method using the same
US7746971B2 (en) Data recovery method, data recovery circuit, data transmitting/receiving apparatus and information processing apparatus
US8901976B2 (en) Synchronizing circuit and clock data recovery circuit including the same
CN1909441B (zh) 宽范围和可动态重新配置的时钟数据恢复结构
JP4955781B2 (ja) データ通信システムの高速パワーアップ
TWI308447B (en) High speed clock and data recovery system
JP2954070B2 (ja) デジタルpll回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130917

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140709

R150 Certificate of patent or registration of utility model

Ref document number: 5579625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250