JP2687930B2

JP2687930B2 - 受信装置

Info

Publication number: JP2687930B2
Application number: JP13157495A
Authority: JP
Inventors: 隆東海林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-05-30
Filing date: 1995-05-30
Publication date: 1997-12-08
Anticipated expiration: 2012-12-08
Also published as: JPH08331096A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、搬送波が情報信号によ
り変調されて伝送されるような周波数多元接続通信シス
テムの受信装置に関し、特にスペクトラム拡散変調方式
を用いた通信システムの受信装置に関する。

【０００２】

【従来の技術】この種の受信装置が適用される例とし
て、例えば特開平５−１２２２６４号に開示されている
ような、検波器で検波されたベースバンド信号（搬送を
含まない基底信号）をＡ／Ｄ変換器で軟判定識別するデ
ジタル復調器の自動利得制御回路がある。図４は、この
自動利得制御回路のブロック図であり、第一の検波器４
０５、第二の検波器４０６、９０度位相シフタ４０７、
第一のＡ／Ｄ変換器４０８、第二のＡ／Ｄ変換器４０
９、加算器４１０、積算器４１１、除算器４１２、基準
値発生器４１３、第一の乗算器４１４、第二の乗算器４
１５から構成されている。

【０００３】ここで入力端子４０１からバースト信号Ａ
１が入力されると、第一及び第二の検波器４０５，４０
６では、この信号Ａ１をそれぞれベースバンド信号Ｂ
１，Ｂ２に変換する。なおこのとき、第一の検波器４０
５は、ローカル端子４０４から入力される再生キャリア
信号により同期検波を行う。また、９０度位相シフタ４
０７は上記再生キャリア信号の位相を９０度変化させて
この信号を第二の検波器４０６に送り、同期検波させ
る。

【０００４】ここでベースバンド信号Ｂ１，Ｂ２は、そ
れぞれＡ／Ｄ変換器４０８，４０９に送られてデジタル
信号Ｃ１，Ｃ２に変換され、加算器４１０へ出力され
る。加算器４１０では、デジタル信号Ｃ１，Ｃ２を入力
してその平均値を１ビット毎に計算する。計算された平
均値Ｄ１は積算器４１１へ送られ、積算器４１１では各
バースト信号について積算・平均を行い、被バースト信
号についての振幅平均値Ｄ２を算出する。上記積算器４
１１で積算する区間は、ゲート入力端子４０２からのゲ
ート信号によって定められ、リセット入力端子４０３か
らのリセット信号によりその積算値がクリアされる。な
お、こうした積算は各バースト信号毎に行われる。

【０００５】こうして積算器４１１で演算された振幅平
均値Ｄ２は、除算器４１２へ送られる。除算器４１２で
は、この振幅平均値Ｄ２と基準値発生器４１３からの基
準値との比をとり、振幅誤差信号Ｄ３を計算する。この
振幅誤差信号Ｄ３は、第一及び第二の乗算器４１４，４
１５へ送られる。第一の乗算器４１４では、振幅誤差信
号Ｄ３と第一のＡ／Ｄ変換器４０８からのデジタル信号
Ｃ１とを乗算してその結果を出力端子４１６へ出力す
る。また、第二の乗算器４１５では、振幅誤差信号Ｄ３
と第二のＡ／Ｄ変換器４０９からのデジタル信号Ｃ２と
を乗算してその結果を出力端子４１７へ出力する。この
ようにして、この自動利得制御回路では、バースト状に
復調器へ入力される信号のレベル変動を、バースト単位
で吸収できるようにしている。

【０００６】

【発明が解決しようとする課題】一般に、ＣＤＭＡ（ｃ
ｏｄｅｄｉｖｉｓｉｏｎｍｕｌｔｉｐｌｅａｃｃ
ｅｓｓ）を用いた無線通信では、音声信号やデータ等、
伝送する情報量が多く、データ通信等の高速の伝送速度
が必要なときにはそれに合わせて拡散帯域幅を広げて、
割り当てられた無線帯域を１つの搬送波で全て使用して
いる。また、音声信号の通信のような低速の伝送速度で
も十分な場合は、拡散帯域幅を狭め、その代わりに複数
の搬送波を用いて割り当てられた無線帯域を分割して使
用することで、回線のキャパシティ（容量）を上げるよ
うにしている。

【０００７】このようなデジタル無線通信では、無線信
号を復調する際には、Ａ／Ｄ変換により受信信号を量子
化して扱うことが主流となっているが、上述したような
広帯域及び狭帯域の双方の信号を受信することを前提に
すると、Ａ／Ｄ変換は広帯域信号を基準にして行われ、
狭帯域信号は、複数の搬送波を一度に量子化し、その後
で各搬送波毎にフィルタを用いて分離・処理を行うこと
になる。

【０００８】ここで、Ａ／Ｄ変換器の前段に配設され複
数の各搬送波が混合して入力されるような回路では、Ａ
／Ｄ変換器側への入力信号レベルの超過を防ぐために、
受信した信号の全電力について利得調整が行われる。し
かし、例えば図３（ａ）に示す低速データのように各搬
送波の受信レベルが異なる場合は、各搬送波信号を分離
しフィルタリングした後の各搬送波信号の電力は、受信
信号の全電力を各搬送波の受信レベルの比で分割した値
となる。このため、受信レベルの低い搬送波を後段のＡ
／Ｄ変換器においてビット演算を行ってデジタル信号に
変換する場合に演算精度が悪くなるという問題がある。
特に、各回路間を接続する配線のビット数は限られてい
るため、各搬送波間のレベル差を全て許容することは不
可能となる。このため、各搬送波毎に上述の自動利得制
御回路を設けて対処する必要が生じるが、このようにす
ると回路規模が増大し集積化が困難になるという問題が
あった。

【０００９】従って本発明は、複数の搬送波を受信する
場合に各搬送波の受信レベルに左右されずに安定した演
算ビット精度を得ると共に、この際の回路規模の増大を
防ぐことを目的とする。

【００１０】

【課題を解決するための手段】このような課題を解決す
るために本発明は、複数の搬送波信号の分離・抽出を行
う各フィルタと、各フィルタの出力を各個にビットシフ
トして出力信号レベルを可変する各シフト回路と、各シ
フト回路の各出力レベルを各個に検出して各シフト回路
へレベルシフト情報として帰還するレベル検出回路とを
設けたものである。また、レベル検出回路は、時分割多
重された各搬送波信号に対しても同様に時分割で各搬送
波レベルの検出を行い、各搬送波間のレベル差を許容す
るための利得制御を可能としたものである。

【００１１】

【作用】複数の搬送波を受信する場合は、１個のレベル
検出回路を時分割で使用して各搬送波間のレベル差が許
容されるように受信制御を行う。この結果、各回路間を
接続する配線のビット数を増加させずに、また、各搬送
波毎に図４に示すような自動利得制御回路を設けること
なく、演算ビット精度を保持するための利得制御が可能
になり、従って回路規模の増大を防ぐことができる。ま
た、１個のレベル検出回路を時分割で使用して各搬送波
毎の信号レベルを積分し振幅情報として抽出する。この
結果、装置の消費電力の増加を防ぐことができる。

【００１２】

【実施例】以下、本発明について図面を参照して説明す
る。図１は、本発明に係る受信装置の一実施例を示すブ
ロック図である。同図において、この受信装置は、無線
受信機１０１と、Ａ／Ｄ変換器１０２と、周波数変換器
１０３〜１０６と、ＦＩＲフィルタ１０７〜１１０と、
係数記憶素子１１１と、スケーリング回路１１２と、制
御回路１１３と、タイミングクロック発生器１１４と、
シフト回路１１５〜１１８と、レベル検出回路１１９
と、復調手段１２０とからなる。以上のように構成され
た本装置は、図３（ａ）に示す各中心周波数ＳＣ１〜Ｓ
Ｃ４を有する狭帯域の各搬送波である低速データと、図
３（ｂ）に示す広帯域の搬送波である高速データとの受
信を可能にするものである。

【００１３】次に本受信装置の動作について説明する。
まず、無線受信機１０１に入力された信号は、無線受信
機１０１により無線周波数帯域の信号から量子化が可能
な中間周波数帯信号に変換されＡ／Ｄ変換器１０２に送
られる。Ａ／Ｄ変換器１０２では、この中間周波数帯信
号を、タイミングクロック発生器１１３からの一定のサ
ンプリングクロック（最大中間周波数帯信号の２倍以上
の周波数）により量子化しデジタル中間周波数帯信号と
して各周波数変換器１０３〜１０６へ送る。

【００１４】デジタル中間周波数帯信号を入力した各周
波数変換器１０３〜１０６では、この信号の中からそれ
ぞれ図３（ａ）に示す４つの搬送波に対応した信号を各
個に取り出す。即ち、各周波数変換器１０３〜１０６
は、制御回路１１４が係数記憶素子１１１から予め読み
出した各変換周波数データに基づき、それぞれデジタル
中間周波数帯信号中の所望の受信信号が、周波数「０」
Ｈｚを中心とした帯域信号となるように周波数変換を行
う。

【００１５】こうして各周波数変換器１０３〜１０６よ
り周波数変換された信号は、対応の各ＦＩＲフィルタ１
０７〜１１０にそれぞれ送出される。各ＦＩＲフィルタ
１０７〜１１０では、制御回路１１４が係数記憶素子１
１１から読み出して設定され各種信号帯域幅に対応した
フィルタ係数で形成されるローパスフィルタにより、上
記信号に帯域制限を加えてベースバンド信号である情報
信号を抽出する。

【００１６】なお、この場合、係数記憶素子１１１で記
憶保持しているフィルタ係数は、狭帯域幅の信号の係数
とする。そして、その４倍の図３（ｂ）に示す広帯域幅
の信号１波を受信する場合は、制御回路１１４は、係数
記憶素子１１１から４個おきにフィルタ係数を読み出し
てこの各フィルタ係数にスケーリング回路１１２からの
スケーリングファクタ（＝４）を乗算し、何れの帯域幅
であっても各フィルタの伝達利得が一定となるように各
ＦＩＲフィルタ１０７〜１１０に設定する。

【００１７】ＦＩＲフィルタでは、入力信号サンプリン
グレートに対し、そのｄ（ｄは任意の整数）個に１個の
割合でデータを出力し、サンプリングレートを１／ｄに
間引く。この値ｄは、制御回路１１４がどの帯域幅の信
号であってもＦＩＲフィルタ出力のサンプリングレート
が一定レートになるように、受信する信号帯域幅に合わ
せて各ＦＩＲフィルタに指示する。各ＦＩＲフィルタに
接続されたシフト回路１１５〜１１８は、レベル検出回
路１１９からの指示に従い各ＦＩＲフィルタの出力レベ
ルをビットシフトし、演算ビット精度の補正を行う。

【００１８】なお、広帯域信号１波を受信する場合は、
制御回路１１４は、タイミングクロック発生器１１３に
対し、通信に寄与する１個の周波数変換器１０３にのみ
タイミングクロックを供給させ、他の周波数変換器への
タイミングクロックを停止させその動作を止めるように
指示する。また、制御回路１１４は、この周波数変換器
１０３に接続されるＦＩＲフィルタ１０７以外のＦＩＲ
フィルタ、及びＦＩＲフィルタ１０７に接続されるシフ
ト回路１１５以外の各シフト回路に対しては、タイミン
グクロック発生器１１３からのクロックの出力を停止さ
せ、不動作状態にさせる。

【００１９】ここで、各シフト回路１１５〜１１８から
の各信号を入力するレベル検出回路１１９は、図２に示
すように、マルチプレクサ２０１、第一のデマルチプレ
クサ２０２、積分時定数レジスタ２０３、掛け算器２０
４、加算器２０５、遅延回路２０６〜２０９、選択回路
２１０、比較器２１１、上限レベルレジスタ２１２、下
限レベルレジスタ２１３、及び絶対値回路２１４からな
る。

【００２０】そしてレベル検出回路１１９で４波の搬送
波による信号を受信する場合は、マルチプレクサ２０１
は、４個のシフト回路１１５〜１１８の出力を順次１つ
づつ選択して、これを一定時間間隔で繰り返すことによ
り、各シフト回路の出力を時分割多重信号として受信す
る。また、広帯域信号１波を受信する場合は、マルチプ
レクサ２０１は、動作中のシフト回路１１５の出力を選
択し続ける。この場合、第１のデマルチプレクサ２０２
は、マルチプレクサ２０１と連動して動き、マルチプレ
クサ２０１がシフト回路１１５を選択し続ける時には第
１のデマルチプレクサ２０２もシフト回路１１５を選択
し続ける。なお、マルチプレクサ２０１がシフト回路１
１６を選択する場合は第１のデマルチプレクサ２０２も
シフト回路１１６を選択する。

【００２１】ここでマルチプレクサ２０１の出力は、絶
対値回路２１４で絶対値をとることにより、振幅情報と
なる。加算器２０５において、４波の搬送波による信号
を受信する場合は、上記絶対値回路２１４からの振幅情
報に対し、４クロック前の加算器２０５の出力（即ち、
加算器２０５から出力され各遅延回路２０６〜２０９，
及び選択回路２１０を介する出力）に積分時定数レジス
タ２０３の積分時定数を掛けた、掛け算器２０４の出力
を加算することにより、各搬送波に対応した振幅情報が
積分される。また、広帯域信号１波を受信する場合は、
上記振幅情報に対して、１クロック前の加算器２０５の
出力（即ち、加算器２０５から出力され遅延回路２０
６，選択回路２１０を介する出力）に積分時定数を掛け
た、掛け算器２０４の出力が加算され積分される。

【００２２】積分された振幅情報は、各遅延回路及び選
択回路２１０を介して比較器２１１に送られ、比較器２
１１において、レベル目標値（即ち上限レベルレジスタ
２１２の内容及び下限レベルレジスタ２１３の内容）と
比較される。そして、レベル補正値として、上限レベル
レジスタ２１２の上限レベルより大きい場合は、比較器
２１１は１ビット小さくなるようにデマルチプレクサ２
０２を経由して該当シフト回路に指示すると共に復調手
段１２０に対してもこの旨を指示する。また、下限レベ
ルより小さい場合は１ビット大きくなるように該当シフ
ト回路及び復調手段１２０に指示する。なお、それ以外
のレベルのときには、該当シフト回路を固定で動作させ
る。また、比較器２１１は、レベル補正値を出力した場
合は、掛け算器２０４に振幅「０」を強制出力すること
により、掛け算器２０４の積分用帰還ループをリセット
させ新たな振幅情報の積分を開始させる。

【００２３】そしてレベル検出器１１９に接続される復
調手段１２０は、レベル検出器１１９を介する時分割多
重されたベースバンド信号を、第二のデマルチプレクサ
３０１でｎ個の搬送波に対応した元の信号列に戻し、ま
た、レベル検出回路１１９からのレベル補正値により本
来の信号レベルの復元を行い、情報信号として復調出力
する。

【００２４】このように、複数の搬送波を受信する場
合、各搬送波信号のレベル検出回路を各搬送波毎に用意
するのではなく、１個のレベル検出回路１１９を設け、
この１個のレベル検出回路を時分割で使用することによ
り、各回路間を接続する配線のビット数を増やすことな
く、各搬送波間のレベル差を許容し、演算ビット精度を
保持するための利得制御を可能にしたことで、回路規模
の増大を防ぐことができる。また、信号のレベル検出回
路が搬送波の使用数の如何を問わず１個で済み、また、
この場合、同一の信号線で構成することが可能になり装
置構成を簡略化できる。また、１個のレベル検出回路１
１９を時分割で使用して各搬送波毎の信号レベルを積分
し振幅情報として抽出したことにより、装置の消費電力
の増加を防ぐことができる。

【００２５】

【発明の効果】以上説明したように本発明によれば、複
数の搬送波を受信する場合、１個のレベル検出回路を時
分割で使用して各搬送波間のレベル差が許容されるよう
に受信制御したので、各回路間を接続する配線のビット
数を増やすことなく、また、各搬送波毎に図４に示すよ
うな自動利得制御回路を設けることなく、演算ビット精
度を保持するための利得制御が可能になり、従って回路
規模の増大を防ぐことができる。また、１個のレベル検
出回路を時分割で使用して各搬送波毎の信号レベルを積
分し振幅情報として抽出するようにしたので、装置の消
費電力の増加を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】上記実施例装置の要部構成を示すレベル検出
回路のブロック図である。

【図３】実施例装置に対して入力される信号の一例を
示す図である。

【図４】従来装置の構成を示すブロック図である。

【符号の説明】

１０１…無線受信機、１０２…Ａ／Ｄ変換器、１０３〜
１０６…周波数変換器、１０７〜１１０…ＦＩＲフィル
タ、１１１…係数記憶素子、１１２…スケーリング回
路、１１３…タイミングクロック発生器、１１４…制御
回路、１１５〜１１８…シフト回路、１１９…レベル検
出回路、１２０…復調手段、２０１…マルチプレクサ、
２０２…第一のデマルチプレクサ、２０３…時分割レジ
スタ、２０４…掛け算回路、２０５…加算器、２０６〜
２０９…遅延回路、２１０…選択回路、２１１…比較
器、２１２…上限レベルレジスタ、２１３…下限レベル
レジスタ、３０１…第二のデマルチプレクサ。

Claims

(57)【特許請求の範囲】

【請求項１】搬送波が情報信号により変調されて伝送
される周波数多元接続通信システムにおいて、前記搬送波である無線周波数帯信号を受信してこの受信
信号から量子化が可能な中間周波数帯信号に変換する無
線受信機と、前記中間周波数帯信号を量子化してデジタ
ル中間周波数帯信号を生成するＡ／Ｄ変換器と、前記受
信信号に含まれ最大ｎ（ｎは１以上の任意の整数）波の
各搬送波に対応する各デジタル中間周波数帯信号をベー
スバンド信号に変換するｎ個の周波数変換器と、各周波
数変換器に各個に接続され受信信号の最大ｍ（ｍは１以
上の任意の整数）種類の信号帯域幅に対応したフィルタ
リングを行うｎ個のフィルタと、各フィルタに各個に接
続され各フィルタの出力をビットシフトして出力信号レ
ベルを可変するｎ個のシフト回路と、各シフト回路の各
出力レベルを各個に検出して各シフト回路に対し各レベ
ルシフト情報として帰還するレベル検出回路と、レベル
検出回路の出力を復調する復調器と、前記周波数変換
器，フィルタ，レベル検出回路及び復調器を制御する制
御回路と、前記制御回路により各周波数変換器に各個に
書き込まれるｎ個の変換周波数データ、及び前記制御回
路により各フィルタに各個に書き込まれる前記ｍ種類の
信号帯域幅に対応した各フィルタ係数を記憶保持する係
数記憶素子と、前記制御回路により制御され前記Ａ／Ｄ
変換器，各周波数変換器，各フィルタ，各シフト回路，
レベル検出回路及び復調器にクロックを供給するクロッ
ク発生器とを備えたことを特徴とする受信装置。
【請求項２】請求項１記載の受信装置において、前記レベル検出回路に、各シフト回路の各出力のうち何
れか１つの出力を選択する第１の選択回路と、第１の選
択回路の出力を絶対値化する絶対値回路と、ｎ個の搬送
波に対応して設けられ直列接続されたｎ個の遅延回路
と、ｎ個の遅延回路の各出力のうち、１個目の遅延回路
の出力及びｎ個目の遅延回路の出力の何れか一方を選択
する第２の選択回路と、積分時定数データを保持する第
１のレジスタと、第２の選択手段の出力に第１のレジス
タの内容を乗算する掛け算器と、掛け算器の出力と絶対
値回路の出力とを加算する加算器と、所望の信号レベル
の上限値を保持する第２のレジスタと、所望の信号レベ
ルの下限値を保持する第３のレジスタと、第２の選択回
路の出力と第２及び第３のレジスタの各内容とを比較
し、各シフト回路に対する前記レベルシフト情報を生成
する比較器と、各シフト回路に対する前記各レベルシフ
ト情報を各個に振り分ける第３の選択回路とを備えたこ
とを特徴とする受信装置。