KR100189370B1 - 직각 위상 편이 복조기의 자동 이득 제어장치 - Google Patents

직각 위상 편이 복조기의 자동 이득 제어장치 Download PDF

Info

Publication number
KR100189370B1
KR100189370B1 KR1019960035228A KR19960035228A KR100189370B1 KR 100189370 B1 KR100189370 B1 KR 100189370B1 KR 1019960035228 A KR1019960035228 A KR 1019960035228A KR 19960035228 A KR19960035228 A KR 19960035228A KR 100189370 B1 KR100189370 B1 KR 100189370B1
Authority
KR
South Korea
Prior art keywords
signal
absolute value
value
channel
magnitude
Prior art date
Application number
KR1019960035228A
Other languages
English (en)
Other versions
KR19980015790A (ko
Inventor
김종한
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960035228A priority Critical patent/KR100189370B1/ko
Priority to GB9717538A priority patent/GB2316558B/en
Priority to JP9226837A priority patent/JPH10233817A/ja
Priority to CNB971168059A priority patent/CN1241377C/zh
Priority to US08/916,202 priority patent/US5940451A/en
Publication of KR19980015790A publication Critical patent/KR19980015790A/ko
Application granted granted Critical
Publication of KR100189370B1 publication Critical patent/KR100189370B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Abstract

본 발명은 디지털 직각 위상 편이(quadrature phase shift keying : QPSK) 복조기에 관한 것으로, 특히 정보 데이터신호에 따라 반송파의 위상이 편이되어 전송된 변조신호의 크기를 제곱근의 근사식을 이용하여 계산하는 자동 이득 제어 장치를 구현하므로써, 전체 위상 편이 복조기를 간단히 구현 할 수 있도록 된 직각 위상 편이 복조기의 자동 이득 조절 장치에 관한 것으로서, 구성요소는 I채널 신호(I)와 Q채널 신호(Q)를 입력받아 각 신호의 절대값을 계산하여 I채널 절대값(32)과 Q채널 절대값(33)을 출력하는 절대값 계산부(31)와; 상기 I채널 절대값(32)과 Q채널 절대값(33)을 입력받아 두 절대값의 크기를 비교하여 그 대소 결과에 따른 신호(35)를 출력하는 절대값 비교부(34); 및 상기 절대값 비교부(34)의 출력신호(35)를 제어신호로 하고, 상기 I채널 절대값(32)과 Q채널 절대값(33)을 입력받아 두 절대값중에서 큰값과 작은값의 ½ 배 한 값을 합하여 신호의 크기(s_magn)를 계산하여 출력하는 신호 크기 계산부(36)를 포함하여 구성되고, 상기와 같은 구성으로 이루어진 자동 이득 제어 장치는 신호의 크기를 제곱근을 이용하여 직접 계산하지 않고, 근사식을 이용하여 계산하므로써, 정상적인 동작을 하면서도 단순한 논리 회로로 구현할 수 있기 때문에, 전체 QPSk 복조기를 간단하고 편리하게 ASIC화 하는 효과가 있는 것이다.

Description

직각 위상 편이 복조기의 자동 이득 제어 장치
본 발명은 디지털 직각 위상 편이(quadrature phase shift keying : QPSK) 복조기에 관한 것으로, 특히 정보 데이터신호에 따라 반송파의 위상이 편이되어 전송된 변조신호의 크기를 제곱근의 근사식을 이용하여 계산하는 자동 이득 제어 장치를 구현하므로써, 전체 위상 편이 복조기를 간단히 구현 할 수 있도록 된 직각 위상 편이 복조기의 자동 이득 조절 장치에 관한 것이다.
일반적으로, 위상 편이 변조 방식(PSK : phase-shift-keying)는 정보 신호 따라 반송파의 위상을 예정된 몇가지 값으로 변화시키는 디지털 변조 방식으로서, 반송파가 가질수 있는 위상의 수에 따라 이진 위상 편이 변조(BPSK : binary phase shift keying), 직각 위상 편이 변조(이하 QPSK 라함)등이 있다.
위상 편이 변조 방식(PSK)은 진폭 편이 변조(ASK : amplitude-shift-keying)에 비해 동일한 부호오류율을 얻는데 소요되는 수신전력이 작아도 되고, 또 2상 PSK에서 4상 PSK 내지 8 상 PSK로 다상화됨에 따라 전송용량이 동일한 무선대역에서 각각 2배, 3배로 증가시킬수 있는 장점이 있기 때문에 디지털 위성 통신 방송이나 밀리파 통신 방식등의 분야에서 널리 연구되어 지고 있는 실정이다.
특히, QPSK 방식이 많이 사용되고 있는데, 도 1은 신호공간에 표시된 4개의 QPSK 신호도이다.
도 1의 신호도에서 보는 바와같이, 정보 데이터 2비트 시퀀스가 1심벌을 이루어 4개의 심벌(S1, S2, S3, S4)이 각 사분면에 존재하고 있으면서, 서로 π/2 위상차를 유지하고 있다. 이러한 신호는 변조시 동상채널(이하 I채널이라 함)에 해당하는 비트신호는 반송파 cosωot에 실리고, 직교채널(이하 Q채널이라 함)에 해당하는 비트신호는 반송파 sinωot에 실려서, 두 변조신호가 중첩된 신호를 전송하게 되는 것이다.
그러면, 두 신호가 중첩된 신호를 수신받은 수신기에서는 위상을 알기 위해 수신신호에 변조 반송파와 주파수가 동일한 cosωot와 sinωot의 재생 반송파가 곱해지므로써 I채널 신호와 Q채널 신호를 분리하게 되는 것이다.
상기와 같은 QPSK 신호는 π/2 씩 위상이 서로 다른 인접한 위상의 심벌과 오직 1 비트만 다르게 매핑되어 있기 때문에, 복조시 위상에 의해 발생하는 비트에러율이 최소가 될 수 있는 장점이 있다.
이러한 QPSK 방식을 이용하는 위성 통신 방송 규격중의 하나인 DVB(digital video broadcasting)나 DBS(direct broadcasting service)규격에 의하면, QPSK신호의 전송 심볼율은 21.3Msym/s이고, 반송파는 11.7∼12.0㎓ 로서 상당히 높은 주파수 대역이 할당되어 있다.
이와 같이 높은 반송파를 포함하고 있는 신호가 위성으로부터 안테나로 수신되어 QPSK 복조기로 입력되기 까지의 과정을 살펴보면 다음과 같다.
안테나로 수신된 신호는 저잡음 제거 필터(LNB : Low Noise Bandpass filter)와 튜너를 거치면서 중간주파수(IF : Intermediate Frequency)대역의 신호로 변환되고, 중간 주파수 신호(IF)는 전압 제어 증폭기(voltage controlled amplifier: 이하 VCA 라함)를 거쳐 아날로그 디지탈 변환기(이하 A/D 컨버터 라함)에서 포하가 발생하지 않는 범위로 진폭의 크기가 제한되어 진다. 이제, VCA 의 출력은 국부발진회로에 의해 I채널 신호와 Q채널 신호의 기저대역신호로 변환되어, A/D 컨버터를 거친 후, 디지털 QPSK 복조기로 입력된다.
이어서, 도 2는 일반적인 직각 위상 편이(QPSK) 복조기에 대한 블럭도로서, QPSK 복조기는 크게 반송파 복원부(21)와, 정합 필터부(23), 자동 이득 조절부(25, Automatic Gain Control) 및 타이밍 복원부(27)의 4 부분으로 구성된다.
상기 반송파 복원부(21)는 상기 A/D 컨버터를 통과한 기저대역의 I채널 신호(I_in)와 Q채널 신호(Q_in)를 입력받음과 동시에, 상기 정합 필터부(23)로부터 피드백 입력된 신호의 위상 오차값을 찾아내어 위상잡음이 제거된 신호를 다시 상기 정합 필터부(23)로 출력한다.
상기 정합 필터부(23)는 상기 반송파 복원부로부터 출력된 신호를 필터링 처리하여 최종 복원된 I채널 신호(I_out)와 Q채널 신호(Q_out)를 출력하는 한편, 상기 복원된 신호(I_out, O_out)를 반송파 복원 회로(21)로 다시 피드백 입력하여 위상 에러를 복원하는 데 이용한다.
상기 자동 이득 제어부(25)는 상기 최종 복원된 신호(I_out, Q_out)를 입력받아 I채널 신호값과 Q채널 신호값으로부터 신호의 크기를 계산하여 외부 디바이스인 전압 제어 증폭기(VCA : Voltage Controlled Amplifier)로 그 값을 전달하여 신호의 진폭을 외부 디바이스인 A/D 컨버터(도시하지 않음)의 일정한 범위 안에 존재하게 한다.
상기 타이밍 복원부(27)는 상기 최종 복원된 신호(I_out, Q_out)를 입력받아 타이밍 에러값을 계산한 후, 수정 발진기에 의해 발진하는 전압 제어 발진기(VCXO : voltage controlled cristal oscillator)로 전달하여 샘플링 시간을 정확히 동기시키는 역할을 한다.
여기서, 자동 이득 제어부(25)는 신호의 레벨이 A/D 변환기의 입력가능한 범위내에 존재하도록 입력 신호의 크기를 제어하는 장치로서, 입력된 신호가 너무 작으면 증폭시키도록 제어신호(VGA_out)를 출력하고, 신호가 너무 크면 감소시키도록 제어신호(VGA_out)를 출력한다.
그런데, 종래의 자동 이득 제어 장치는 신호의 크기 (magnitude)를의 식을 이용하여 측정하도록 되어 있기 때문에, 제곱근을 계산하는 상당히 복잡한 회로로 인해, 전체 QPSK 복조기를 단일 ASIC 칩으로 구현하기 어려운 문제점이 있었다.
이에, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 QPSK 복조기의 자동 이득 제어 장치에서 계산해야 하는 신호의 크기를 제곱근을 이용하여 계산하지 않고, 제곱근의 근사식을 이용하여 계산하므로써, 신호 크기를 측정하는 회로를 간단한 ASIC 회로로 구현할 수 있도록 한 직교 위상 편이 복조기의 자동 이득 조절 장치를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 직교 위상 편이 복조기의 자동 이득 제어 장치는 I채널 신호와 Q채널 신호를 입력받아 각신호의 절대값을 계산하여 출력하는 절대값 계산부와; 상기 I 절대값과 Q 절대값을 입력받아 두 절대값의 크기를 비교하여 그 대소 결과를 출력하는 절대값 비교부; 및 상기 절대값 비교부의 출력신호를 제어신호로 하여 상기 I 절대값과 Q절대값을 입력받아 두 절대값중에서 큰값과 작은값의 ½ 배 한 값을 합하여 신호의 크기를 계산하여 출력하는 신호 크기 계산부를 포함하여 구성되는 것을 특징으로 한다.
상기와 같이 구성된 자동 이득 제어 장치에서는 신호 크기를 제곱근을 이용하여 직접 계산하지 않고, 근사식을 이용하여 크기를 계산하는 회로로 구현되므로써, 정상적인 동작을 하면서도 간단한 하드웨어로 제작하여 ASIC 단일 칩으로 QPSK복조기를 제작할 수 있는 것이다.
도 1은 신호공간에 표시된 4개의 직각 위상 편이 변조의 신호도,
도 2는 일반적인 직각 위상 편이 복조기에 대한 블럭도,
도 3은 본 발명의 자동 이득 제어 장치에 대한 블럭도,
도 4는 도 3에 도시된 신호 크기 계산부에 대한 실시예 1의 세부 구성도,
도 5는 도 3에 도시된 신호 크기 계산부에 대한 실시예 2의 세부 구성도이다.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 절대값 계산부 23 : 절대값 비교부
24 : 신호 크기 계산부 31, 32 : 멀티플렉서
33 : 롬 34 : 곱셈기
35 : 가산기 41, 45 : 멀티플렉서
42, 43 : 롬 44, 46 : 곱셈기
47 : 가산기
이히, 첨부된 도면을 참조하여 본 발명을 자세히 설명하기로 한다,
도 3은 본 발명의 자동 이득 제어 장치에 대한 블럭도로서, 자동 이득 제어 장치는 절대값 계산부(31)와, 절대값 비교부(34) 및, 신호 크기 계산부(36)로 구성되어 있다.
상기 절대값 계산부(31)는 I채널 신호와 Q채널 신호를 입력받아 절대값을 계산하여 제 1 절대값 계산기(31-1)는 I절대값 신호(32)를 출력하고, 제 2 절대값 계산기(31-2)는 Q절대값 신호(33)를 출력한다.
상기 절대값 비교부(34)는 상기 I 절대값 신호(32)와 Q 절대값 신호(34)를 입력받아 두 신호값의 크기를 비교하여 그 대소 결과에 따른 신호(35)를 출력한다.
상기 신호 크기 계산부(36)는 상기 절대값 비교부(34)로부터 출력된 신호(35)를 제어 신호로 하여 상기 I 절대값 신호(32)와 Q 절대값 신호(33)를 입력받아 두 절대값 신호중에서 큰값과 작은 값의 ½ 배 한 값을 합하여 수신 신호의 크기(s_magn)를 계산하여 출력한다.
여기서, 본 발명에 적용된 신호의 크기(magnitude)를 측정하는 제곱근식이 근사값으로 계산되는 유도식을 하기 수학식 1과 수학식 2으로 나타내었다.
[수학식 1]
[수학식 2]
상기 수학식 1이 성립하는 조건은 ｜I｜가 ｜Q｜보다 큰 경우일 때이고, 상기 수학식 2가 성립하는 조건은 ｜Q｜가 ｜I｜보다 큰 경우일 때이다.
따라서, 상기 수학식 1과 수학식 2로부터 유도되는 신호의 크기를 구하는 근사식은 하기 수학식 3과 같다.
[수학식 3]
즉, 신호의 크기는 I절대값 신호와 Q절대값 신호의 대소를 비교하여, 두 절대값 중에서 큰값과 작은값의 ½ 배 한 값을 합하여 구할 수 있는 것이다.
이어서, 본 발명의 작용 및 효과를 실시예를 들어 자세히 설명하기로 한다.
1. 제 1 실시예
도 4는 본 발명의 신호 크기 계산부에 대한 다른 실시예 1의 세부 구성도로서, 제 1 멀티플렉서(41)와 제 2 멀티플렉서(42), ½값이 저장된 롬(43), 곱셈기(44) 및, 가산기(45)로 구성되어 있다.
도 3에 도시된 상기 절대값 비교기(34)에서는 I채널 절대값(32)과 Q채널 절대값(33)을 비교하여 그 대소 결과에 따른 신호(35)를 출력하여 상기 제 1 멀티플렉서(41)와 제 2 멀티플렉서(42)의 선택신호(SEL)로서 제공한다.
상기 선택신호(SEL)는 상기 I채널 절대값(32)이 Q채널 절대값(33)보다 크면, 상기 멀티플렉서(41, 42)의 0번 입력선을 선택하라는 신호로서 제공되고, Q절대값(33)이 I절대값 (32)보다 크면, 상기 멀티플렉서(41, 42)의 1번 입력선을 선택하라는 신호로서 제공된다.
상기 제 1 멀티플렉서(41)의 입력은 상기 I채널 절대값(32)이 0번 입력단으로 입력되고, 상기 Q채널 절대값(33)이 1번 입력단에 연결되어 있으면서, 상기 선택신호(SEL)에 따라 상기 두 절대값중에서 큰값이 선택되어져서 출력된다.
상기 제 2 멀티플렉서(42)의 입력은 상기 I채널 절대값(32)이 1번 입력단에 연결되고, 상기 Q채널 절대값(33)이 0번 입력단에 연결되어 있으면서, 상기 선택신호(SEL)에 따라 상기 두 절대값중에서 작은 값이 선택되어 출력된다.
상기 곱셈기(44)에서는 상기 제 2 멀티플렉서(42)로부터 출력된 작은 값과 상기 롬으로부터 ½값을 로드하여 곱한 값을 출력한다.
상기 가산기(45)에서는 상기 제 1 멀티플렉서(41)로 부터 출력된 큰 값과 상기 곱셈기(44)로부터 출력된 작은 값의 1/2배 값을 덧셈하여 신호 크기값(s_magn)를 최종 출력한다.
이어서, 제 1 실시예의 동작을 I채널 절대값이 Q채널 절대값보다 클경우와 작을 경우를 구분하여 설명하면 다음과 같다.
① I채널 절대값이 Q채널 절대값보다 클 경우
상기 절대값 비교부(35)에서는 I절대값(32)이 Q절대값(33)보다 크다고 판단하면, 제 1 멀티플렉서(41)와 제 2 멀티플렉서(42)의 0번 입력단을 출력하도록 하는 선택신호(SEL)가 출력되어, 상기 제 1 멀티플렉서(41)로부터 I절대값이 출력되어 상기 가산기(45)로 입력되고, 상기 제 2 멀티플렉서(42)로부터 Q절대값이 출력되고, 상기 Q절대값은 상기 곱셈기(44)에서 ½값이 곱해진 후, 상기 가산기(45)로 입력된다.
이제, 상기 가산기(45)에서는 입력받은 두 값을 더하여값에 해당하는 신호 크기값(s_magn)을 최종 출력한다.
② Q채널 절대값이 I채널 절대값보다 클 경우
상기 절대값 비교부(34)에서는 Q절대값(33)이 I절대값(32)보다 크다고 판단되면, 제 1 멀티플렉서(41)와 제 2 멀티플렉서(42)의 1번 입력단을 출력하도록 선택신호(SEL)가 출력되어, 상기 제 1 멀티플렉서(41)로부터 Q절대값이 출력되어 상기 가산기(45)로 입력되고, 상기 제 2 멀티플렉서(42)로부터 I절대값이 출력되어 상기 곱셈기에서 ½값을 로드하여 곱해진 값이 상기 가산기(45)로 입력된다.
이제, 상기 가산기(45)에서는 입력받은 두 값을 더하여값에 해당하는 신호 크기값(s_magn)을 최종 출력한다.
2. 제 2 실시예
도 5는 본 발명의 신호 크기 계산부에 대한 다른 실시예 2 의 세부 구성도로서, ½값이 저장된 롬(51)과 1값이 저장된 롬(52), 제 1 멀티플렉서(53), 제 1 곱셈기(54), 제 2 멀티플렉서(55), 제 2 곱셈기(56) 및, 가산기(57)로 구성되어 있다.
도 3에 도시된 상기 절대값 비교기(34)에서는 I채널 절대값(32)과 Q채널 절대값(33)을 비교하여 그 대소 결과에 따른 신호(35)를 출력하여 상기 제 1 멀티플렉서(53)와 제 2 멀티플렉서(55)의 선택신호(SEL)로 제공한다.
상기 선택신호(SEL)는 상기 I채널 절대값(32)이 Q채널 절대값(33)보다 크면, 상기 멀티플렉서(53, 55)의 0번 입력선을 선택하라는 신호로서 제공되고, Q채널 절대값(33)이 I채널 절대값(32)보다 크면, 상기 멀티플렉서(53, 55)의 1번 입력선을 선택하라는 신호로서 제공된다.
상기 제 1 멀티플렉서(53)의 0번 입력단에는 상기 롬(52)으로부터 로드된 ½값이 입력되고, 1번 입력단에는 상기 롬(51)으로부터 로드된 1값이 입력되며, 상기 선택신호(35)에따라 ½값 또는 1값이 선택적으로 출력된다.
상기 제 1 곱셈기(54)는 상기 I채널 절대값(32)과 상기 제 1 멀티플렉서(53)로부터 출력된 값을 입력받아 두 값을 곱하여 상기 가산기(57)로 출력한다.
상기 제 2 멀티플렉서(55)의 0번 입력단에는 상기 롬(51)으로부터 로드된 ½값이 입력되고, 1번 입력단에는 상기 롬(52)으로부터 로드된 1값이 입력되며, 상기 선택신호(35)에 따라 ½값 또는 1값이 선택적으로 출력된다.
상기 제 2 곱셈기(56)는 상기 Q채널 절대값(33)과 상기 제 2 멀티플렉서(55)로부터 출력된 값을 입력받아 두값을 곱하여 상기 가산기(57)로 출력한다.
이제, 상기 가산기(57)는 상기 제 1 곱셈기(54)와 제 2 곱셈기(56)로부터 출력된 두 값을 입력받아 덧셈하여 신호 크기값(s_magn)을 최종 출력한다.
이어서, 제 2 실시예의 동작을 I채널 절대값이 Q채널 절대값보다 클 경우와 작을 경우를 구분하여 설명하고자 한다.
① I채널 절대값이 Q채널 절대값 보다 클 경우
상기 절대값 비교부(23)에서는 I채널 절대값(32)이 Q채널 절대값(33)보다 크다고 판단되면, 제 1 멀티플렉서(53)와 제 2 멀티플렉서(55)의 0번 입력단을 출력하도록하는 선택신호(SEl)를 출력한다.
상기 제 1 멀티플렉서(53)에서는 상기 롬(52)의 1값을 출력하여 상기 제 1 곱셈기(54)로 입력하고, 상기 제 1 곱셈기(54)에서는 상기 I채널 절대값(32)과 상기 1값을 곱셈하여값을 상기 가산기(57)로 입력한다.
그리고, 상기 제 2 멀티플렉서(55)에서는 상기 롬(51)의 ½값을 출력하여 상기 제 2 곱셈기(56)로 입력하고, 상기 제 2 곱셈기(56)에서는 상기 Q채널 절대값(33)과 상기 ½값을 곱셈하여값을 상기 가산기로(57) 입력한다.
이제, 상기 가산기(57)에서는 상기 제 1 곱셈기(54)와 상기 제 2 곱셈기(56)로부터 출력된 값을 더하여값을 신호 크기값(s_magn)으로 최종 출력한다.
② Q채널 절대값이 I채널 절대값보다 클 경우
상기 절대값 비교부(34)에서는 Q채널 절대값(33)이 I채널 절대값(32)보다 크다고 판단되면, 제 1 멀티플렉서(53)와 제 2 멀티플렉서(55)의 1번 입력단을 출력하도록하는 선택신호(35)를 출력한다.
상기 제 1 멀티플렉서(53)에서는 상기 롬(51)의 ½값을 출력하여 상기 제 1 곱셈기(54)로 입력하고, 상기 제 1 곱셈기(54)에서는 상기 I채널 절대값(32)과 상기 ½값을 곱셈하여값을 상기 가산기(57)로 입력한다.
그리고, 상기 제 2 멀티플렉서(55)에서는 상기 롬(52)의 1값을 출력하여 상기 제 2 곱셈기(56)로 입력하고, 상기 제 2 곱셈기(56)에서는 상기 Q채널 절대값(33)과 상기 1값을 곱셈하여값을 상기 가산기(57)로 입력한다.
이제, 상기 가산기(57)에서는 상기 제 1 곱셈기(54)와 상기 제 2 곱셈기(56)로부터 출력된 값을 더하여값을 신호 크기값(s_magn)으로 최종 출력한다.
상기와 같이 구성된 자동 이득 제어 장치는 신호의 크기를 제곱근을 이용하여 계산하지 않고, 근사식을 이용하여 계산하므로써, 정상적인 동작을 하면서도 단순한 논리 회로로 구현할 수 있기 때문에, 전체 QPSk 복조기를 간단하고 편리하게 ASIC화 하는 효과가 있는 것이다.

Claims (3)

  1. 디지털 정보 데이터가 반송파의 위상에 따라 직각 위상 편이(quadrature phase shift keying : QPSK)변조되어 전송된 수신신호의 크기를 측정하여 수신 신호크기가 작으면, 증폭시키도록하고, 수신 신호크기가 크면 감소시키도록 제어신호를 출력하는 자동 이득 제어 장치에 있어서,
    I채널 신호(I)와 Q채널 신호(Q)를 입력받아 각 신호의 절대값을 계산하여 I채널 절대값(32)과 Q채널 절대값(33)을 출력하는 절대값 계산부(31)와; 상기 I채널 절대값(32)과 Q채널 절대값(33)을 입력받아 두 절대값의 크기를 비교하여 그 대소 결과에 따른 신호(35)를 출력하는 절대값 비교부(34); 및 상기 절대값 비교부(34)의 출력신호(35)를 제어신호로 하고, 상기 I채널 절대값(32)과 Q채널 절대값(33)을 입력받아 두 절대값중에서 큰값과 작은값의 ½ 배 한 값을 합하여 신호의 크기(s_magn)를 계산하여 출력하는 신호 크기 계산부(36)를 포함하여 구성되는 것을 특징으로 하는 직각 위상 편이 복조기의 자동 이득 제어 장치.
  2. 제 1 항에 있어서, 상기 신호 크기 계산부(36)는 상기 I채널 절대값(32)이 0번 입력단으로 입력되고, 상기 Q채널 절대값(33)이 1번 입력단에 연결되어 있으면서, 상기 선택신호(35)에 따라 상기 두 절대값중에서 큰값을 선택하여 출력하는 제 1 멀티플렉서(41)와; 상기 I채널 절대값(32)이 1번 입력단에 연결되고, 상기 Q채널 절대값(33)이 0번 입력단에 연결되어 있으면서, 상기 선택신호(35)에 따라 상기 두 절대값중에서 작은 값을 선택하여 출력하는 제 2 멀티플렉서(42); ½값을 저장하고 있는 롬(43); 상기 제 2 멀티플렉서(42)로부터 출력된 작은 값을 입력받고 상기 ½값을 로드하여 두 값을 곱셈연산하여 출력하는 곱셈기(44) 및; 상기 제 1 멀티플렉서(41)로부터 출력된 큰값과 상기 곱셈기(44)로부터 출력된 작은값의 ½배 한 값을 덧셈연산하여 최종 신호 크기 신호(s_magn)를 출력하는 가산기(45)를 포함하여 구성된 것을 특징으로 하는 직각 위상 편이 복조기의 자동 이득 제어 장치.
  3. 제 1 항에 있어서, 상기 신호 크기 계산부(34)는 ½값이 저장된 롬(51)과; 1값이 저장된 롬(52); 상기 롬(51)의 ½값이 1번 입력단에 연결되어 있고, 상기 롬(52)의 1값이 0번 입력단에 연결되어 있으면서, 상기 선택신호(35)에따라 ½값 또는 1값이 선택적으로 출력하는 제 1 멀티플렉서(53); 상기 제 1 멀티플렉서(53)로부터 출력된 값과 상기 I채널 절대값(32)을 입력받아 두 값을 곱셈연산하여 출력하는 제 1 곱셈기(54); 상기 롬(51)의 ½값이 0번 입력단에 연결되어 있고, 상기 롬(52)의 1값이 1번 입력단에 연결되어 있으면서, 상기 선택신호(35)에 따라 ½값 또는 1값을 선택적으로 출력하는 제 2 멀티플렉서(55); 상기 제 2 멀티플렉서(55)로부터 출력된 값과 상기 Q채널 절대값(33)을 입력받아 두 값을 곱셈연산하여 출력하는 제 2 곱셈기(56); 및 상기 제 1 곱셈기(54)로부터 출력된 값과 상기 제 2 곱셈기(56)로부터 출력된 값을 덧셈연산하여 신호 크기값(s_magn)을 최종 출력하는 가산기(57)를 포함하여 구성되는 것을 특징으로하는 직교 위상 편이 복조기의 자동 이득 제어 장치.
KR1019960035228A 1996-08-23 1996-08-23 직각 위상 편이 복조기의 자동 이득 제어장치 KR100189370B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960035228A KR100189370B1 (ko) 1996-08-23 1996-08-23 직각 위상 편이 복조기의 자동 이득 제어장치
GB9717538A GB2316558B (en) 1996-08-23 1997-08-19 Method and apparatus for automatic gain control in quadrature phase shift keying demodulator
JP9226837A JPH10233817A (ja) 1996-08-23 1997-08-22 直交位相偏移キーイング復調器における自動利得制御方法及びその装置
CNB971168059A CN1241377C (zh) 1996-08-23 1997-08-22 在正交相移键控解调器中自动增益控制的方法和装置
US08/916,202 US5940451A (en) 1996-08-23 1997-08-22 Automatic gain control in quadrature phase shift keying demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960035228A KR100189370B1 (ko) 1996-08-23 1996-08-23 직각 위상 편이 복조기의 자동 이득 제어장치

Publications (2)

Publication Number Publication Date
KR19980015790A KR19980015790A (ko) 1998-05-25
KR100189370B1 true KR100189370B1 (ko) 1999-06-01

Family

ID=19470597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035228A KR100189370B1 (ko) 1996-08-23 1996-08-23 직각 위상 편이 복조기의 자동 이득 제어장치

Country Status (5)

Country Link
US (1) US5940451A (ko)
JP (1) JPH10233817A (ko)
KR (1) KR100189370B1 (ko)
CN (1) CN1241377C (ko)
GB (1) GB2316558B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081822A (en) * 1998-03-11 2000-06-27 Agilent Technologies, Inc. Approximating signal power and noise power in a system
US6504867B1 (en) * 1998-03-26 2003-01-07 Analog Devices, Inc. Digital matched filtering for signal estimation in a digital receiver
JPH11331291A (ja) * 1998-05-20 1999-11-30 Nec Corp 自動利得制御方法および自動利得制御を備えた復調装置
US7076227B1 (en) * 1998-12-03 2006-07-11 Apex/Eclipse Systems, Inc. Receiving system with improved directivity and signal to noise ratio
JP3518430B2 (ja) * 1999-07-12 2004-04-12 三菱電機株式会社 デジタルｆｍ復調器
US6868263B2 (en) * 2002-06-10 2005-03-15 Qualcomm Incorporated Digital automatic gain control
JP2004064505A (ja) * 2002-07-30 2004-02-26 Renesas Technology Corp 半導体集積回路装置、無線ｌａｎシステム、および自動ゲイン制御システム
KR100533021B1 (ko) * 2002-11-14 2005-12-02 엘지전자 주식회사 무선 주파수 통신 시스템의 자동 이득 조정 장치
JP3803641B2 (ja) * 2003-01-22 2006-08-02 松下電器産業株式会社 デジタルａｇｃ回路
US8346091B2 (en) 2009-04-29 2013-01-01 Andrew Llc Distributed antenna system for wireless network systems
US8908607B2 (en) 2012-10-31 2014-12-09 Andrew Llc Digital baseband transport in telecommunications distribution systems
US8938037B1 (en) * 2013-03-13 2015-01-20 Pmc-Sierra Us, Inc. High speed gain and phase recovery in presence of phase noise
RU2696976C1 (ru) * 2018-08-15 2019-08-08 Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП") Способ фазовой синхронизации спутникового сигнала с ГММС-модуляцией
RU2713218C1 (ru) * 2019-04-24 2020-02-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Омский государственный технический университет" Демодулятор

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5083304A (en) * 1990-09-28 1992-01-21 Motorola, Inc. Automatic gain control apparatus and method
US5550869A (en) * 1992-12-30 1996-08-27 Comstream Corporation Demodulator for consumer uses
US5446761A (en) * 1993-06-11 1995-08-29 Motorola, Inc. Decoder circuit for phase modulated signals
ZA95605B (en) * 1994-04-28 1995-12-20 Qualcomm Inc Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver
US5764689A (en) * 1995-12-06 1998-06-09 Rockwell International Corporation Variable digital automatic gain control in a cordless direct sequence spread spectrum telephone
US5828692A (en) * 1995-12-06 1998-10-27 Rockwell International Corporation Baseband demodulator for polar or rectangular modulated signal in a cordless spread spectrum telephone

Also Published As

Publication number Publication date
GB2316558B (en) 2000-10-25
US5940451A (en) 1999-08-17
CN1241377C (zh) 2006-02-08
CN1176552A (zh) 1998-03-18
KR19980015790A (ko) 1998-05-25
GB2316558A (en) 1998-02-25
JPH10233817A (ja) 1998-09-02
GB9717538D0 (en) 1997-10-22

Similar Documents

Publication Publication Date Title
KR960015838B1 (ko) 다방식 대응의 수신 장치
KR100189370B1 (ko) 직각 위상 편이 복조기의 자동 이득 제어장치
US4630283A (en) Fast acquisition burst mode spread spectrum communications system with pilot carrier
US5805643A (en) Diversity receiver system used in digital communication
JP2765600B2 (ja) 復調回路
CA2025232C (en) Carrier recovery system
EP0482927B1 (en) Digital radio receiver
GB2245785A (en) Automatic output power controller using sampling
JPS6052147A (ja) タイミング同期方式
JPH0678014A (ja) テレビジョン信号処理装置
JP3454882B2 (ja) 無線受信装置
EP0677923B1 (en) Demodulating system for high-definition television receiver
US6999537B2 (en) Method of removing DC offset for a ZIF-based GSM radio solution with digital frequency correlation
JPH08340359A (ja) ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路
US7116733B2 (en) Automatic gain control circuit and automatic gain control method
JP3383318B2 (ja) デジタル変調波の復調装置
JP4214635B2 (ja) ディジタル無線装置
JP4292667B2 (ja) 受信装置およびその方法
US6813482B1 (en) Radio communication apparatus and method
JP2687930B2 (ja) 受信装置
EP1058378B1 (en) Multiplier for multiplying complex signals
JP2765601B2 (ja) 復調回路
KR100463502B1 (ko) 에이치디티브이의디지탈복조기
KR950010928B1 (ko) 차분 2위상 쉬프트 키잉 복조기 및 복조방법
KR19980015798A (ko) 직각 위상 편이 복조기의 반송파 복원 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120220

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee