JP2004064505A

JP2004064505A - 半導体集積回路装置、無線ｌａｎシステム、および自動ゲイン制御システム

Info

Publication number: JP2004064505A
Application number: JP2002221233A
Authority: JP
Inventors: Toshito Habuka; 羽深　敏人; Masaki Noda; 野田　正樹; Hiroshi Nogami; 野上　博志; Jinichi Hori; 堀　仁一; Tatsuji Matsuura; 松浦　達治; Kazuaki Hori; 堀　和明; Naoto Inokawa; 井之川　直人
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-07-30
Filing date: 2002-07-30
Publication date: 2004-02-26
Also published as: US7263145B2; US20040022004A1

Abstract

【課題】ベースバンド処理部に負担をかけることなく、オートゲインコントロール処理を短時間で、かつ高精度に行う。
【解決手段】無線ＬＡＮシステム１が受信状態になると、ゲイン制御回路１９は受信アンテナ２，３を交互に切り換える。ある受信感度を超える信号を受信すると、ゲイン制御回路１９は、第１測定回路１８が測定した受信レベルに応じてゲイン設定値時分割データＴＤを設定し、ＬＮＡ９のゲイン設定値、およびＬＰＦ／ＰＧＡ１６，１７の前段に設けられた２つのプログラマブルゲインアンプのゲイン粗制御を行う。そして、ＤＣオフセットをキャンセルし、第２測定回路２６が信号レベルを測定し、その信号レベルに応じてゲイン設定値時分割データＴＤを設定してＬＰＦ／ＰＧＡ１６，１７の後段に設けられたプログラマブルゲインアンプのゲインを高精度に設定し、オートゲインコントロール処理を終了する。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、無線ＬＡＮシステムにおける信号の送受信技術に関し、特に、受信信号におけるオートゲインコントロールに適用して有効な技術に関するものである。
【０００２】
【従来の技術】
たとえば、無線ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）システムにおいては、受信信号の強弱に伴って信号レベルの適正化を行うオートゲインコントロール処理が必要となっている。
【０００３】
ＩＥＥＥ８０２．１１ａにおいては、受信時にパケット信号の先頭部分、すなわち８μｓのプリアンブル期間にオートゲインコントロール処理、および同期検出などを行うことが取り決められており、該ゲインコントロール処理は実質５μｓ弱程度の時間で実行しなければならない。
【０００４】
本発明者が検討したところによれば、オートゲインコントロール処理では、ＲＦ（高周波）処理用とベースバンド処理用との２つの半導体集積回路装置が用いられている。
【０００５】
ＲＦ処理用の半導体集積回路装置では、受信した信号をベースバンドに変換する。ベースバンド処理用の半導体集積回路装置は、ＲＦチップによって周波数変換された信号をデジタル信号に変換し、そのデジタル信号のレベルを測定してレベルコントロールを実行している。
【０００６】
また、ＲＦ処理用の半導体集積回路装置が受信する信号レベルは−８２ｄＢｍ〜−３０ｄＢｍであるが、ベースバンド処理用の半導体集積回路装置では±２ｄＢの範囲にレベルコントロールが必要であるので、デジタル信号が微弱レベルの場合には、該デジタル信号の相関処理（ａｕｔｏ　Ｃｏｒｒｅｌａｔｅ）を行い、その信号を用いてレベルコントロールを実行している。
【０００７】
なお、この種の無線ＬＡＮシステムについて詳しく述べてある例としては、１９９８年８月１日、株式会社アスキー発行、マルチメディア通信研究会（編）、「標準ＬＡＮ教科書（下）改訂三版」Ｐ２３５〜Ｐ２３８があり、この文献には、ＩＥＥＥ８０２．１１における無線ＬＡＮのアーキテクチャについてが記載されている。
【０００８】
【発明が解決しようとする課題】
ところが、上記のような無線ＬＡＮシステムにおけるオートゲインコントロール処理技術では、次のような問題点があることが本発明者により見い出された。
【０００９】
すなわち、前述したようにデジタル信号が微弱レベルの場合、該デジタル信号を相関処理して信号レベルを測定するという高度な技術が必要となるとともに、ベースバンド処理用の半導体集積回路装置に大きな負担をかけてしまうことになる。
【００１０】
たとえば、ＲＦ処理用の半導体集積回路装置のみを製造するメーカにおいては、ベースバンド処理用の半導体集積回路装置にその技術を要求することになってしまい、競争力がなくなってしまうなどのデメリットが発生してしまうことになる。
【００１１】
本発明の目的は、オートゲインコントロール処理を短時間で、高精度に行うことのできる半導体集積回路装置、無線ＬＡＮシステム、および自動ゲイン制御システムを提供することにある。
【００１２】
また、本発明の他の目的は、ベースバンド処理部に負担をかけることなく、オートゲインコントロール処理を短時間で、かつ高精度に行うことのできる半導体集積回路装置、無線ＬＡＮシステム、および自動ゲイン制御システムを提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
１．本発明は、無線データが通信可能な通信機器にベースバンド処理用半導体集積回路装置とともに搭載される高周波処理用の半導体集積回路装置であって、無線データ通信における受信信号の信号レベルを測定し、ゲイン制御に用いられる第１の信号レベル測定信号を出力する第１測定回路を備えたものである。
【００１５】
また、本願のその他の発明の概要を簡単に示す。
２．前記第１項において、第１測定回路から出力される第１の信号レベル測定信号が対数圧縮された信号よりなるものである。
３．前記第１項または前記第２項において、ベースバンド信号に変換されたアナログ信号のＩ信号、およびＱ信号を加算処理する加算処理部を備え、第１測定回路が加算処理した信号を測定するものである。
４．前記第１項または前記第２項において、アナログ信号のＩ信号、およびＱ信号のそれぞれを二乗し、それらを加算処理する加算処理部を備え、第１測定回路は、加算処理部が加算処理した信号を測定するものである。
５．前記第１項または前記第２項において、アナログ信号のＩ信号、およびＱ信号の絶対値をそれぞれとり、それらを加算処理する加算処理部を備え、第１測定回路は、加算処理部が加算処理した信号を測定するものである。
６．無線データ通信における受信信号の信号レベルを測定し、ゲイン制御に用いられる第１の信号レベル測定信号を出力する第１測定回路と、該第１測定回路の測定結果に基づいて受信信号の有無を判断し、受信信号がない場合には少なくとも２本のアンテナをある時間毎に切り換え、受信信号を検出した際には切り換え動作を停止し、受信した前記アンテナを接続固定するアンテナ切り換え信号を生成する制御回路と、該制御回路のアンテナ切り換え信号に基づいて、該アンテナにおける切り換えを制御するアンテナスイッチとを備えたものである。
７．無線データ通信における受信信号の信号レベルを測定し、粗ゲイン制御に用いられる第１の信号レベル測定信号を出力する第１測定回路と、入力されたＩ信号、およびＱ信号の信号レベルを測定し、密ゲイン制御に用いられる第２の信号レベル測定信号を出力する第２測定回路と、該第１、および第２測定回路が測定した第１、ならびに第２の信号レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、該制御回路から出力されたゲイン設定値に基づいて、第１、および第２のゲイン設定データを生成するゲイン制御回路と、該ゲイン制御回路から出力された第１、および第２のゲイン設定データに応じてＩ信号、Ｑ信号を増幅するプログラマブルゲインアンプとを備えたものである。
８．前記第６項または前記第７項において、制御回路から出力されるゲイン設定値が、時分割データよりなるものである。
９．前記第６項〜前記第８項のいずれかにおいて、送信回路調整コマンドに基づいて、テスト信号を発生するテスト信号発生部と、該テスト信号発生部から出力されたテスト信号に基づいて送信ベースバンドアンプの出力レベルを測定し、送信ベースバンドアンプの出力レベルが予め定められた範囲内に入るように調整する調整回路とを備えたものである。
１０．無線データ通信における受信信号の信号レベルを測定する測定回路と、該測定回路が測定した信号レベルから、プログラマブルゲインアンプのゲインを算出し、ゲイン設定データとして出力するゲイン制御部と、該ゲイン制御部から出力されるゲイン設定データに基づいてＩ信号、Ｑ信号を増幅するゲインを制御するプログラマブルゲインアンプとを備えたものである。
１１．無線データ通信における受信信号の信号レベルを測定する複数の測定回路と、複数の測定回路が測定した信号レベルに応じたゲイン設定データをそれぞれ出力するゲイン制御部と、各々のゲイン設定データ毎に、Ｉ信号、Ｑ信号を増幅するゲインが制御されるプログラマブルゲインアンプとを備え、前記複数の測定回路は測定精度がそれぞれ異なり、前記プログラマブルゲインアンプは、測定精度の低い信号レベルによって算出したゲイン設定データから測定精度の高い信号レベルにより算出したゲイン設定データを順番に用いてゲイン制御を行うものである。
１２．無線データ通信における受信信号の信号レベルを測定し、対数圧縮された粗ゲイン制御に用いられる第１の信号レベル測定信号を出力する第１測定回路と、入力されたＩ信号、およびＱ信号の信号レベルをリニアスケールで測定し、密ゲイン制御に用いられる第２の信号レベル測定信号を出力する第２測定回路と、第１、ならびに第２の信号レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、該ゲイン設定値に基づいて、第１、および第２のゲイン設定データを生成し、Ｉ信号、Ｑ信号をゲイン制御するゲイン制御回路と、該第１、および第２のゲイン設定データに応じてＩ信号、Ｑ信号を増幅するプログラマブルゲインアンプとを備えたものである。
１３．前記第１２項において、プログラマブルゲインアンプが、３つのプログラマブルゲインアンプが直列接続された構成からなり、前段の２つのプログラマブルゲインアンプは、ゲイン制御回路が第１信号レベル測定信号から生成した第１のゲイン設定データに基づいてゲインを設定し、後段のプログラマブルゲインアンプは、第２のゲイン設定データに基づいてＩ信号、Ｑ信号を増幅するゲインを設定するものである。
１４．前記１３項記載において、３つのプログラマブルゲインアンプは、ＤＣオフセットをキャンセルするＤＣオフセットキャンセル部をそれぞれ設け、制御回路は、３つのプログラマブルゲインアンプのゲイン切り換えの際に発生するＤＣオフセットをキャンセルするＤＣオフセットキャンセル信号を出力するものである。
１５．前記第１０項〜前記第１４項のいずれかにおいて、ゲイン設定データが、時分割データよりなるものである。
１６．前記第１２項〜前記第１５項のいずれかにおいて、第１測定回路の測定結果に基づいて受信信号有無を判断し、受信信号が検出されない場合には少なくとも２本のアンテナをある時間毎に切り換え、受信信号を検出した際には切り換え動作を停止し、受信した前記アンテナを接続固定する切り換え信号を生成する制御回路と、該制御回路のアンテナ切り換え信号に基づいて、少なくとも２本のアンテナにおける切り換えを行うアンテナスイッチ部とを備えたものである。
１７．前記第１２項〜前記第１６項において、アンテナが受信した受信信号を増幅する低雑音増幅器を備え、該低雑音増幅器は、第１の信号レベル測定信号に基づいてゲイン設定値から生成したゲイン切り換えデータにより、ゲインを制御するものである。
１８．入力されたＩ信号、およびＱ信号の信号レベルをリニアスケールで測定し、第２の信号レベル測定信号を出力する第２測定回路と、該第２測定回路が測定した第２の信号レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、該制御回路から出力されたゲイン設定値に基づいて、第２のゲイン設定データを生成するゲイン制御を行うゲイン制御回路と、該ゲイン制御回路から出力された第２のゲイン設定データに応じてＩ信号、Ｑ信号を増幅するプログラマブルゲインアンプと、スイッチ切り換え信号に基づいて出力先を切り換え、信号の送信時に送信ベースバンドアンプから出力される送信信号を前記プログラマブルゲインアンプに出力するバイパス用スイッチ部とを備え、バイパススイッチ部を切り換えて送信信号をプログラマブルゲインアンプに出力し、第２測定回路によって、プログラマブルゲインアンプから出力されるＩ信号、およびＱ信号の特性誤差をそれぞれ測定し、プログラマブルゲインアンプのゲイン調整を行うものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１７】
（実施の形態１）
図１は、本発明の実施の形態１による無線ＬＡＮシステムのブロック図、図２は、図１の無線ＬＡＮシステムに設けられたＬＰＦ／ＰＧＡのブロック図、図３は、図２のＬＰＦ／ＰＧＡに設けられたプログラマブルゲインアンプの構成を示す説明図、図４は、図３のプログラマブルゲインアンプに設けられた可変ゲインアンプの内部構成を示す説明図、図５は、図２のＬＰＦ／ＰＧＡによるによる目的信号の増幅動作における説明図、図６は、図１の無線ＬＡＮシステムに設けられた第１測定回路の内部構成の説明図、図７は、図１の無線ＬＡＮシステムに設けられた制御回路の内部構成の説明図、図８は、図１の無線ＬＡＮシステムに設けられたゲイン制御回路の内部構成の説明図、図９は、図１の無線ＬＡＮシステムにおける制御回路が実行する制御動作のフローチャート、図１０は、図９の動作処理フローを時系列で示した説明図、図１１は、図１の無線ＬＡＮシステムにのショートシンボル期間におけるベースバンド信号の波形説明図、図１２は、図１の無線ＬＡＮシステムにおけるＲＦ処理部とベースバンド処理部との間で送受信される各種信号の一例を示す説明図、図１３は、図１２の制御信号におけるＭＯＤＥ信号による各種設定の詳細を示す説明図、図１４は、図１２のシリアルインターフェイスのレジスタマップの詳細な説明図、図１５は、図１４のシリアルインターフェイスにおけるタイミング仕様の一例を示す説明図である。
【００１８】
本実施の形態１において、無線ＬＡＮシステム１は、伝送路として電波を利用してＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）を構築する。無線ＬＡＮシステム１は、図１に示すように、受信アンテナ２，３、アンテナスイッチ４、送信アンテナ５、送信アンプ６、ＲＦ処理部７、およびベースバンド処理部８から構成されている。
【００１９】
さらに、ＲＦ処理部７は、ＬＮＡ９、１ｓｔミキサ１０、２ｎｄミキサ１１，１２、加算器１３、ＯＳＣ１４、ＬＰＦ１５、ＬＰＦ／ＰＧＡ１６，１７、第１測定回路１８、ゲイン制御回路（テスト信号発生部、ゲイン制御部）１９、調整回路２０、送信ベースバンドアンプ２１，２２、送信１ｓｔミキサ２３，２４、ならびに送信２ｓｔミキサ２５から構成されている。また、ベースバンド処理部８は、第２測定回路２６、制御回路（ゲイン制御部）２７、変調回路２８、および復調回路２９から構成されている。
【００２０】
これらＲＦ処理部７、ならびにベースバンド処理部８は、たとえば、１チップの半導体集積回路装置によってそれぞれ構成されている。
【００２１】
ＯＳＣ１４は、外部入力される基準クロックＳＣＬＫに基づいて、クロック信号を生成し、１ｓｔミキサ１０、２ｎｄミキサ１１，１２、送信１ｓｔミキサ２３，２４、および送信２ｓｔミキサ２５などに供給する。
【００２２】
受信信号は、受信アンテナ２，３のいずれか一方によって受信され、アンテナスイッチ４により受信条件を満たす方が選択される。このアンテナスイッチ４は、制御回路１９から出力されるアンテナスイッチ切り換え信号ＡＳにより制御される。そして、低雑音増幅器であるＬＮＡ９によって増幅された後、１ｓｔミキサ１０で中間周波数に変換される。
【００２３】
さらに、２ｎｄミキサ１１，１２にてベースバンド信号に変換される。その後、ＬＰＦ／ＰＧＡ１６，１７にて目的の信号が適当なレベルになるように増幅され、いわゆるＩ信号、Ｑ信号が別々に後段のベースバンド処理部８に伝えられ、復調回路２９にて復調される。
【００２４】
一方、送信信号は、変調回路２６によってベースバンド信号（Ｉ信号、およびＱ信号）に変換された後、送信ベースバンドアンプ２１，２２を通り、送信１ｓｔミキサ２３，２４、および送信２ｎｄミキサ２５によって、目的のＲＦ周波数に周波数変換される。そして、送信アンプ６によって増幅されて送信アンテナ５から送信される。
【００２５】
受信側Ｉ、Ｑベースバンド信号のレベルを調整するための機構としては、ＡＧＣ（Ａｕｔｏｍａｔｉｃ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）が使用されている。このための信号レベル測定に、第１測定回路１８、および第２測定回路２６が用いられる。第１測定回路１８は、２ｎｄミキサ１１，１２の出力Ｍ１，Ｍ２を加算器１３で加算した信号Ａｄｄを、さらにＬＰＦ１５により妨害信号を除去したものの信号レベル値を対数圧縮して測定し、測定信号（第１の信号レベル測定信号）ＭＲ１として出力する。
【００２６】
第２測定回路２６は復調対象となるＩ信号、およびＱ信号のレベルを線形（リニア）なままで測定し、測定信号（第２の信号レベル測定信号）ＭＲ２として出力する。第１測定回路１８、第２測定回路２６の出力は制御回路２７にそれぞれ送られ、その結果をもとにゲイン設定値時分割データＴＤを発生し、ゲイン制御回路１９を介して、Ｉ信号、Ｑ信号の信号レベルが目標レベルとなるようにＬＰＦ／ＰＧＡ１６，１７のゲインを制御する。
【００２７】
ゲイン制御回路１９では、制御回路２７から受け取ったゲイン設定値時分割データＴＤを、該制御回路２７が発生したモード制御信号ＭＣ、およびＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号（ＤＣオフセットキャンセル信号）ＫＳによる制御によって、ＬＮＡゲイン切り換え信号ＧＣ、ＰＧＡゲイン設定値データ（第１、および第２のゲイン設定データ）ＧＤに展開し、ＬＮＡ９、およびＬＰＦ／ＰＧＡ１６，１７にそれぞれ与える。
【００２８】
また、送信系の回路調整においては、ゲイン制御回路１９からの送信回路調整コマンドＣＣにより、変調回路２８がテスト信号を発生し、調整回路２０が送信ベースバンドアンプ２１，２２の出力レベルを測定し、予め定められた範囲内に入るように該送信ベースバンドアンプ２１，２２を調整する。
【００２９】
図２は、ＬＰＦ／ＰＧＡ１６（，１７）の構成を説明するブロック図である。
【００３０】
ＬＰＦ／ＰＧＡ１６（，１７）は、ローパスフィルタＦ１〜Ｆ３とプログラマブルゲインアンプＧＡ１〜ＧＡ３とが交互に接続された構成からなる。各々のプログラマブルゲインアンプＧＡ１〜ＧＡ３に対しては、ＰＧＡゲイン設定値データＧＤに基づいてゲイン制御が行われる。
【００３１】
また、各々のプログラマブルゲインアンプＧＡ１〜ＧＡ３に入力されるＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳは、該プログラマブルゲインアンプＧＡ１〜ＧＡ３のゲイン切り換え時に発生するＤＣオフセットをキャンセルする。
【００３２】
さらに、プログラマブルゲインアンプＧＡ１（〜ＧＡ３）の内部構成について図３を用いて説明する。
【００３３】
プログラマブルゲインアンプＧＡ１（〜ＧＡ３）は、入力ショートスイッチ３０、減算器３１、可変ゲインアンプ３２、アンプ３３、静電容量素子３４、ならびにサンプリングスイッチ３５から構成されている。
【００３４】
入力ショートスイッチ３０は、入力信号ＩＮとリファレンス電圧Ｖｒｅｆとの切り換えを行う。入力ショートスイッチ３０の一方の接続部には、入力信号ＩＮが入力されるように接続されており、該入力ショートスイッチ３０の他方の接続部には、リファレンス電圧Ｖｒｅｆが入力されるように接続されている。
【００３５】
入力ショートスイッチ３０の共通接続部には、可変ゲインアンプ３２の入力部が接続されており、該可変ゲインアンプ３２の出力部にはサンプリングスイッチ３５の他方の接続部が接続されている。
【００３６】
可変ゲインアンプ３２には、ＰＧＡゲイン設定値データＧＤが入力され、このＰＧＡゲイン設定値データＧＤに基づいて出力ゲインが可変される。この可変ゲインアンプ３２の出力部から出力される信号が出力信号ＯＵＴとなる。
【００３７】
サンプリングスイッチ３５の一方の接続部には、静電容量素子３４の一方の接続部、ならびにアンプ３３の入力部がそれぞれ接続されている。静電容量素子３４の他方の接続部には基準電位ＶＳＳが接続されている。アンプ３３の出力部には、減算器３１が接続されている。静電容量素子３４は、通常動作時にＤＣオフセットを保持する。減算器３１、ならびにアンプ３３は、可変ゲインアンプ３２の出力に発生するＤＣオフセットを入力に帰還する。
【００３８】
また、入力ショートスイッチ３０、およびサンプリングスイッチ３５は、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳに基づいてＯＮ／ＯＦＦ制御が行われる。サンプリングスイッチ３５は、静電容量素子３４へのＤＣオフセットのサンプリングを行うためのスイッチである。
【００３９】
このプログラマブルゲインアンプＧＡ１（〜ＧＡ３）においては、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳにより、入力ショートスイッチ３０をリファレンス電圧Ｖｒｅｆに接続し、サンプリングスイッチ３５を閉じることにより、可変ゲインアンプ３２の出力に発生するＤＣオフセット電圧がアンプ３３によって増幅された後、減算器３１を介して可変ゲインアンプ３２に帰還される。
【００４０】
その結果、可変ゲインアンプ３２から出力される出力信号ＯＵＴのＤＣオフセットが抑圧される。
【００４１】
上記において、ＤＣオフセットが抑圧された状態で、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳにより、入力ショートスイッチ３０を入力信号ＩＮに接続し、サンプリングスイッチ３５を開くことにより、ＤＣオフセットをキャンセルするための電圧を静電容量素子３４に保持し、ＤＣオフセットのキャンセルを維持しながら、入力信号ＩＮを可変ゲインアンプ３２に通すことが可能となる。
【００４２】
さらに、可変ゲインアンプ３２の内部構成の一例について図４を用いて説明する。
【００４３】
可変ゲインアンプ３２は、ゲイン選択スイッチＧＳＷ１，ＧＳＷ２、ＤＣオフセット発生源ＳＥＴＶ１〜ＳＥＴＶ３、およびアンプＡＰ１〜ＡＰ３から構成されている。
【００４４】
ゲイン選択スイッチＧＳＷ１の共通接続部には入力信号ＩＮが入力される。ゲイン選択スイッチＧＳＷ１は、ＰＧＡゲイン設定値データＧＤに基づいて切り換えを行い、ＤＣオフセット発生源ＳＥＴＶ１〜ＳＥＴＶ３のいずれかに出力する。
【００４５】
ＤＣオフセット発生源ＳＥＴＶ１〜ＳＥＴＶ３は、アンプＡＰ１〜ＡＰ３の入力部にそれぞれ接続されており、該アンプＡＰ１〜ＡＰ３のいずれかから出力される信号は、ＰＧＡゲイン設定値データＧＤに基づいて切り換え制御されるゲイン選択スイッチＧＳＷ２を介して出力信号ＯＵＴとして出力される。
【００４６】
アンプＡＰ１〜ＡＰ３は、異なるゲインをそれぞれ有しており、これらアンプＡＰ１〜ＡＰ３をゲイン選択スイッチＧＳＷ１，ＧＳＷ２によって切り換えて選択する。個々のアンプＡＰ１〜ＡＰ３は、それぞれ独立にＤＣオフセットを有しているので、ゲイン切り換え毎に異なるＤＣオフセット電圧が発生する。
【００４７】
また、図４では、２つのゲイン選択スイッチＧＳＷ１，ＧＳＷ２により、切り換え制御を行う構成としたが、これらゲイン選択スイッチＧＳＷ１，ＧＳＷ２のうち、いずれか一方を省略してもよい。
【００４８】
ここで、ＬＰＦ／ＰＧＡ１６（，１７）による目的信号の増幅について、図５を用いて説明する。
【００４９】
また、図５の右側においては、目的信号、隣接妨害信号、ならびに非隣接妨害信号のグラフをそれぞれ示しており、横軸は周波数、縦軸が信号レベルとなっている。
【００５０】
たとえば、ＩＥＥＥ８０２．１１ａでは目的信号に対して、隣接妨害信号が＋１６ｄＢ、非隣接妨害信号が＋３２ｄＢまでそれぞれ許容する必要がある。このため、目的信号を目標信号レベルまで増幅するにあたり、妨害信号による回路の飽和を防止することが必要となる。よって、必要なローパスフィルタとプログラマブルゲインアンプとの特性を、たとえば３段階に分割して、それを交互に配置することを行う。
【００５１】
入力信号として目的信号、隣接妨害信号、ならびに非隣接妨害信号が混合した信号が入ってくる場合、ローパスフィルタＦ１により妨害信号をある程度除去した後、プログラマブルゲインアンプＧＡ１により増幅する。
【００５２】
次に、ローパスフィルタＦ２を介することにより妨害信号をさらに除去し、プログラマブルゲインアンプＧＡ２により再び増幅する。同様に、ローパスフィルタＦ３による妨害信号除去とプログラマブルゲインアンプＧＡ３による増幅とを行うことにより、目的信号が目標とする信号レベルになる。
【００５３】
このとき、各々のローパスフィルタＦ１〜Ｆ３の妨害遮断特性とプログラマブルゲインアンプＧＡ１〜ＧＡ３のゲインを適当に制御することにより、信号が通過する回路が飽和することなく目的信号の増幅を可能とすることができる。
【００５４】
また、第１測定回路１８の内部構成について図６を用いて説明する。
【００５５】
第１測定回路１８は、ローパスフィルタ３６、検波回路３７、ならびにｌｏｇアンプ３８から構成されている。ローパスフィルタ３６は妨害信号を除去し、検波回路３７は、該ローパスフィルタ３６を介して入力された信号を直流電圧に変換する。ｌｏｇアンプ３８は、検波回路３７によって変換された直流電圧を対数圧縮する。
【００５６】
この構成によって、入力信号レベルの広い範囲に対して、信号の有無、および信号レベルの概略値を測定することができる。
【００５７】
さらに、制御回路２７の内部構成について、図７を用いて説明する。
【００５８】
制御回路２７は、プロセッサ３９、プログラムメモリ４０、データメモリ４１、入力ポート４２、出力ポート４３、およびバス４４から構成されている。プロセッサ３９は、プログラムに基づいて制御回路２７におけるすべての制御を司る。
【００５９】
プログラムメモリ４０は、前述したプロセッサ３９が実行するプログラムを格納する。データメモリ４１は、プログラムの実行結果を一時的に格納する。入力ポート４２は、第１測定回路１８、および第２測定回路２６から出力される測定信号ＭＲ１，ＭＲ２を受け取る。
【００６０】
出力ポート４３は、ゲイン設定値時分割データＴＤ、モード制御信号ＭＣ、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳ、アンテナスイッチ切り換え信号ＡＳ、送信回路調整コマンドＣＣ、および送信回路調整信号発生コマンドＣＤなどが出力される。これらプロセッサ３９、プログラムメモリ４０、データメモリ４１、入力ポート４２、ならびに出力ポート４３は、バス４４を介して相互に接続されている。
【００６１】
そして、この制御回路１９により、受信系ゲイン制御、送信系回路調整、および受信アンテナ選択などの全体システムの動作を制御する。
【００６２】
また、ゲイン制御回路１９の内部構成について説明する。
【００６３】
ゲイン制御回路１９は、図８に示すように、ゲインラッチ選択レジスタ４５、ゲインラッチ４６，４７、およびモードデコーダ４８などから構成されている。
【００６４】
ゲインラッチ選択レジスタ４５は、ゲインラッチ４６，４７のいずれのデータを保持するかを選択する。ゲインラッチ４６は、時分割で送られてくるゲイン設定値時分割データＴＤから、ＬＮＡ９、およびプログラマブルゲインアンプＧＡ１，ＧＡ２に設定すべきゲインデータを保持する。
【００６５】
ゲインラッチ４７は、同様に時分割で送られてくるゲイン設定値時分割データＴＤから、プログラマブルゲインアンプＧＡ３に設定すべきゲインデータを保持する。モードデコーダ４８は、入力されたモード制御信号ＭＣをデコードし、送信回路調整コマンドＣＣなどを出力する。
【００６６】
モード制御信号ＭＣが受信動作でないイニシャル状態において、ゲインラッチ選択レジスタ４５、およびゲインラッチ４６，４７がともにクリアされる。
【００６７】
モード制御信号ＭＣが受信動作の際には、ゲインラッチ選択レジスタ４５、ならびにゲインラッチ４６，４７はそれぞれアクティブになり待機状態となる。このとき、ゲインラッチ４６の出力端子Ｑから出力されるゲインラッチ選択信号は’０’で、該ゲインラッチ４６への書き込みが許可され、ゲインラッチ４７への書き込みが阻止される。なお、同図において、Ｅはイネーブル端子を表し、Ｄはデータ端子を表す。
【００６８】
また、ゲインラッチ４６は、入力されたＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳの立ち上がりエッジで該ゲインラッチ４６にゲイン設定値時分割データＴＤがラッチされる。
【００６９】
このゲインラッチ４６の出力端子Ｑからは、ＬＮＡ９、およびプログラマブルゲインアンプＧＡ１，ＧＡ２に設定すべきＰＧＡゲイン設定値データＧＤ、およびＬＮＡゲイン切り換え信号ＧＣが出力される。
【００７０】
ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳの立ち下がりではゲインラッチ選択レジスタ４５が反転し、ゲインラッチ４６への書き込みが阻止されるとともに、ゲインラッチ４７への書き込みが許可される。
【００７１】
そして、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳの立ち上がりエッジで、ゲインラッチ４７にゲイン設定値時分割データＴＤがラッチされる。
【００７２】
このゲインラッチ４７の出力端子Ｑからは、プログラマブルゲインアンプＧＡ３に設定すべきＰＧＡゲイン設定値データＧＤが出力される。
【００７３】
ＭＯＤＥは、１パケットの受信が終了すると、受信動作ではなくなり、イニシャル状態に戻って次のＭＯＤＥが受信動作になるのを待つ。
【００７４】
次に、本実施の形態の作用について説明する。
【００７５】
図９は、制御回路１９が実行する制御動作フローを示したフローチャートである。
【００７６】
まず、ＭＯＤＥが受信状態に設定されると（ステップＳ１０１）、制御回路１９は、アンテナスイッチ切り換え信号ＡＳを出力し、受信アンテナ２が受信した信号レベルを第１測定回路１８によって測定する（ステップＳ１０２）。
【００７７】
そして、ある受信感度を超える信号が受信された否かを判定する（ステップＳ１０３）。具体的には、ＩＥＥＥ８０２．１１ａにおいて最低受信感度が−８２ｄＢｍと定められているので、その−８２ｄＢｍよりも大きな信号が受信されているか否かを判定する。
【００７８】
ステップＳ１０３の処理において、−８２ｄＢｍよりも大きな信号が受信されていない場合には、アンテナスイッチ切り換え信号ＡＳを出力し、受信アンテナ３が受信した信号レベルを第１測定回路１８によって測定する（ステップＳ１０４）。
【００７９】
そして、−８２ｄＢｍを超える信号が受信された否かを判定する（ステップＳ１０５）。ステップＳ１０５の処理において、−８２ｄＢｍよりも大きな信号が受信されていない場合には、ステップＳ１０２〜Ｓ１０５の処理を繰り返し実行する。
【００８０】
ステップＳ１０３、またはＳ１０５の処理において、−８２ｄＢｍを超える信号が受信されると、制御回路１９は、第１測定回路１８が測定した受信信号のレベルに応じてゲインラッチ４６にゲイン設定値時分割データＴＤを設定し、ＬＮＡ９のゲイン設定値、およびプログラマブルゲインアンプＧＡ１，ＧＡ２のゲイン粗設定値（６ｄＢ程度単位）を大まかに設定し、ゲイン粗制御を行う（ステップＳ１０６）。
【００８１】
また、受信信号が検出されると、それ以降は、そのパケットが終了するまで受信アンテナ２，３の切り換えを停止する。
【００８２】
ゲイン粗制御を設定してＤＣオフセットをキャンセルした後、第２測定回路２６が再び信号レベルを測定する（ステップＳ１０７）。そして、第２測定回路２６が測定した信号レベルに応じてゲインラッチ４７にゲイン設定値時分割データＴＤを設定してプログラマブルゲインアンプＧＡ３のゲインを高精度に設定（±２ｄＢ程度）する（ステップＳ１０８）。
【００８３】
このステップＳ１０８の処理においてゲイン密制御が終了し、オートゲインコントロール処理が終了となる。
【００８４】
ここで、受信アンテナが３つになった場合のフローチャートを図１８に示す。
【００８５】
この場合、ステップＳ１０５の処理において、−８２ｄＢｍよりも大きな信号が受信されていない場合には、３つ目の受信アンテナが受信した信号レベルを第１測定回路１８によって測定する（ステップＳ１０９）。
【００８６】
そして、−８２ｄＢｍを超える信号が受信された否かを判定する（ステップＳ１１０）。ステップＳ１０５の処理において、−８２ｄＢｍよりも大きな信号が受信されていない場合には、ステップＳ１０２〜Ｓ１１０の処理を繰り返し実行する。
【００８７】
また、ステップＳ１０１〜Ｓ１０４、およびステップＳ１０６〜Ｓ１０８の処理は、図９と同様であるので説明は省略する。受信アンテナの数が４つ以上になった場合においてもこれに準ずることになる。
【００８８】
図１０は、図９の動作処理フローを時系列で示した説明図である。
【００８９】
図１０においては、上方から下方にかけて、受信されるＭＯＤＥ信号、アンテナスイッチ切り換え信号ＡＳ、第１測定回路１８の入力信号、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳ、ゲインラッチ選択レジスタ４５から出力されるゲインラッチ選択信号、ゲイン設定値時分割データＴＤ、ＬＮＡ９のゲイン切り換え／プログラマブルゲインアンプＧＡ１〜ＧＡ３のゲイン設定値、および第２測定回路２６の入力信号（Ｉ信号、Ｑ信号）の信号変化についてそれぞれ示している。
【００９０】
まず、ＭＯＤＥ信号が受信動作になり、アンテナスイッチ切り換え信号ＡＳによって、受信アンテナ２，３を交互に切り換え、第１測定回路１８によって信号レベルを測定し、あるレベルの受信感度を超える入力信号を待ち受ける。
【００９１】
この場合には、アンテナスイッチ切り換え信号ＡＳが’０’のときに第１測定回路１８がレベル測定したときには受信信号が無く、その後、アンテナスイッチ切り換え信号ＡＳを反転して受信アンテナを切り換えて、再度第１測定回路１８が信号レベルを測定した際に受信信号が検出されている。
【００９２】
最低受信感度を超える信号が受信されたら、制御回路１９は第１測定回路１９が測定した受信信号レベルに応じてＬＮＡ９のゲイン設定値、ならびにプログラマブルゲインアンプＧＡ１，ＧＡ２のゲイン粗制御値を設定する。
【００９３】
制御回路２７は、ゲイン設定値時分割データＴＤに、ＬＮＡ９、およびプログラマブルゲインアンプＧＡ１，ＧＡ２への設定値を出力する。次いで、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳを立ち上げ、ゲイン制御回路１９によってゲインデータをラッチする。
【００９４】
ＬＮＡ９、ならびにプログラマブルゲインアンプＧＡ１，ＧＡ２のゲインが切り替わるとＤＣオフセットが変化するため、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳを’１’に保持し、この期間にＤＣオフセットをキャンセルする。
【００９５】
このＤＣオフセットキャンセル期間では、プログラマブルゲインアンプＧＡ１，ＧＡ２の入力がリファレンス電圧Ｖｒｅｆのショートされるために、第２測定回路２６の入力信号（Ｉ信号、Ｑ信号）には交流信号を除いたＤＣ成分のみが発生する。
【００９６】
そして、ＤＣオフセットのキャンセルに十分な期間を過ぎた後、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳを’０’に下げる。
【００９７】
ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳが’０’に下なると、ＬＮＡ９、ならびにプログラマブルゲインアンプＧＡ１，ＧＡ２に交流信号がのり、第２測定回路２６が信号レベルを測定する。
【００９８】
この動作と並行して、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳが’０’になるタイミング（立ち下がり）でゲインラッチ選択レジスタ４５がＭＯＤＥ信号をラッチし、ゲインラッチ選択信号を’１’とし、次にゲイン値を受け取るのがゲインラッチ４７になるように設定する。
【００９９】
そして、第２測定回路２６で測定した信号レベルに応じてプログラマブルゲインアンプＧＡ３のゲイン密設定を行う。制御回路２７はゲイン設定値時分割データＴＤにプログラマブルゲインアンプＧＡ３への設定値を出力する。
【０１００】
その後、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳを立ち上げ、ゲイン制御回路１９によってゲインデータをラッチする。次いで、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳを’１’に保持してＤＣオフセットのキャンセル処理を行う。
【０１０１】
ここで、図１１にショートシンボル期間におけるベースバンド信号の波形を示す。図の上段、中央段に示するように、Ｉ信号、およびＱ信号は、それぞれ０．８μｓを１周期として１／２周期（０．４μｓ時間）でシフトしている。
【０１０２】
これらＩ信号、Ｑ信号を加算処理することによって、図の下段（Ｉ＋Ｑ）に示すように、１／２周期（０．４μｓ時間）で繰り返す信号となる。
【０１０３】
図１１の右側に示す周波数スペクトラムで見ると、Ｉ信号、またはＱ信号は、ショートシンボル期間で使用されるキャリアがすべて観測されるが、Ｉ＋Ｑにおいては、Ｉ信号、Ｑ信号の一番低い周波数成分がそれぞれ消えていることが分かる。
【０１０４】
このことにより、Ｉ、Ｑの個別信号では、０．８μｓ周期測定をしないと信号レベルが測定できないが、Ｉ＋Ｑにおいては、１／２周期の時間で測定が可能となることが分かる。
【０１０５】
また、図１２は、ＲＦ処理部７とベースバンド処理部８との間で送受信される各種信号の一例を示している。
【０１０６】
図１２の上方から下方にかけては、ベースバンド処理部８がＲＦ処理部７から受け取る受信信号、ＲＦ処理部７とベースバンド処理部８との間でやり取りされる制御信号、ならびにベースバンド処理部８がＲＦ処理部７に出力する送信信号をそれぞれ示している。
【０１０７】
また、図の左欄から右欄にかけて、端子名、属性、機能、備考、および図１に示す信号との対応をそれぞれ示している。
【０１０８】
さらに、図１３には、図１２に示した制御信号におけるＭＯＤＥ信号による各種設定の詳細についてそれぞれ示している。図１４は、シリアルインターフェイスのレジスタマップについて示しており、図１５は、シリアルインターフェイスにおけるタイミング仕様の一例を示す説明図である。
【０１０９】
それにより、本実施の形態１によれば、第１測定回路１８によって対数変換した信号レベルを測定してゲイン粗制御を行った後、第２測定回路２６によってリニアスケールで測定した信号レベルを用いてゲイン密制御を行うので、オートゲインコントロール処理を短時間で、高精度に行うことができる。
【０１１０】
また、粗制御のための測定をＲＦ処理部７が行うので、ベースバンド処理部８の負担を軽減することができる。
【０１１１】
さらに、本実施の形態１においては、可変ゲインアンプ３２（図４）が、ゲイン選択スイッチＧＳＷ１，ＧＳＷ２、ＤＣオフセット発生源ＳＥＴＶ１〜ＳＥＴＶ３、およびアンプＡＰ１〜ＡＰ３から構成された場合について記載したが、たとえば、図１６に示すように、図４の可変ゲインアンプを２つ直列に接続した構成としてもよい。
【０１１２】
この場合、可変ゲインアンプ３２ａは、ゲイン選択スイッチＧＳＷ１〜ＧＳＷ４、ＤＣオフセット発生源ＳＥＴＶ１〜ＳＥＴＶ６、アンプＡＰ１〜ＡＰ６から構成される。
【０１１３】
ゲイン選択スイッチＧＳＷ１，ＧＳＷ２、ＤＣオフセット発生源ＳＥＴＶ１〜ＳＥＴＶ３、およびアンプＡＰ１〜ＡＰ３の構成は図４と同様である。ゲイン選択スイッチＧＳＷ３，ＧＳＷ４、ＤＣオフセット発生源ＳＥＴＶ４〜ＳＥＴＶ６、ならびにアンプＡＰ４〜ＡＰ６における接続も図４に示した構成と同様である。また、ゲイン選択スイッチＧＳＷ１〜ＧＳＷ４ａは、ＰＧＡゲイン設定値データＧＤに基づいて切り換えられる。
【０１１４】
そして、ゲイン選択スイッチＧＳＷ２の共通接続部がゲイン選択スイッチＧＳＷ３の共通接続部接続され、ゲイン選択スイッチＧＳＷ４の共通通接続部から出力信号ＯＵＴが出力される。
【０１１５】
それにより、Ｉ信号、Ｑ信号を別々にゲイン調整することができるので、Ｉ信号とＱ信号とのゲインバランスを制御することができる。
【０１１６】
この場合においても、４つのゲイン選択スイッチＧＳＷ１〜ＧＳＷ４によって切り換え制御を行う構成としたが、ゲイン選択スイッチＧＳＷ１，ＧＳＷ２のいずれか一方、ならびにゲイン選択スイッチＧＳＷ３，ＧＳＷ４のいずれか一方をそれぞれ省略してもよい。
【０１１７】
さらに、本実施の形態１に示したプログラマブルゲインアンプＧＡ１〜ＧＡ３（図３）の構成は、図１７に示すように、携帯電話用ＩＣなどに使用されるＤＣオフセットキャンセル技術を用いて構成するようにしてもよい。
【０１１８】
この場合、プログラマブルゲインアンプＧＡ１（〜ＧＡ３）は、図１７に示すように、図３のプログラマブルゲインアンプＧＡ１（〜ＧＡ３）に設けられたアンプ３３、静電容量素子３４、およびサンプリングスイッチ３５の代わりに、ＤＡＣ４９、ＡＤＣ５０、およびＤＣオフセットキャンセル制御回路５１を新たに設けた構成からなる。
【０１１９】
ＤＡＣ４９は、ＤＣオフセットキャンセル制御回路５１から出力されたＤＣオフセットキャンセル制御信号ＣＡＮＣをデジタル／アナログ変換し、キャンセル電圧を発生する。
【０１２０】
ＡＤＣ５０は、可変ゲインアンプ３２のＤＣオフセット電圧をアナログ／デジタル変換してサンプリングする。ＤＣオフセットキャンセル制御回路５１は、ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳに基づいてオフセットキャンセルを指示する。
【０１２１】
ＤＣオフセットキャンセル制御回路５１にＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号ＫＳが入力され、ＤＣオフセットキャンセルが指示されると、ＡＤＣ５０は、可変ゲインアンプ３２に発生するオフセット電圧値をサンプリングする。
【０１２２】
そして、ＤＣオフセットキャンセル制御回路５１は、ＡＤＣ５０がサンプリングしたＤＣオフセットをキャンセルするための電圧をＤＡＣ４９に出力する。その後、再び、可変ゲインアンプ３２に発生するオフセット電圧値をサンプリングし、目標値に達していなければオフセットをキャンセルする電圧をＤＡＣ４９に出力する。
【０１２３】
（実施の形態２）
図１９は、本発明の実施の形態２による無線ＬＡＮシステムのブロック図である。
【０１２４】
本実施の形態２において、無線ＬＡＮシステム１ａは、図１９に示すように、受信アンテナ２，３、アンテナスイッチ４、送信アンテナ５、送信アンプ６、ＲＦ処理部７、およびベースバンド処理部８からなる図１と同様の構成に、新たに送受信バイパス用スイッチ５２，５３が追加された構成からなる。
【０１２５】
送受信バイパス用スイッチ５２の一方の接続部には２ｎｄミキサ１１が接続され、該送受信バイパス用スイッチ５２の共通接続部にはＬＰＦ／ＰＧＡ１６が接続されている。
【０１２６】
また、送受信バイパス用スイッチ５３の一方の接続部には２ｎｄミキサ１２が接続されており、該送受信バイパス用スイッチ５３の共通接続部にはＬＰＦ／ＰＧＡ１７が接続されている。そして、送受信バイパス用スイッチ５２，５３の他方の接続部には、送信ベースバンドアンプ２１の出力部がそれぞれ接続されている。
【０１２７】
これら送受信バイパス用スイッチ５２，５３は、ゲイン制御回路１９から出力される受信回路調整コマンドＪＣに基づいてスイッチの切り換え制御が行われ、受信系のＩ信号、およびＱ信号の２系統の回路間誤差調整が行われる。
【０１２８】
たとえば、受信系２系統の回路間誤差調整を行うには、図１９に示すように、送受信バイパスイ用スイッチ４６，４７の他方の接続部がそれぞれ共通接続部に接続されるように設定する。この設定は、前述したようにゲイン制御回路１９から出力される受信回路調整コマンドＪＣの制御に基づいて行われる。
【０１２９】
これによって、送信信号（Ｉ信号）を受信側のＬＰＦ／ＰＧＡ１６，１７にバイパスして第２測定回路２６によってＬＰＦ／ＰＧＡ１６，１７のゲイン差をＩ信号、Ｑ信号のゲイン差として測定することができる。
【０１３０】
そして、この測定結果から、予め決められた誤差範囲に入るように２系統のＬＰＦ／ＰＧＡ１６，１７におけるゲイン制御を行うことができる。
【０１３１】
それにより、本実施の形態２においては、送信信号の出力時に、該送信信号を用いて受信側回路のゲイン調整を行うことにより、特別な調整時間を設けることなく高精度に受信信号の誤差調整を行うことができる。
【０１３２】
図２０は、図１７の変形例を示す図である。図２０の変形例は、図１７にて可変ゲインアンプ３２の入力側にあった減算器３１を可変ゲインアンプ３２の出力側に置いたものである。図２０の変形例によれば、発生するＤＣオフセットが小さい場合に、ＤＡＣの分解能が低くて済むというメリットがある。
【０１３３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３４】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１３５】
（１）無線データなどの受信信号におけるオートゲインコントロール処理を短時間で、高精度に行うことができる。
【０１３６】
（２）また、対数圧縮した信号レベルを測定し、プログラマブルゲインアンプの粗制御を行うので、ベースバンド処理部の負担を軽減することができる。
【０１３７】
（３）さらに、送信信号の出力時に、該送信信号を用いて受信側回路のゲイン調整を行うので、高精度に受信信号の誤差調整を効率よく行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による無線ＬＡＮシステムのブロック図である。
【図２】図１の無線ＬＡＮシステムに設けられたＬＰＦ／ＰＧＡのブロック図である。
【図３】図２のＬＰＦ／ＰＧＡに設けられたプログラマブルゲインアンプの構成を示す説明図である。
【図４】図３のプログラマブルゲインアンプに設けられた可変ゲインアンプの内部構成を示す説明図である。
【図５】図２のＬＰＦ／ＰＧＡによる目的信号の増幅動作における説明図である。
【図６】図１の無線ＬＡＮシステムに設けられた第１測定回路の内部構成の説明図である。
【図７】図１の無線ＬＡＮシステムに設けられた制御回路の内部構成の説明図である。
【図８】図１の無線ＬＡＮシステムに設けられたゲイン制御回路の内部構成の説明図である。
【図９】図１の無線ＬＡＮシステムにおける制御回路が実行する制御動作のフローチャートである。
【図１０】図９の動作処理フローを時系列で示した説明図である。
【図１１】図１の無線ＬＡＮシステムのショートシンボル期間におけるベースバンド信号の波形説明図である。
【図１２】図１の無線ＬＡＮシステムにおけるＲＦ処理部とベースバンド処理部との間で送受信される各種信号の一例を示す説明図である。
【図１３】図１２の制御信号におけるＭＯＤＥ信号による各種設定の詳細を示す説明図である。
【図１４】図１２のシリアルインターフェイスのレジスタマップの詳細な説明図である。
【図１５】図１４のシリアルインターフェイスにおけるタイミング仕様の一例を示す説明図である。
【図１６】本発明の他の実施の形態による可変ゲインアンプの内部構成を示す説明図である。
【図１７】本発明の他の実施の形態によるプログラマブルゲインアンプの構成を示す説明図である。
【図１８】図１の無線ＬＡＮシステムにおける制御回路が実行する制御動作の他の例を示すフローチャートである。
【図１９】本発明の実施の形態２による無線ＬＡＮシステムのブロック図である。
【図２０】本発明の他の実施の形態による制御回路の内部構成の他の例を説明する図である。
【符号の説明】
１　無線ＬＡＮシステム
２，３　受信アンテナ
４　アンテナスイッチ
５　送信アンテナ
６　送信アンプ
７　ＲＦ処理部
８　ベースバンド処理部
９　ＬＮＡ
１０　受信１ｓｔミキサ
１１，１２　受信２ｎｄミキサ
１３　加算器
１４　ＯＳＣ
１５　　ＬＰＦ
１６，１７　ＬＰＦ／ＰＧＡ
１８　第１測定回路
１９　ゲイン制御回路（テスト信号発生部、ゲイン制御部）
２０　調整回路
２１，２２　送信ベースバンドアンプ
２３，２４　送信１ｓｔミキサ
２５　送信２ｎｄミキサ
２６　第２測定回路
２７　制御回路（ゲイン制御部）
２８　変調回路
２９　復調回路
３０　入力ショートスイッチ
３１　減算器
３２，３２ａ　可変ゲインアンプ
３３　アンプ
３４　静電容量素子
３５　サンプリングスイッチ
３６　ローパスフィルタ
３７　検波回路
３８　ｌｏｇアンプ
３９　プロセッサ
４０　プログラムメモリ
４１　データメモリ
４２　入力ポート
４３　出力ポート
４４　バス
４５　ゲインラッチ選択レジスタ
４６，４７　ゲインラッチ
４８　モードデコーダ
４９　ＤＡＣ
５０　ＡＤＣ
５１　ＤＣオフセットキャンセル制御回路
５２，５３　送受信バイパス用スイッチ
Ｆ１〜Ｆ３　ローパスフィルタ
ＧＡ１〜ＦＧＡ３　プログラマブルゲインアンプ
ＧＳＷ１〜ＧＳＷ４　ゲイン選択スイッチ
ＳＥＴＶ１〜ＳＥＴＶ６　ＤＣオフセット発生源
ＡＰ１〜ＡＰ６　　アンプ
ＴＤ　ゲイン設定値時分割データ
ＭＣ　モード制御信号
ＫＳ　ＤＣオフセットキャンセル制御／ゲインデータラッチ兼用信号（ＤＣオフセットキャンセル信号）
ＡＳ　アンテナスイッチ切り換え信号
ＣＣ　送信回路調整コマンド
ＧＤ　ＰＧＡゲイン設定値データ（第１、および第２のゲイン設定データ）
ＪＣ　受信回路調整コマンド

Claims

無線データが通信可能な通信機器にベースバンド処理用半導体集積回路装置とともに搭載される高周波処理用の半導体集積回路装置であって、　無線データ通信における受信信号の信号レベルを測定し、ゲイン制御に用いられる第１の信号レベル測定信号を出力する第１測定回路を備えたことを特徴とする半導体集積回路装置。
請求項１記載の半導体集積回路装置において、前記第１測定回路から出力される第１の信号レベル測定信号が、対数圧縮された信号であることを特徴とする半導体集積回路装置。
請求項１または２記載の半導体集積回路装置において、
ベースバンド信号に変換されたアナログ信号のＩ信号、およびＱ信号を加算処理する加算処理部を備え、
前記第１測定回路は、前記加算処理部が加算処理した信号を測定することを特徴とする半導体集積回路装置。
請求項１または２記載の半導体集積回路装置において、
ベースバンド信号に変換されたアナログ信号のＩ信号、およびＱ信号のそれぞれを二乗し、それら二乗したＩ信号とＱ信号とを加算処理する加算処理部を備え、
前記第１測定回路は、前記加算処理部が加算処理した信号を測定することを特徴とする半導体集積回路装置。
請求項１または２記載の半導体集積回路装置において、
ベースバンド信号に変換されたアナログ信号のＩ信号、およびＱ信号の絶対値をそれぞれとり、それら絶対値のＩ信号とＱ信号とを加算処理する加算処理部を備え、
前記第１測定回路は、前記加算処理部が加算処理した信号を測定することを特徴とする半導体集積回路装置。
無線データ通信における受信信号の信号レベルを測定し、ゲイン制御に用いられる第１の信号レベル測定信号を出力する第１測定回路と、
前記第１測定回路の測定結果に基づいて受信信号の有無を判断し、受信信号が検出されない場合には少なくとも２本のアンテナをある時間毎に切り換え、受信信号を検出した際には切り換え動作を停止し、受信した前記アンテナを接続固定するアンテナ切り換え信号を生成する制御回路と、
前記制御回路のアンテナ切り換え信号に基づいて、前記少なくとも２本のアンテナにおける切り換えを制御するアンテナスイッチとを備えたことを特徴とする無線ＬＡＮシステム。
無線データ通信における受信信号の信号レベルを測定し、粗ゲイン制御に用いられる第１の信号レベル測定信号を出力する第１測定回路と、
入力されたＩ信号、およびＱ信号の信号レベルを測定し、密ゲイン制御に用いられる第２の信号レベル測定信号を出力する第２測定回路と、
前記第１、および第２測定回路が測定した第１、ならびに第２の信号レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、
前記制御回路から出力されたゲイン設定値に基づいて、第１、および第２のゲイン設定データを生成するゲイン制御回路と、
前記ゲイン制御回路から出力された第１、および第２のゲイン設定データに応じてＩ信号、Ｑ信号を増幅するプログラマブルゲインアンプとを備えたことを特徴とする無線ＬＡＮシステム。
請求項６または７記載の無線ＬＡＮシステムにおいて、前記制御回路から前記ゲイン制御回路に出力されるゲイン設定値が、時分割データであることを特徴とする無線ＬＡＮシステム。
請求項６〜８のいずれか１項に記載の無線ＬＡＮシステムにおいて、
送信回路調整コマンドに基づいて、テスト信号を発生するテスト信号発生部（ゲイン制御回路）と、
前記テスト信号発生部から出力されたテスト信号に基づいて送信ベースバンドアンプの出力レベルを測定し、前記送信ベースバンドアンプの出力レベルが予め定められた範囲内に入るように調整する調整回路とを備えたことを特徴とする無線ＬＡＮシステム。
無線データ通信における受信信号の信号レベルを測定する測定回路と、
前記測定回路が測定した信号レベルから、プログラマブルゲインアンプのゲインを算出し、ゲイン設定データとして出力するゲイン制御部と、
前記ゲイン制御部から出力されるゲイン設定データに基づいてＩ信号、Ｑ信号を増幅するゲインを制御するプログラマブルゲインアンプとを備えたことを特徴とする自動ゲイン制御システム。
無線データ通信における受信信号の信号レベルを測定する複数の測定回路と、
前記複数の測定回路が測定した信号レベルに応じたゲイン設定データをそれぞれ出力するゲイン制御部と、
前記ゲイン制御部から出力される各々のゲイン設定データ毎に、Ｉ信号、Ｑ信号を増幅するゲインが制御されるプログラマブルゲインアンプとを備え、
前記複数の測定回路は、測定精度がそれぞれ異なり、
前記プログラマブルゲインアンプは、前記複数のゲイン設定データのうち、測定精度の低い信号レベルによって算出したゲイン設定データから測定精度の高い信号レベルにより算出したゲイン設定データを順番に用いてゲイン制御を行うことを特徴とする自動ゲイン制御システム。
無線データ通信における受信信号の信号レベルを測定し、対数圧縮された粗ゲイン制御に用いられる第１の信号レベル測定信号を出力する第１測定回路と、
入力されたＩ信号、およびＱ信号の信号レベルをリニアスケールで測定し、密ゲイン制御に用いられる第２の信号レベル測定信号を出力する第２測定回路と、
前記第１、および第２測定回路が測定した第１、ならびに第２の信号レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、
前記制御回路から出力されたゲイン設定値に基づいて、第１、および第２のゲイン設定データを生成し、ゲイン制御を行うゲイン制御回路と、
前記ゲイン制御回路から出力された第１、および第２のゲイン設定データに応じてＩ信号、Ｑ信号を増幅するプログラマブルゲインアンプとを備えたことを特徴とする自動ゲイン制御システム。
請求項１２記載の自動ゲイン制御システムにおいて、
前記プログラマブルゲインアンプが、３つのプログラマブルゲインアンプが直列接続された構成からなり、
前記前段の２つのプログラマブルゲインアンプは、前記ゲイン制御回路が、前記第１信号レベル測定信号から生成した第１のゲイン設定データに基づいてＩ信号、Ｑ信号を増幅するゲインが設定され、
前記後段のプログラマブルゲインアンプは、前記ゲイン制御回路が、前記第２信号レベル測定信号から生成した第２のゲイン設定データに基づいてＩ信号、Ｑ信号を増幅するゲインが設定されることを特徴とする自動ゲイン制御システム。
請求項１３記載の自動ゲイン制御システムにおいて、
前記３つのプログラマブルゲインアンプは、ＤＣオフセットをキャンセルするＤＣオフセットキャンセル部をそれぞれ設け、
前記制御回路は、前記３つのプログラマブルゲインアンプのゲイン切り換えの際に発生するＤＣオフセットをキャンセルするＤＣオフセットキャンセル信号を出力することを特徴とする自動ゲイン制御システム。
請求項１０〜１４のいずれか１項に記載の自動ゲイン制御システムにおいて、前記ゲイン制御回路がプログラマブルゲインアンプに出力する第１、および第２のゲイン設定データが、時分割データであることを特徴とする自動ゲイン制御システム。
請求項１２〜１５のいずれか１項に記載の自動ゲイン制御システムにおいて、
前記第１測定回路の測定結果に基づいて受信信号有無を判断し、受信信号が検出されない場合には少なくとも２本のアンテナをある時間毎に切り換え、受信信号を検出した際には切り換え動作を停止し、受信した前記アンテナを接続固定する切り換え信号を生成する制御回路と、
前記制御回路のアンテナ切り換え信号に基づいて、前記少なくとも２本のアンテナにおける切り換えを行うアンテナスイッチ部とを備えたことを特徴とする自動ゲイン制御システム。
請求項１２〜１６のいずれか１項に記載の自動ゲイン制御システムにおいて、
前記アンテナが受信した受信信号を増幅する低雑音増幅器を備え、
前記低雑音増幅器は、前記ゲイン制御回路が第１の信号レベル測定信号に基づいてゲイン設定値から生成したゲイン切り換えデータにより、ゲインが制御されることを特徴とする自動ゲイン制御システム。
入力されたＩ信号、およびＱ信号の信号レベルをリニアスケールで測定し、第２の信号レベル測定信号を出力する第２測定回路と、
前記第２測定回路が測定した第２の信号レベル測定信号に基づいて、ゲイン設定値を生成する制御回路と、
前記制御回路から出力されたゲイン設定値に基づいて、第２のゲイン設定データを生成するゲイン制御を行うゲイン制御回路と、
前記ゲイン制御回路から出力された第２のゲイン設定データに応じてＩ信号、Ｑ信号を増幅するプログラマブルゲインアンプと、
スイッチ切り換え信号に基づいて出力先を切り換え、信号の送信時に送信ベースバンドアンプから出力される送信信号を前記プログラマブルゲインアンプに出力するバイパス用スイッチ部とを備え、
前記バイパススイッチ部を切り換えて送信信号を前記ゲインアンプに出力し、前記第２測定回路によって、前記プログラマブルゲインアンプから出力されるＩ信号、およびＱ信号の特性誤差をそれぞれ測定し、前記プログラマブルゲインアンプのゲイン調整を行うことを特徴とする自動ゲイン制御システム。