KR100195457B1 - 주파수 합성 장치의 루프회로 - Google Patents

주파수 합성 장치의 루프회로 Download PDF

Info

Publication number
KR100195457B1
KR100195457B1 KR1019960056417A KR19960056417A KR100195457B1 KR 100195457 B1 KR100195457 B1 KR 100195457B1 KR 1019960056417 A KR1019960056417 A KR 1019960056417A KR 19960056417 A KR19960056417 A KR 19960056417A KR 100195457 B1 KR100195457 B1 KR 100195457B1
Authority
KR
South Korea
Prior art keywords
reference frequency
pass filter
frequency component
band
filter
Prior art date
Application number
KR1019960056417A
Other languages
English (en)
Other versions
KR19980037634A (ko
Inventor
박정호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960056417A priority Critical patent/KR100195457B1/ko
Publication of KR19980037634A publication Critical patent/KR19980037634A/ko
Application granted granted Critical
Publication of KR100195457B1 publication Critical patent/KR100195457B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상 편이기를 이용하여 기준 주파수 만을 제거하도록 구성된 개선된 루프 필터와 이를 이용한 개선된 주파수 합성 장치, 입력 신호로부터 기준 주파수 성분을 제거하기 위한 본 발명에 따른 루프 필터는 상기 입력 신호 중에서 기준 주파수 성분 만을 통과시키기 위한 제1 대역 통과 필터, 상기 제1 대역 통과 필터를 통과한 기준 주파수 성분을 180°위상 쉬프트시키기 위한 180°위상 편이기, 상기 180°위상 쉬프트된 기준 주파수 성분의 출력 레벨을 변환하기 위한 출력 레벨 변환기, 상기 입력 신호를 저역 통과 필러링하기 위한 제1 저역 통과 필터, 및 상기 출력 레벨 변환기의 출력과 상기 제1 저역 통과 필터를 통과한 신호를 결합하기 위한 결합기를 포함한다. 본 발명에 따른 루프 필터를 사용하면 VCO 입력에서 기준 주파수 성분 만을 정확히 빼낼 수 있어서 더욱 깨끗한 VCO의 출력 주파수를 얻을 수 있게 된다.

Description

주파수 합성 장치의 루프회로
제1도는 종래의 PLL 루프를 이용한 주파수 합성 장치를 도시한 도면.
제2도는 기본적인 루프 필터의 주파수 특성을 도시한 도면.
제3도는 노치 필터를 이용한 루프 필터의 주파수 특성을 도시한 도면.
제4도는 노치 필터의 주파수 특성을 도시한 도면.
제5도는 제3도의 주파수 특성을 나타내는 루프 필터의 구성을 도시한 블록도.
제6도는 가변 필터를 사용한 루프 필터의 주파수 특성을 도시한 도면.
제7도는 제6도의 주파수 특성을 나타내는 루프 필터의 구성을 도시한 블록도.
제8도는 본 발명에 따른 루프 필터의 구성을 도시한 블록도.
제9도는 본 발명에 따른 루프 필터의 주파수 특성을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : VCO 11, 80 : 루프 필터
12 : 기준발진기 13 : 비교기
14 : 분주기 81 : 제1 대역 통과 필터
82 : 180°위상 편이기 83 : 제1 저역 통과 필터
84 : 출력 레벨 변환기 85 : 결합기
86 : 제2 저역 통과 필터 87 : 전력 검출기
88 : 제2 대역 통과 필터 89 : 기준 주파수 성분 검출 회로
본 발명은 주파수 합성 장치에 관한 것으로, 더욱 구체적으로 위상 편이기(phase shifter)를 이용한 루프 필터(loop filter)를 이용한 주파수 합성 장치에 관한 것이다.
일반적으로, PLL(phase locked loop)을 이용한 주파수 합성 방식에서는 PLL과 VCO(voltage controlled oscillator) 사이에 루프 필터를 필요로 한다. 이 루프 필터는 기준 주파수 (reference frequency)를 통과시키지 않으면서 저역 통과 필터(low pass filter)의 특성을 갖도록 설계되어야 한다. 제1도를 참조하여 종래의 PLL 루프를 이용한 주파수 합성 장치의 구성을 살펴 보면, 이 주파수 합성 장치(15)는 일반적으로 VCO(10), 루프 필터(11), 기준 발진기(12), 비교기(13) 및 분주기(14)를 포함하여 구성된다. 출력 주파수는 분주기(14)에서 N으로 분주되고, 기준발진기(12)로부터의 기준 주파수와 N으로 분주된 출력 주파수가 비교기(13)에 의해 비교된다. 루프 필터(11)은 비교기(13)으로 부터의 출력을 필터링하여 VCO(10)을 제어하기 위한 DC 신호를 발생시킨다. VCO(10)은 이 DC 신호를 제어 입력으로 하여 이 DC 신호의 크기에 비례하는 주파수로 발진을 하게 된다. 따라서, 이 루프 필터를 어떠한 방법으로 설계하는가에 따라 VCO의 출력 특성이 크게 바뀌기 때문에, 루프 필터를 정교하게 설계해야 하는 것이 매우 중요하다.
일반적으로, 루프 필터는 제2도에 도시된 바와 같은 저역 통과 필터의 주파수 특성을 가지나, 비교기 출력으로 기준 주파수 성분이 넘어와서 노이즈로 작용하는 것을 방지하기 위하여 제4도에 도시된 바와 같은 특성의 노치 필터를 이용하여 제3도와 같은 주파수 특성을 갖도록 설계될 수 있다. 제5도에는 이러한 특성의 루프 필터의 구성이 도시되어 있는데, 이 루프 필터(50)은 저역 통과 필터(51)과 노치 필터(52)를 포함하여 구성된다. 또한, 가변 필터를 사용하여 제6도의 주파수 특성을 갖는 제7도와 같은 구성의 루프 필터도 활발히 연구되고 있다.
그러나, 이러한 종래의 어떠한 루프 필터로도 기준 주파수를 효율적으로 제거하여 만족할 만한 특성을 나타내는 주파수 합성기를 구현하기가 어려웠다. 따라서, 본 기술 분야에서 개선된 루프 필터와 이를 이용한 개선된 주파수 합성 장치가 절실히 요구되고 있다.
본 발명의 목적은 위상 편이기를 이용하여 기준 주파수 만을 제거하도록 구성된 루프 필터와 이를 이용한 개선된 주파수 합성 장치를 제공하는 것이다.
본 발명의 한 특징에 따르면, 입력 신호로부터 기준 주파수 성분을 제거하기 위한 루프 필터가 제공되는데, 이 루프 필터는 상기 입력 신호 중에서 기준 주파수 성분 만을 통과시키기 위한 제1 대역 통과 필터, 상기 제1 대역 통솨 필터를 통과한 기준 주파수 성분을 180°위상 쉬프트시키기 위한 180°위상 편이기, 상기 180°위상 쉬프트된 기준 주파수 성분의 출력 레벨을 변환하기 위한 출력 레벨 변환기, 상기 입력 신호를 저역 통과 필터링하기 위한 제1 저역 통과 필터, 및 상기 출력 레벨 변환기의 출력과 상기 제1 저역 통과 필터를 통과한 신호를 결합하기 위한 결합기를 포함한다.
본 발명의 바람직한 실시예에 따르면, 상기 출력 레벨 변환기의 출력 레벨 변환은 기준 주파수 성부 검출 회로에 의해 제어되며, 상기 기준 주파수 성분 검출 회로는 상기 결합기의 출력 중에서 기준 주파수 성분 만을 통과시키기 위한 제2 대역 통과 필터, 상기 제2 대역 통과 필터에 접속되어 기준 주파수 성분의 전력 레벨을 검출하기 위한 전력 검출기, 및 상기 전력 검출기에 접속된 제2 저역 통과 필터를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제8도에는 본 발명에 따른 루프 필터의 구성이 도시되어 있다. 제8도에 도시된 바와 같이, 본 발명에 따른 루프 필터(80)은 제1 대역 통과 필터(81), 180° 위상 편이기(82), 제1 저역 통과 필터(83), 출력 레벨 전환기(84), 결합기(combiner, 85), 제2 저역 통과 필터(86), 전력검출기(87), 및 제2 대역 통과 필터(88)을 포함하여, VCO 입력으로 들어가는 기준 주파수 성분 만을 따로 뽑아내어 레벨을 맞추어 제거하는 구성으로 되어 있다. 먼저, 제1 대역 통과 필터(81)은 중심 주파수가 기준 주파수와 같고, 바람직하게는 대역폭이 매우 좁은 협대역 대역 통과 필터이다. 따라서, 제1 대역 통과 필터(81)은 루프 필터(80)으로 입력된 신호 중 기준 주파수 성분 만을 통과시키는 기능을 수행한다. 제1 대역 통과 필터(81)을 통과한 기준 주파수 성분은 180°위상 편이기(82)에 의해 그 출력 레벨이 변환된다. 한편, 루프 필터(80)으로 입력된 신호는 제1 저역 통과 필터(83)에 의해 저역 필터링된다. 제1 저역 통과 필터(83)을 통과한 신호는 결합기(85)에 의해 상기 출력 레벨이 변환된 신호와 결합된다. 따라서, 위상 쉬프트된 기준 주파수 성분을 결합기(85)에 의해 루프 필터(80)으로 입력되는 신호와 결합하여 루프 필터(80)으로 입력되는 신호로부터 기준 주파수 성분을 빼는 효과를 얻게 된다. 또한, 출력 레벨 변환기(84)는 기준 주파수 성분의 레벨과 빼주는 신호, 즉 180°위상 편이기(82)의 출력 레벨을 동일하게 맞추어 주어 VCO로 입력되는 기준 주파수 성분을 완전히 없애기 위한 것이다
제8도에 점선으로 둘러싸인 부분은 출력 레벨 변환기(84)의 레벨과 미지의 기준 주파수의 레벨을 더욱 정확히 맞추어 주기 위한 기준 주파수 성분 검출 회로(89)로서, 중심 주파수가 기준 주파수와 같고 결합기(85)의 출력으로부터 기준 주파수 성분 만을 통과시키기 위한 제2 대역 통과 필터(88), 제2 대역 통과 필터(88)에 접속되어 기준 주파수 성분의 전력 레벨을 검출하기 위한 전력 검출기(87), 전력 검출기(87)에 접속된 제2 저역 통과 필터(86)을 포함하여 구성된다 .이 제2 저역 통과 필터(86)의 출력은 상기 출력 레벨 변환기(84)의 제어 입력으로 되어, 상기 출력 레벨 변환기(84)의 출력 레벨이 변환된다. 기준 주파수 성분의 레벨이 크게 변화하지 않는 다면 이 기준 주파수 성분 검출 회로(89)는 사용하지 않아도 된다. 이렇게 개선된 본 발명에 따른 루프 필터(80)의 주파수 특성이 제9도에 도시되어 있다.
이상과 같이, 본 발명에 따른 루프 필터를 사용하면 VCO 입력에서 기준 주파수 성분 만을 정확히 빼낼 수 있어서 더욱 깨끗한 VCO의 출력 주파수를 얻을 수 있게 된다.
본 발명은 예시적인 실시예를 참조하여 설명되었지만, 이러한 설명들은 제한적 의미로 해석되어서는 아니 된다. 본 발명이 관련된 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 상세한 설명을 참고로 하여 전술한 실시예를 다양하게 변경 또는 조합하거나 달리 실시할 수도 있음은 명백하다.
따라서, 다음의 특허 청구의 범위는 이러한 변경과 실시예들을 모두 포함하는 것으로 이해하여야 한다.

Claims (4)

  1. 입력 신호로부터 기준 주파수 성분을 제거하기 위한 루프 필터로서, 상기 입력 신호 중에서 기준 주파수 성분 만을 통과시키기 위한 제1 대역 통과필터, 상기 제1 대역 통과 필터를 통과한 기준 주파수 성분을 180°위상 쉬프트시키기 위한 180°위상 편이기, 상기 180°위상 쉬프트된 기준 주파수 성분의 출력 레벨을 변환하기 위한 출력 레벨 변환기, 상기 입력 신호를 저역 통과 필터링하기 위한 제1 저역 통과 필터, 및 상기 출력 레벨 변환기의 출력과 상기 제1 저역 통과 필터를 통과한 신호를 결합하기 위한 결합기를 포함하는 루프 필터.
  2. 제1항에 있어서, 상기 출력 레벨 변환기의 출력 레벨 변환은 기준 주파수 성분 검출 회로에 의해 제어되며, 상기 기준 주파수 성분 검출 회로는 상기 결합기의 출력 중에서 기준 주파수 성분 만을 통과시키기 위한 제2 대역 통과 필터, 상기 제2 대역 통과 필터에 접속되어 기준 주파수 성분의 전력 레벨을 검출하기 위한 전력 검출기, 및 상기 전력 검출기에 접속된 제2 저역 통과 필터를 포함하는 루프 필터.
  3. 제1항에 있어서, 상기 제1 대역 통과 필터는 중심 주파수가 상기 기준 주파수와 동일한 협대역 대역 통과 필터인 루프 필터.
  4. 제2항에 있어서, 상기 제2 대역 통과 필터는 중심 주파수가 상기 기준 주파수와 동일한 협대역 대역 통과 필터인 루프 필터.
KR1019960056417A 1996-11-22 1996-11-22 주파수 합성 장치의 루프회로 KR100195457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960056417A KR100195457B1 (ko) 1996-11-22 1996-11-22 주파수 합성 장치의 루프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960056417A KR100195457B1 (ko) 1996-11-22 1996-11-22 주파수 합성 장치의 루프회로

Publications (2)

Publication Number Publication Date
KR19980037634A KR19980037634A (ko) 1998-08-05
KR100195457B1 true KR100195457B1 (ko) 1999-06-15

Family

ID=19483039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056417A KR100195457B1 (ko) 1996-11-22 1996-11-22 주파수 합성 장치의 루프회로

Country Status (1)

Country Link
KR (1) KR100195457B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253128B1 (ko) 2010-12-14 2013-04-10 알에프코어 주식회사 주파수 합성기용 비교 신호 제공 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101253128B1 (ko) 2010-12-14 2013-04-10 알에프코어 주식회사 주파수 합성기용 비교 신호 제공 장치

Also Published As

Publication number Publication date
KR19980037634A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US4661995A (en) Multi-superheterodyne receiver
US6230000B1 (en) Product detector and method therefor
KR100355684B1 (ko) 직접변환수신기
JP3245042B2 (ja) 同調発振回路
EP0305604B1 (en) Receiver comprising parallel signal paths
JPS6350891B2 (ko)
KR100195457B1 (ko) 주파수 합성 장치의 루프회로
JP2002509684A (ja) 瞬時位相差出力を有する位相周波数検出器
JPH0335612A (ja) Fm復調回路
KR100198631B1 (ko) 에프엠/에이엠 복조 선택형 피엘엘장치
JP2550701B2 (ja) Fsk受信機
RU1774496C (ru) Устройство фазовой автоподстройки частоты
JPH0379888B2 (ko)
SU1480125A1 (ru) Устройство фазовой автоподстройки частоты
JPH06318959A (ja) 位相同期装置
JPS5846563Y2 (ja) 負帰還形位相検波器の不要信号除去装置
US5715353A (en) Sine-wave modulator and playback/recording modulator-demodulator for a high-fidelity video playback/recording system
JPS6241472Y2 (ko)
JPH08130751A (ja) 信号発生回路
SU1697262A1 (ru) Устройство фазовой автоподстройки частоты
JPH03217124A (ja) 位相同期回路
JPH0130332B2 (ko)
SU813674A1 (ru) Умножитель частоты
JPH04256218A (ja) 低雑音位相同期発振回路
JP2001292184A (ja) 受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051229

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee