JP2687851B2 - 受信機 - Google Patents
受信機Info
- Publication number
- JP2687851B2 JP2687851B2 JP5259826A JP25982693A JP2687851B2 JP 2687851 B2 JP2687851 B2 JP 2687851B2 JP 5259826 A JP5259826 A JP 5259826A JP 25982693 A JP25982693 A JP 25982693A JP 2687851 B2 JP2687851 B2 JP 2687851B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- signal
- circuit
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は受信機に関し、特に、Ｐ
ＬＬ回路によって発生する局部発振周波数を利用してＦ
ＳＫ変調波を直交検波復調する直交検波受信方式のＦＳ
Ｋ受信機に関する。
ＬＬ回路によって発生する局部発振周波数を利用してＦ
ＳＫ変調波を直交検波復調する直交検波受信方式のＦＳ
Ｋ受信機に関する。
【０００２】
【従来の技術】近年、集積回路技術の進歩によって受信
機の小型化が進んできた。しかし、無線部を例にとる
と、回路基本方式が同じであるため、集積化が不可能
か、あるいは集積困難な素子の存在により小型化の限界
に近づいているのが現状である。
機の小型化が進んできた。しかし、無線部を例にとる
と、回路基本方式が同じであるため、集積化が不可能
か、あるいは集積困難な素子の存在により小型化の限界
に近づいているのが現状である。
【０００３】たとえば、スーパーヘテロダイン受信機に
おいては、高周波、中間周波フィルタ等が大きな面積を
必要としている。この小型、軽量化のために直交検波受
信方式が提案されている。
おいては、高周波、中間周波フィルタ等が大きな面積を
必要としている。この小型、軽量化のために直交検波受
信方式が提案されている。
【０００４】直交検波受信方式は、受信する回線周波数
と局部発振周波数とを等しくし、ミキサによって受信周
波数と局部発振周波数とのビートを抽出したあと低域通
過フィルタ（ＬＰＦ）にかけてベースバンド信号のみを
抽出し、このビートをリミッタ回路で振幅制限をしたあ
と復調処理をして復調信号を得る方式である。
と局部発振周波数とを等しくし、ミキサによって受信周
波数と局部発振周波数とのビートを抽出したあと低域通
過フィルタ（ＬＰＦ）にかけてベースバンド信号のみを
抽出し、このビートをリミッタ回路で振幅制限をしたあ
と復調処理をして復調信号を得る方式である。
【０００５】この直交検波受信方式では、局部発振周波
数と回線周波数が一致しているため中間周波数がゼロと
なるので、イメージ周波数が存在しないことが特徴であ
る。このことは、高周波増幅器、中間周波数増幅器にお
いてイメージ周波数を減衰するための選択性の高いフィ
ルタを全く必要としないことを意味している。
数と回線周波数が一致しているため中間周波数がゼロと
なるので、イメージ周波数が存在しないことが特徴であ
る。このことは、高周波増幅器、中間周波数増幅器にお
いてイメージ周波数を減衰するための選択性の高いフィ
ルタを全く必要としないことを意味している。
【０００６】また、隣接チャンネル妨害波を減衰させる
ためのチャンネル・フィルタは、中間周波数がゼロであ
ることから低周波のアクティブフィルタで構成が可能で
あり、集積回路上に実現可能となる。
ためのチャンネル・フィルタは、中間周波数がゼロであ
ることから低周波のアクティブフィルタで構成が可能で
あり、集積回路上に実現可能となる。
【０００７】次に、この直交検波受信と組み合わせる従
来技術として、多くの回線周波数を１つの水晶振動子で
受信可能とするＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌ
ｏｏｐ、位相同期ループ）を局部発振回路に用いたＦＳ
Ｋ受信機がある。
来技術として、多くの回線周波数を１つの水晶振動子で
受信可能とするＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌ
ｏｏｐ、位相同期ループ）を局部発振回路に用いたＦＳ
Ｋ受信機がある。
【０００８】選択呼出受信機のように、地域によって回
線周波数が設定されている場合、被呼出者が他の地域に
移動したときは、固定局部発振周波数の選択呼出受信機
では呼び出すことが不可能であるのに対し、ＰＬＬを局
部発振回路に用いた選択呼出受信機では問題なく呼び出
すことが可能である。
線周波数が設定されている場合、被呼出者が他の地域に
移動したときは、固定局部発振周波数の選択呼出受信機
では呼び出すことが不可能であるのに対し、ＰＬＬを局
部発振回路に用いた選択呼出受信機では問題なく呼び出
すことが可能である。
【０００９】
【発明が解決しようとする課題】上述した直交検波受信
方式を用いることにより、高周波フィルタ、中間周波数
フィルタ等を削減することが可能となるため、受信機の
小型化、および軽量化が実現可能となる。
方式を用いることにより、高周波フィルタ、中間周波数
フィルタ等を削減することが可能となるため、受信機の
小型化、および軽量化が実現可能となる。
【００１０】また、直交検波受信方式を用いることによ
り、高周波フィルタ等が不要になるため、シングルスー
パーヘテロダイン方式において必要であった周波数ごと
の高周波フィルタの変更が不要になる。
り、高周波フィルタ等が不要になるため、シングルスー
パーヘテロダイン方式において必要であった周波数ごと
の高周波フィルタの変更が不要になる。
【００１１】ところが、固定の水晶発振回路と比較し
て、ＰＬＬ発振回路はＰＬＬ制御を行うために消費電流
が増加すると言う問題があり、特に電池駆動で電池の容
量が少ない選択呼出受信機においては、電池寿命が極め
て短くなり、大きな問題点となっていた。
て、ＰＬＬ発振回路はＰＬＬ制御を行うために消費電流
が増加すると言う問題があり、特に電池駆動で電池の容
量が少ない選択呼出受信機においては、電池寿命が極め
て短くなり、大きな問題点となっていた。
【００１２】本発明の目的は上述した問題点を解決し、
ＰＬＬによる局部発振周波数を利用しても消費電流を著
しく抑圧しうる受信機を提供することにある。
ＰＬＬによる局部発振周波数を利用しても消費電流を著
しく抑圧しうる受信機を提供することにある。
【００１３】本発明の更に他の目的は、長寿命化が期待
できる直交検波受信方式のＦＳＫ受信機を提供すること
である。
できる直交検波受信方式のＦＳＫ受信機を提供すること
である。
【００１４】
【課題を解決するための手段】本発明によれば、回線周
波数を有し、当該回線周波数を２値のディジタル信号の
ベースバンド信号で変調された変調波を受信し、当該変
調波から、再生されたディジタル信号を得るための復調
部を備えた受信機において、前記ベースバンド信号の前
記回線周波数からのオフセット量を求め、前記オフセッ
ト量が予め定められた範囲内に無い場合に、所定の制御
信号を出力するオフセット量検出回路と、前記変調波に
対する位相同期ループを確保し、前記復調部に対して局
部発振周波数を有する信号を送出する制御可能な局部発
振部と、前記局部発振部と前記オフセット量検出回路と
の間に設けられ、前記制御信号を受けた時には、前記制
御信号を受信しない場合に比較して、長い時間、前記局
部発振部の前記位相同期ループを動作状態にし、前記局
部発振周波数を確保する動作制御手段とを有することを
特徴とする受信機が得られる。
波数を有し、当該回線周波数を２値のディジタル信号の
ベースバンド信号で変調された変調波を受信し、当該変
調波から、再生されたディジタル信号を得るための復調
部を備えた受信機において、前記ベースバンド信号の前
記回線周波数からのオフセット量を求め、前記オフセッ
ト量が予め定められた範囲内に無い場合に、所定の制御
信号を出力するオフセット量検出回路と、前記変調波に
対する位相同期ループを確保し、前記復調部に対して局
部発振周波数を有する信号を送出する制御可能な局部発
振部と、前記局部発振部と前記オフセット量検出回路と
の間に設けられ、前記制御信号を受けた時には、前記制
御信号を受信しない場合に比較して、長い時間、前記局
部発振部の前記位相同期ループを動作状態にし、前記局
部発振周波数を確保する動作制御手段とを有することを
特徴とする受信機が得られる。
【００１５】また本発明の受信機は、前記局部発振手段
が、電圧制御発振器と、ループフィルタと、ＰＬＬ回路
とを備えた位相同期ループとして構成され、かつ前記Ｐ
ＬＬ回路は、基準発振器と、前記電圧制御発振器の出力
に対する可変分周器と、前記基準発振器の分周出力と前
記可変分周器の出力との差分を誤差信号して前記ループ
フィルタに提出する位相比較器とを含む構成を有する。
が、電圧制御発振器と、ループフィルタと、ＰＬＬ回路
とを備えた位相同期ループとして構成され、かつ前記Ｐ
ＬＬ回路は、基準発振器と、前記電圧制御発振器の出力
に対する可変分周器と、前記基準発振器の分周出力と前
記可変分周器の出力との差分を誤差信号して前記ループ
フィルタに提出する位相比較器とを含む構成を有する。
【００１６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１７】図１は、本発明の一実施例の構成を示すブ
ロック図である。図１に示す実施例は、入力するＦＳＫ
変調波の回線周波数に対する直交検波受信を施して復調
しデータ信号を得る直交検波復調部１００を備えてい
る。図示された直交検波復調部１００はアンテナを含む
高周波増幅器１０１、ミキサ回路１０２・１０２ｂ，Ｌ
ＰＦ１０３ａ・１０３ｂ、リミッタ回路１０４ａ・１０
４ｂ、復調回路１０５，ＬＰＦ１０６、コンパレータ回
路１０７および９０度位相器１０８によって構成されて
いる。また、直交検波復調部１００に必要な回線周波数
と等しくかつ位相同期した局部発振周波数をＰＬＬ動作
により提供するＰＬＬ局部発振手段を周波数検波手段と
しての周波数検出回路１１０と、周波数検出回路１１０
の出力にもとづいてＰＬＬ局部発振手段の動作を間欠制
御するＰＬＬ間欠動作手段を構成する受信制御回路１１
３とが備えられている。
ロック図である。図１に示す実施例は、入力するＦＳＫ
変調波の回線周波数に対する直交検波受信を施して復調
しデータ信号を得る直交検波復調部１００を備えてい
る。図示された直交検波復調部１００はアンテナを含む
高周波増幅器１０１、ミキサ回路１０２・１０２ｂ，Ｌ
ＰＦ１０３ａ・１０３ｂ、リミッタ回路１０４ａ・１０
４ｂ、復調回路１０５，ＬＰＦ１０６、コンパレータ回
路１０７および９０度位相器１０８によって構成されて
いる。また、直交検波復調部１００に必要な回線周波数
と等しくかつ位相同期した局部発振周波数をＰＬＬ動作
により提供するＰＬＬ局部発振手段を周波数検波手段と
しての周波数検出回路１１０と、周波数検出回路１１０
の出力にもとづいてＰＬＬ局部発振手段の動作を間欠制
御するＰＬＬ間欠動作手段を構成する受信制御回路１１
３とが備えられている。
【００１８】ここで、ＰＬＬ局部発振手段は電圧制御発
振器（ＶＣＯ）１１１、ループフィルタ１１２、及びＰ
ＬＬ回路１０９とを有している。
振器（ＶＣＯ）１１１、ループフィルタ１１２、及びＰ
ＬＬ回路１０９とを有している。
【００１９】次に、本実施例の動作について説明する。
まず、はじめに直交検波受信方式の検波動作について説
明する。
まず、はじめに直交検波受信方式の検波動作について説
明する。
【００２０】マークあるいはスペースの２値ディジタル
信号によりベースバンド信号で周波数変調されたＦＳＫ
変調波としての受信波は、高周波増幅器１０１で増幅さ
れ、それぞれミキサ回路１０２ａ，１０２ｂに入力され
る。
信号によりベースバンド信号で周波数変調されたＦＳＫ
変調波としての受信波は、高周波増幅器１０１で増幅さ
れ、それぞれミキサ回路１０２ａ，１０２ｂに入力され
る。
【００２１】また、局部発振周波数は、ＶＣＯ１１１の
出力が９０度位相器１０８に入力され、位相を＋４５
度、−４５度に回転されてミキサ回路１０２ａ，１０２
ｂに入力される。このような回路構成をとることによ
り、互いに９０度位相のずれに局部発振周波数が２つの
ミキサ回路１０２ａ，１０２ｂに供給され、入力信号が
ベースバンド信号へ周波数変換されて出力される。
出力が９０度位相器１０８に入力され、位相を＋４５
度、−４５度に回転されてミキサ回路１０２ａ，１０２
ｂに入力される。このような回路構成をとることによ
り、互いに９０度位相のずれに局部発振周波数が２つの
ミキサ回路１０２ａ，１０２ｂに供給され、入力信号が
ベースバンド信号へ周波数変換されて出力される。
【００２２】回線周波数と局部発振周波数とは実質上一
致しているので、ベースバンド信号はビート周波数とな
る。ＬＰＦ１０３ａ，１０３ｂはベースバンド信号のみ
を抽出し、かつ雑音の帯域制限を行なう。
致しているので、ベースバンド信号はビート周波数とな
る。ＬＰＦ１０３ａ，１０３ｂはベースバンド信号のみ
を抽出し、かつ雑音の帯域制限を行なう。
【００２３】ベースバンド信号は、それぞれリミッタ回
路１０４ａ，１０４ｂに入力されて２値化された信号
Ｉ，Ｑが得られる。
路１０４ａ，１０４ｂに入力されて２値化された信号
Ｉ，Ｑが得られる。
【００２４】この信号波形は、例えば図２に示すように
なる。ここで、データは変調信号を示すものとする。２
値化信号Ｉ，Ｑを復調回路１０５に入力することによ
り、図２に示す様な周波数検波が行われることが示され
る。
なる。ここで、データは変調信号を示すものとする。２
値化信号Ｉ，Ｑを復調回路１０５に入力することによ
り、図２に示す様な周波数検波が行われることが示され
る。
【００２５】図１に示された復調回路１０５は、図３に
示すようにＤフリップ・フロップで構成することができ
る。
示すようにＤフリップ・フロップで構成することができ
る。
【００２６】図３のＤフリップ・フロップのクロック入
力ＣＬを２値化信号Ｉ、データ入力Ｄを２値化信号Ｑと
すると、クロックの立ち上がりでデータを抽出する場合
の出力は図２の出力Ｌのようになり、２値化信号Ｉ，Ｑ
の位相が９０度変化することにより、出力Ｌも同様に変
化してデータが復調されているのがわかる。上記した説
明は２値化信号Ｑを復調する場合について述べたが、２
値化信号Ｉに対してはデータ入力Ｄとクロック入力ＣＬ
との関係を入れ換えれば良く、したがって、図示された
Ｄフリップ・フロップによって、２値化信号Ｉをも復調
できる。
力ＣＬを２値化信号Ｉ、データ入力Ｄを２値化信号Ｑと
すると、クロックの立ち上がりでデータを抽出する場合
の出力は図２の出力Ｌのようになり、２値化信号Ｉ，Ｑ
の位相が９０度変化することにより、出力Ｌも同様に変
化してデータが復調されているのがわかる。上記した説
明は２値化信号Ｑを復調する場合について述べたが、２
値化信号Ｉに対してはデータ入力Ｄとクロック入力ＣＬ
との関係を入れ換えれば良く、したがって、図示された
Ｄフリップ・フロップによって、２値化信号Ｉをも復調
できる。
【００２７】このようにして復調された復調信号は、雑
音を取り除くためのＬＰＦ１０６を通り、コンパレータ
１０７により２値化され、２値ディジタル信号として出
力される。
音を取り除くためのＬＰＦ１０６を通り、コンパレータ
１０７により２値化され、２値ディジタル信号として出
力される。
【００２８】次に、図１及び図４を参照してＰＬＬ回路
１０９の動作について説明する。
１０９の動作について説明する。
【００２９】図４において、符号２０は可変分周器、２
１は基準発振器、２２は位相比較器、２３は基準分周
器、２４はＰＬＬ制御回路、２５は周波数指定ＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）である。
１は基準発振器、２２は位相比較器、２３は基準分周
器、２４はＰＬＬ制御回路、２５は周波数指定ＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）である。
【００３０】ＶＣＯ１１１の発振周波数を分周する可変
分周器２０の出力信号と、基準発振器２１の発振周波数
を分周する基準分周器２３の出力信号との位相差を位相
比較器２２で比較し、その誤差信号ＰＤをループフィル
タ１１２（図１）に通すことにより誤差電圧が得られ
る。
分周器２０の出力信号と、基準発振器２１の発振周波数
を分周する基準分周器２３の出力信号との位相差を位相
比較器２２で比較し、その誤差信号ＰＤをループフィル
タ１１２（図１）に通すことにより誤差電圧が得られ
る。
【００３１】図１に示されたＶＣＯ１１１は、この誤差
電圧を制御電圧として発振周波数を制御し、ＰＬＬ回路
１０９には常時誤差信号が一定となるように帰還がかけ
られる。
電圧を制御電圧として発振周波数を制御し、ＰＬＬ回路
１０９には常時誤差信号が一定となるように帰還がかけ
られる。
【００３２】また、可変分周器２０は、ＰＬＬ制御回路
２４から与えられる周波数指定信号Ｄによってその分周
比を変更することが可能であり、この周波数指定信号Ｄ
に対応したＶＣＯ１１の発振周波数が得られる。
２４から与えられる周波数指定信号Ｄによってその分周
比を変更することが可能であり、この周波数指定信号Ｄ
に対応したＶＣＯ１１の発振周波数が得られる。
【００３３】ＰＬＬ制御回路２４は、周波数指定ＲＯＭ
２５から周波数指定信号Ｓを読みだす。
２５から周波数指定信号Ｓを読みだす。
【００３４】いま、基準発振器２１の発振周波数を１０
ｋＨｚとし、周波数指定信号Ｓのビット数を１４ビット
とすると、最大設定周波数は、 （２15−１）×１０ｋＨｚ＝３２７．６７ＭＨｚ となる。
ｋＨｚとし、周波数指定信号Ｓのビット数を１４ビット
とすると、最大設定周波数は、 （２15−１）×１０ｋＨｚ＝３２７．６７ＭＨｚ となる。
【００３５】また、受信制御回路１１３から与えられる
ＰＬＬオン／オフ信号（以下、ＰＬＬＢＳ）はＰＬＬ動
作をオン／オフさせ、オフの停止状態では位相比較器２
２の出力状態を高インピーダンス状態にする。同様に受
信制御回路１１３から与えられるＶＣＯオン／オフ信号
（ＶＣＯＢＳ）は、ＶＣＯ１１１の動作をオン／オフさ
せる。また、受信オン／オフ信号（ＲＦＢＳ）は直交検
波受信回路の電源回路に与えられ、この電源回路をオン
オフすることにより、受信動作をオン／オフする。
ＰＬＬオン／オフ信号（以下、ＰＬＬＢＳ）はＰＬＬ動
作をオン／オフさせ、オフの停止状態では位相比較器２
２の出力状態を高インピーダンス状態にする。同様に受
信制御回路１１３から与えられるＶＣＯオン／オフ信号
（ＶＣＯＢＳ）は、ＶＣＯ１１１の動作をオン／オフさ
せる。また、受信オン／オフ信号（ＲＦＢＳ）は直交検
波受信回路の電源回路に与えられ、この電源回路をオン
オフすることにより、受信動作をオン／オフする。
【００３６】次に、図５を用いて周波数検出回路１１０
について説明する。
について説明する。
【００３７】本回路の基本動作は、リミッタ回路１０４
ａの出力する２値化信号Ｉもしくはリミッタ回路１０４
ｂの出力信号Ｑを周波数検波することにより回線周波数
に対する局部発振周波数のずれのオフセット周波数を検
出し、このオフセット周波数が一定値以上になったとき
のみ、動作停止しているＰＬＬ回路１０９に起動をか
け、ＰＬＬ局部発振回路の発振周波数を回線周波数に追
従、同期させるものである。
ａの出力する２値化信号Ｉもしくはリミッタ回路１０４
ｂの出力信号Ｑを周波数検波することにより回線周波数
に対する局部発振周波数のずれのオフセット周波数を検
出し、このオフセット周波数が一定値以上になったとき
のみ、動作停止しているＰＬＬ回路１０９に起動をか
け、ＰＬＬ局部発振回路の発振周波数を回線周波数に追
従、同期させるものである。
【００３８】図６は周波数検出回路１１０の各部の波形
である。これを基にして説明する。
である。これを基にして説明する。
【００３９】２値化信号Ｑはリミッタ回路１０４ｂの出
力であり、回線周波数からのずれのオフセット周波数Δ
Ｆを含むものとする。つまり、マークもしくはスペース
において２値化信号Ｑの周波数は±ＦＤ−ΔＦであると
する。
力であり、回線周波数からのずれのオフセット周波数Δ
Ｆを含むものとする。つまり、マークもしくはスペース
において２値化信号Ｑの周波数は±ＦＤ−ΔＦであると
する。
【００４０】図５の周波数検出回路１１０に用いられて
いる復調回路１０は、図７に示すような遅延時間Ｔの遅
延回路６１と、排他的論理和（ＥＸ−ＯＲ）ゲート６２
から構成される遅延検波回路である。
いる復調回路１０は、図７に示すような遅延時間Ｔの遅
延回路６１と、排他的論理和（ＥＸ−ＯＲ）ゲート６２
から構成される遅延検波回路である。
【００４１】周波数検出回路１１０における復調回路１
０の出力は、図６のＤで示されるパルス幅Ｔのパルス波
になる。復調回路１０の出力Ｄを図８に示すＬＰＦ１１
で積分することにより、図６に示されるように入力する
２値化信号Ｑの周波数に比例したＬＰＦ１１電圧出力Ｏ
がえられる。ＬＰＦ１１電圧出力の平均値は、オフセッ
ト周波数ΔＦと無関係であるＦＤの電圧出力となる。こ
のことは、２値化信号Ｑの周波数はＦＤ−ΔＦと｜−Ｆ
Ｄ−ΔＦ｜であるので周波数平均値はＦＤとなることに
よる。
０の出力は、図６のＤで示されるパルス幅Ｔのパルス波
になる。復調回路１０の出力Ｄを図８に示すＬＰＦ１１
で積分することにより、図６に示されるように入力する
２値化信号Ｑの周波数に比例したＬＰＦ１１電圧出力Ｏ
がえられる。ＬＰＦ１１電圧出力の平均値は、オフセッ
ト周波数ΔＦと無関係であるＦＤの電圧出力となる。こ
のことは、２値化信号Ｑの周波数はＦＤ−ΔＦと｜−Ｆ
Ｄ−ΔＦ｜であるので周波数平均値はＦＤとなることに
よる。
【００４２】ＬＰＦ１１電圧出力Ｏの平均値Ａを求める
ために図５に示されるように、ＬＰＦ１１電圧出力Ｏは
平均値回路１２に与えられる。この回路の時定数は受信
帯域幅等の条件を考慮して設定してある。本実施例にお
ける構成は、図９に示すように抵抗６３およびコンデン
サ６４を含む１次ＲＣ積分回路である。
ために図５に示されるように、ＬＰＦ１１電圧出力Ｏは
平均値回路１２に与えられる。この回路の時定数は受信
帯域幅等の条件を考慮して設定してある。本実施例にお
ける構成は、図９に示すように抵抗６３およびコンデン
サ６４を含む１次ＲＣ積分回路である。
【００４３】平均値Ａは図５に示されるように、オフセ
ット回路１３に入力され、オフセット許容値としての±
ΔＶのオフセット電圧が加えられる。
ット回路１３に入力され、オフセット許容値としての±
ΔＶのオフセット電圧が加えられる。
【００４４】オフセット回路１３は図１０に示されるよ
うに、平均値Ａを受けるボルテージ・ホロワ６５、抵抗
６２，６３、及び定電流回路６６，６７によって構成さ
れ、出力電圧ＶＨ及びＶＬを出力する。この場合、出力
電圧ＶＨ及びＶＬはＶＨ＝Ａ＋ΔＶ，ＶＬ＝Ａ−ΔＶに
よってあらわされる。
うに、平均値Ａを受けるボルテージ・ホロワ６５、抵抗
６２，６３、及び定電流回路６６，６７によって構成さ
れ、出力電圧ＶＨ及びＶＬを出力する。この場合、出力
電圧ＶＨ及びＶＬはＶＨ＝Ａ＋ΔＶ，ＶＬ＝Ａ−ΔＶに
よってあらわされる。
【００４５】具体的に云えば、平均値Ａはボルテージ・
ホロワ６５を通して抵抗６８，６９と定電流回路６６，
６７によってオフセット電圧±ΔＶを発生している。
ホロワ６５を通して抵抗６８，６９と定電流回路６６，
６７によってオフセット電圧±ΔＶを発生している。
【００４６】周波数検出回路１１０において、オフセッ
ト回路１３の出力電圧ＶＨ及びＶＬは２つのコンパレー
タ回路１４，１５に与えられる。コンパレータ１４，１
５は、図１１に示すように、トランジスタ７７，７８、
抵抗７５，７６、定電流回路７９から成る差動増幅器
と、トランジスタ８０、抵抗８１から成るレベルシフト
回路により構成される。図１１に示すように、コンパレ
ータ回路１４，１５にはそれぞれ、ＶＨおよびＬＤＦ１
１電圧出力Ｏ，ＶＬ及びＬＰＦ１１電圧出力Ｏが入力さ
れ、ＶＯＨ，ＶＯＬを出力する。本実施例ではＶＯＨは
Ｏ＜ＶＨのときハイ（ＨＩＧＨ）レベルに、ＶＯＬはＯ
＞ＶＬのときにハイレベルになるように設定されてい
る。
ト回路１３の出力電圧ＶＨ及びＶＬは２つのコンパレー
タ回路１４，１５に与えられる。コンパレータ１４，１
５は、図１１に示すように、トランジスタ７７，７８、
抵抗７５，７６、定電流回路７９から成る差動増幅器
と、トランジスタ８０、抵抗８１から成るレベルシフト
回路により構成される。図１１に示すように、コンパレ
ータ回路１４，１５にはそれぞれ、ＶＨおよびＬＤＦ１
１電圧出力Ｏ，ＶＬ及びＬＰＦ１１電圧出力Ｏが入力さ
れ、ＶＯＨ，ＶＯＬを出力する。本実施例ではＶＯＨは
Ｏ＜ＶＨのときハイ（ＨＩＧＨ）レベルに、ＶＯＬはＯ
＞ＶＬのときにハイレベルになるように設定されてい
る。
【００４７】ＶＯＬ，ＶＯＨは図５に示すように、ＮＡ
ＮＤゲート１６に入力され、ＶＯＬ，ＶＯＨ共にハイの
ときだけＮＡＮＤゲート１６から出力される制御信号Ｆ
Ｌがロウになる。このことは、ＬＰＦ１１電圧出力Ｏの
ずれが平均値ＡからΔＶ以内にあるとき制御信号ＦＬが
ロウとなることを示す。
ＮＤゲート１６に入力され、ＶＯＬ，ＶＯＨ共にハイの
ときだけＮＡＮＤゲート１６から出力される制御信号Ｆ
Ｌがロウになる。このことは、ＬＰＦ１１電圧出力Ｏの
ずれが平均値ＡからΔＶ以内にあるとき制御信号ＦＬが
ロウとなることを示す。
【００４８】以上のことを具体的な数値を上げて示す。
【００４９】図５及び図７の復調回路１０における復調
感度をＫＤ（Ｖ／ｋＨｚ）とすると、ＬＰＦ１１電圧出
力ＯはＯ＝ＫＤ・Δｆとなり、ΔＶ＞ＫＤ・Δｆのとき
に制御信号ＦＬがロウとなる。
感度をＫＤ（Ｖ／ｋＨｚ）とすると、ＬＰＦ１１電圧出
力ＯはＯ＝ＫＤ・Δｆとなり、ΔＶ＞ＫＤ・Δｆのとき
に制御信号ＦＬがロウとなる。
【００５０】ＫＤ＝１０ｍＶ／ｋＨｚ、ΔＶ＝１０ｍＶ
とすれば、Δｆ＞１ｋＨｚであるときＦＬ信号がハイと
なる。
とすれば、Δｆ＞１ｋＨｚであるときＦＬ信号がハイと
なる。
【００５１】次に、受信制御回路１１３の動作を、図１
２のタイミングチャートを用いて説明する。
２のタイミングチャートを用いて説明する。
【００５２】一般に、ＰＬＬ回路の位相同期引込み時間
は、フリーランしている状態でのＶＣＯの周波数誤差が
少ないほど短い。
は、フリーランしている状態でのＶＣＯの周波数誤差が
少ないほど短い。
【００５３】図１２に示す様な同期システムの場合で、
所望のデータは１，２，及び３のグループのうち、丸印
で示す３グループに属しているとする。
所望のデータは１，２，及び３のグループのうち、丸印
で示す３グループに属しているとする。
【００５４】従来のタイミングでは、ＰＬＬ回路の位相
同期引込み時間の余裕をみて破線で示されるようにＰＬ
Ｌオン／オフ信号（ＰＬＬＢＳ）、ＶＣＯオン／オフ信
号（ＶＣＯＢＳ）はデータ取込みタイミングによりＴ２
秒早く立上げ、グループ終了タイミングで立ち下げてい
た。
同期引込み時間の余裕をみて破線で示されるようにＰＬ
Ｌオン／オフ信号（ＰＬＬＢＳ）、ＶＣＯオン／オフ信
号（ＶＣＯＢＳ）はデータ取込みタイミングによりＴ２
秒早く立上げ、グループ終了タイミングで立ち下げてい
た。
【００５５】本実施例では、同期が確立している場合に
はＶＣＯの周波数誤差が少なく、位相同期引込み時間が
短いことを利用して、Ｔ２より圧縮したＴ１秒のタイミ
ングでＰＬＬオン／オフ信号（ＰＬＬＢＳ）、ＶＣＯオ
ン／オフ信号（ＶＣＯＢＳ）を立ち上げる。
はＶＣＯの周波数誤差が少なく、位相同期引込み時間が
短いことを利用して、Ｔ２より圧縮したＴ１秒のタイミ
ングでＰＬＬオン／オフ信号（ＰＬＬＢＳ）、ＶＣＯオ
ン／オフ信号（ＶＣＯＢＳ）を立ち上げる。
【００５６】次に、データ取り込みタイミングでＰＬＬ
オン／オフ信号（ＰＬＬＢＳ）をオフとし、ＶＣＯ１１
１をフリーランさせる。この時ＰＬＬ回路１０９の位相
比較器２２出力は高いインピーダンス状態であるのでＶ
ＣＯ１１１に対する制御電圧は保持される。この間欠制
御により受信時の動作電流が大幅に削減される。
オン／オフ信号（ＰＬＬＢＳ）をオフとし、ＶＣＯ１１
１をフリーランさせる。この時ＰＬＬ回路１０９の位相
比較器２２出力は高いインピーダンス状態であるのでＶ
ＣＯ１１１に対する制御電圧は保持される。この間欠制
御により受信時の動作電流が大幅に削減される。
【００５７】次に、リーク電流、外乱等によりＶＣＯ１
１１に対する制御電圧が低下し、ＶＣＯの周波数は変化
した場合について説明する。
１１に対する制御電圧が低下し、ＶＣＯの周波数は変化
した場合について説明する。
【００５８】受信中にＶＣＯ周波数が変化した場合、た
とえば図１２に示す如く、ＶＣＯ周波数が低下し、オフ
セット周波数Δｆが位相同期の逸脱状態を示すスレッシ
ョルドの設定値を超えると、周波数検出回路１１０の出
力する制御信号ＦＬはオン（ハイレベル）となる。
とえば図１２に示す如く、ＶＣＯ周波数が低下し、オフ
セット周波数Δｆが位相同期の逸脱状態を示すスレッシ
ョルドの設定値を超えると、周波数検出回路１１０の出
力する制御信号ＦＬはオン（ハイレベル）となる。
【００５９】制御信号ＦＬがオンとなると、受信制御回
路１１３は次のグループ３のタイミングでＰＬＬオン／
オフ信号（ＰＬＬＢＳ）、ＶＣＯオン／オフ信号（ＶＣ
ＯＢＳ）の立上げタイミングをＴ０とし、Ｔ１より長く
することによりＰＬＬ回路の位相同期引込みを確実に行
なわせる。
路１１３は次のグループ３のタイミングでＰＬＬオン／
オフ信号（ＰＬＬＢＳ）、ＶＣＯオン／オフ信号（ＶＣ
ＯＢＳ）の立上げタイミングをＴ０とし、Ｔ１より長く
することによりＰＬＬ回路の位相同期引込みを確実に行
なわせる。
【００６０】このようにして、位相同期保持状態にあっ
てはＰＬＬ動作を停止してＶＣＯ１１をフリーランさせ
て局部発振周波数を確保し、位相同期が正しい状態から
逸脱した状態ではＰＬＬ動作を行なって局部発振周波数
を確保する間欠ＰＬＬ動作を行なう。
てはＰＬＬ動作を停止してＶＣＯ１１をフリーランさせ
て局部発振周波数を確保し、位相同期が正しい状態から
逸脱した状態ではＰＬＬ動作を行なって局部発振周波数
を確保する間欠ＰＬＬ動作を行なう。
【００６１】図１３は上述した動作を行なう受信制御回
路１１３の構成を示している。受信制御回路１１３は、
コンパレータ１０７（図１）からの受信データを受け、
ビット同期等の同期動作を行なう同期回路１１３ａと、
間欠動作回路１１３ｂとを備え、間欠動作回路１１３ｂ
は同期回路１１３ａからのタイミング信号と、周波数検
出回路１１０からの制御信号ＦＬとから、図１２に示し
たＲＦＳＢ，ＶＣＯＢＳ、及びＰＬＬＢＳを発生する。
間欠動作回路１１３ｂはタイマー、及び論理回路を組み
合せることにより、容易に構成できる。
路１１３の構成を示している。受信制御回路１１３は、
コンパレータ１０７（図１）からの受信データを受け、
ビット同期等の同期動作を行なう同期回路１１３ａと、
間欠動作回路１１３ｂとを備え、間欠動作回路１１３ｂ
は同期回路１１３ａからのタイミング信号と、周波数検
出回路１１０からの制御信号ＦＬとから、図１２に示し
たＲＦＳＢ，ＶＣＯＢＳ、及びＰＬＬＢＳを発生する。
間欠動作回路１１３ｂはタイマー、及び論理回路を組み
合せることにより、容易に構成できる。
【００６２】尚、実施例では、復調部では、直交検波受
信方式についてのみ説明したが、本発明は直交検波を行
なわない方式にも適用可能である。また、復調される変
調波は、ＦＳＫ変調波に限らず、ＰＳＫ変調波等でも良
い。
信方式についてのみ説明したが、本発明は直交検波を行
なわない方式にも適用可能である。また、復調される変
調波は、ＦＳＫ変調波に限らず、ＰＳＫ変調波等でも良
い。
【００６３】
【発明の効果】以上説明したように本発明は、ＦＳＫ変
調波の入力を直交検波復調し、かつこの直交検波復調に
必要な局部発振周波数を発生するＰＬＬ局部発振回路の
動作を、位相同期が確保されている場合にはＰＬＬ動作
を停止させ、位相同期が外れた場合のみ活動させてＶＣ
Ｏの出力を供給する間欠動作とすることにより、ＰＬＬ
動作に必要な電源消費を著しく抑圧した直交検波復調が
可能となる効果がある。
調波の入力を直交検波復調し、かつこの直交検波復調に
必要な局部発振周波数を発生するＰＬＬ局部発振回路の
動作を、位相同期が確保されている場合にはＰＬＬ動作
を停止させ、位相同期が外れた場合のみ活動させてＶＣ
Ｏの出力を供給する間欠動作とすることにより、ＰＬＬ
動作に必要な電源消費を著しく抑圧した直交検波復調が
可能となる効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１の復調回路１０５の動作を説明するための
波形図である。
波形図である。
【図３】図１の復調回路１０５の構成を示すブロック図
である。
である。
【図４】図１のＰＬＬ回路１０９の構成を示すブロック
図である。
図である。
【図５】図１の周波数検出回路１１０の構成を示すブロ
ック図である。
ック図である。
【図６】図１の周波数検出回路１１０の動作を説明する
ための波形図である。
ための波形図である。
【図７】図５の復調回路１０の構成を示すブロック図で
ある。
ある。
【図８】図５のＬＰＦ１１の回路図である。
【図９】図５の平均値回路１２の回路図である。
【図１０】図５のオフセット回路１３の回路図である。
【図１１】図５のコンパレータ回路１４および１５の回
路図である。
路図である。
【図１２】図１の受信制御回路１１３の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図１３】図１２の動作を行なう受信制御回路１１３の
構成を示すブロック図である。
構成を示すブロック図である。
１０ 復調回路 １１ ＬＰＦ １２ 平均値回路 １３ オフセット回路 １４，１５ コンパレータ回路 １６ ＮＡＮＤゲート ２０ 可変分周器 ２１ 基準発振器 ２２ 位相比較器 ２３ 基準分周器 ２４ ＰＬＬ制御回路 ２５ 周波数指定ＲＯＭ １００ 直交検波復調部 １０１ 高周波増幅器 １０２ａ，１０２ｂ ミキサ回路 １０３ａ，１０３ｂ ＬＰＦ １０４ａ，１０４ｂ リミッタ回路 １０５ 復調回路 １０６ ＬＰＦ １０７ コンパレータ回路 １０８ ９０度移相器 １０９ ＰＬＬ回路 １１０ 周波数検出回路 １１１ ＶＣＯ １１２ ループフィルタ １１３ 受信制御回路
Claims (6)
- 【請求項１】 回線周波数を有し、当該回線周波数を２
値のディジタル信号のベースバンド信号で変調された変
調波を間欠的に定められた受信期間内に受信し、当該変
調波から、再生されたディジタル信号を得るための復調
部を備えた受信機において、前記ベースバンド信号の前
記回線周波数と局部発振周波数との間の周波数オフセッ
ト量を前記間欠的な各受信期間内において求め、当該受
信期間内における前記オフセット量が予め定められた範
囲内に無い場合、周波数オフセット量が予め定められた
範囲より大きいことをあらわす所定の制御信号を出力す
るオフセット量検出回路と、前記変調波に対する位相同
期ループを確保し、前記復調部に対して前記局部発振周
波数を有する信号を送出する制御可能な局部発振部と、
前記局部発振部と前記オフセット量検出回路との間に設
けられ、前記受信期間内において前記制御信号が出力さ
れた場合、次の受信期間内において、前記変調波に対す
る位相同期ループを前記制御信号が出力されない場合に
比較して長く動作状態にしておき、前記局部発振部の前
記位相同期ループを動作状態にするような間欠動作制御
を行うことにより、前記局部発振周波数を確保する動作
制御手段とを有することを特徴とする受信機。 - 【請求項２】 請求項１において、前記局部発振手段の
位相同期ループは、電圧制御発振器と、ループフィルタ
及び、ＰＬＬ回路とによって構成され、前記動作制御手
段は、前記ＰＬＬ回路を前記電圧制御発振器に比較し
て、短い時間、動作状態にし、ＰＬＬ回路及び電圧制御
発振器の動作状態は、前記制御信号の受信の際、長くな
ることを特徴とする受信機。 - 【請求項３】 請求項２において、前記ＰＬＬ回路は、
所望のベースバンド信号の受信前に、動作状態にされ、
他方、前記電圧制御発振器は前記所望のベースバンド信
号の受信中、動作状態におかれ、前記局部発振周波数を
維持することを特徴する受信機。 - 【請求項４】 ２値のディジタル信号のベースバンド信
号で周波数変調されたＦＳＫ変調波による回線周波数を
間欠的に定められた受信期間内に受信するＦＳＫ受信機
において、前記ＦＳＫ変調波に対する位相同期ループを
確保し、前記回線周波数と実質上同一の局部発振周波数
を出力するＰＬＬ局部発振手段と、前記局部発振周波数
を互いに９０度の位相差を有する２つの信号に変換し、
これら２つの信号と前記ＦＳＫ変調波とのミクシングに
より前記ＦＳＫ変調波のベースバンド信号を復調抽出す
る直交検波復調手段と、前記復調抽出したベースバンド
信号にもとづいて、前記回線周波数と前記局部発振周波
数との周波数差を前記間欠的な各受信期間内において求
め、当該受信期間内における周波数差が設定値を越えて
前記位相同期ループにより位相同期の逸脱状態を示すと
き、当該位相同期の逸脱状態を指示する所定の制御信号
を間欠的に定められた受信期間内で出力する周波数検出
手段と、前記受信期間内において前記制御信号が出力さ
れた場合、次の受信期間内において、前記変調波に対す
る位相同期ループを前記制御信号が出力されない場合に
比較して長く動作状態にしておき、前記局部発振周波数
を保持させるとともに、前記制御信号の入力不在のとき
は前記位相同期ループによる位相同期の確保を示すもの
として前記位相同期ループ動作を間欠的に停止させた状
態で、前記局部発振周波数を保持させるＰＬＬ間欠動作
手段とを備え、前記ＰＬＬ間欠動作手段は、前記周波数
差に応じて、前記位相同期ループの間欠動作の時間を制
御することを特徴とするＦＳＫ受信機。 - 【請求項５】 請求項４において、前記ＰＬＬ局部発振
手段が、電圧制御発振器と、ループフィルタと、ＰＬＬ
回路とを備えた位相同期ループとして構成され、かつ前
記ＰＬＬ回路は、基準発振器と、前記電圧制御発振器の
出力に対する可変分周器と、前記基準発振器の分周出力
と前記可変分周器の出力との差分を誤差信号して前記ル
ープフィルタに提出する位相比較器とを含んで構成され
たことを特徴とするＦＳＫ受信機。 - 【請求項６】 請求項４において、前記周波数検出手段
が、前記ベースバンド信号の周波数検波信号の平均値電
圧に前記回線周波数からのずれの許容値に対応するオフ
セット電圧を重畳し、前記周波数検波信号と比較した結
果にもとづいて前記制御信号の出力の有無を決定するこ
とを特徴とするＦＳＫ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259826A JP2687851B2 (ja) | 1992-10-19 | 1993-10-18 | 受信機 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27972892 | 1992-10-19 | ||
| JP4-279728 | 1992-10-19 | ||
| JP5259826A JP2687851B2 (ja) | 1992-10-19 | 1993-10-18 | 受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06237272A JPH06237272A (ja) | 1994-08-23 |
| JP2687851B2 true JP2687851B2 (ja) | 1997-12-08 |
Family
ID=26544303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5259826A Expired - Fee Related JP2687851B2 (ja) | 1992-10-19 | 1993-10-18 | 受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687851B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168634B1 (fr) * | 2000-06-28 | 2007-06-13 | STMicroelectronics N.V. | Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire |
| GB2424326B (en) * | 2005-03-18 | 2008-01-16 | Motorola Inc | Receiver for receipt and demodulation of a frequency modulated RF signal and method of operation therein |
| US7817750B2 (en) * | 2007-05-21 | 2010-10-19 | Seiko Epson Corporation | Radio receiver including a delay-locked loop (DLL) for phase adjustment |
| EP2905905B1 (en) * | 2014-02-06 | 2020-05-20 | Stichting IMEC Nederland | System for direct conversion receivers |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681043B2 (ja) * | 1987-06-18 | 1994-10-12 | 富士通株式会社 | 周波数誤差検出回路 |
| JPH0355923A (ja) * | 1989-07-25 | 1991-03-11 | Toyo Commun Equip Co Ltd | 受信機の局部発振回路制御方法 |
| JP2513329B2 (ja) * | 1989-10-25 | 1996-07-03 | 日本電気株式会社 | 周波数変調波受信装置 |
-
1993
- 1993-10-18 JP JP5259826A patent/JP2687851B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06237272A (ja) | 1994-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2178198C (en) | Circuit for the acquisition of a carrier signal by applying a substitute pilot to a synchronous demodulator | |
| US5402446A (en) | FSK receiver having a PLL local oscillator operable in intermittent operation in accordance with its phase locked state | |
| US5490176A (en) | Detecting false-locking and coherent digital demodulation using the same | |
| US5396521A (en) | Receiver capable of reducing power consumption in a PLL circuit | |
| US4853642A (en) | Phase controlled demodulator for digital communications system | |
| KR20120024433A (ko) | 저속 직접 변환 ｆｓｋ 라디오 주파수 신호 수신기 | |
| US6240147B1 (en) | Auto frequency control apparatus | |
| US4507617A (en) | Carrier recovery circuit for a PSK modulated signal | |
| EP0551106B1 (en) | Frequency sweep control apparatus | |
| JP2687851B2 (ja) | 受信機 | |
| US4656431A (en) | Digital frequency discriminator | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| EP1011233B1 (en) | Carrier recovery and demodulator circuit for PSK signals | |
| US5745004A (en) | FPLL with third multiplier in an AC path in the FPLL | |
| JP3134530B2 (ja) | Ｆｓｋ受信機 | |
| US20020131603A1 (en) | Circuit arrangement for gaining a stereo subcarrier and an RDS carrier | |
| JP2576266B2 (ja) | Ｆｓｋ受信機 | |
| JP2001024482A (ja) | 受信機 | |
| JP2550701B2 (ja) | Ｆｓｋ受信機 | |
| JPH06125367A (ja) | Ｆｓｋ受信機 | |
| JP3274203B2 (ja) | Ｍｓｋ復調器のクロック再生回路 | |
| JPH06232927A (ja) | ディジタル信号復調装置 | |
| JPH0365819A (ja) | 自動周波数制御回路 | |
| JPH08125705A (ja) | 搬送波再生回路 | |
| JPH09107384A (ja) | 搬送波同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970722 |
|
| LAPS | Cancellation because of no payment of annual fees |