JPH06125367A - Ｆｓｋ受信機 - Google Patents
Ｆｓｋ受信機Info
- Publication number
- JPH06125367A JPH06125367A JP27393292A JP27393292A JPH06125367A JP H06125367 A JPH06125367 A JP H06125367A JP 27393292 A JP27393292 A JP 27393292A JP 27393292 A JP27393292 A JP 27393292A JP H06125367 A JPH06125367 A JP H06125367A
- Authority
- JP
- Japan
- Prior art keywords
- pll
- signal
- frequency
- synchronization
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ダブルスーパーヘテロダイン形ＦＳＫ受信機の
第１局部発振器用ＰＬＬ発振回路の消費電流の抑圧をは
かる。 【構成】第１中間周波数は第１ミキサ１０４でＶＣＯ１
１２の局部発振周波数との混合で、また第２中間周波数
は第２ミキサ１０６で第２局部発振回路１１７の局部発
振周波数との混合により得られる。ＶＣＯ１１２はルー
プフィルタ１１６およびＰＬＬ回路１１３とともにＰＬ
Ｌ発振回路を形成し、ＰＬＬ間欠動作回路１１４は、コ
ンパレータ回路１１の出力するデータベース信号を含む
２値データ信号から検出したフレーム同期信号を受ける
ごとにそのタイムスロットにおいてＰＬＬ動作を起動し
て発振周波数の同期再引込みを行ない、かつ位相同期確
保後はＰＬＬ動作を停止させてＶＣＯ出力を送出させ
る。
第１局部発振器用ＰＬＬ発振回路の消費電流の抑圧をは
かる。 【構成】第１中間周波数は第１ミキサ１０４でＶＣＯ１
１２の局部発振周波数との混合で、また第２中間周波数
は第２ミキサ１０６で第２局部発振回路１１７の局部発
振周波数との混合により得られる。ＶＣＯ１１２はルー
プフィルタ１１６およびＰＬＬ回路１１３とともにＰＬ
Ｌ発振回路を形成し、ＰＬＬ間欠動作回路１１４は、コ
ンパレータ回路１１の出力するデータベース信号を含む
２値データ信号から検出したフレーム同期信号を受ける
ごとにそのタイムスロットにおいてＰＬＬ動作を起動し
て発振周波数の同期再引込みを行ない、かつ位相同期確
保後はＰＬＬ動作を停止させてＶＣＯ出力を送出させ
る。
Description
【０００１】
【産業上の利用分野】本発明はＦＳＫ受信機に関し、特
にＰＬＬ回路によって発生する局部発振周波数を第１局
部発振周波数として用いてＦＳＫ変調波を受信復調す
る、ダブルスーパーヘテロダイン形式のＦＳＫ受信機に
関する。
にＰＬＬ回路によって発生する局部発振周波数を第１局
部発振周波数として用いてＦＳＫ変調波を受信復調す
る、ダブルスーパーヘテロダイン形式のＦＳＫ受信機に
関する。
【０００２】
【従来の技術】従来技術として、多くの回線周波数を１
つの水晶振動子で扱うことができるＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ，位相同期ループ）技術を用
いたＦＳＫ受信機がある。
つの水晶振動子で扱うことができるＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ，位相同期ループ）技術を用
いたＦＳＫ受信機がある。
【０００３】選択呼出受信機のように、地域によって回
線周波数が設定されている場合、被呼出者が他の地域に
移動したときは、固定局部発振周波数の選択呼出受信機
では呼出することが不可能であるのに対し、ＰＬＬを局
部発振回路に用いた選択呼出受信機では、問題なく呼出
することが可能である。
線周波数が設定されている場合、被呼出者が他の地域に
移動したときは、固定局部発振周波数の選択呼出受信機
では呼出することが不可能であるのに対し、ＰＬＬを局
部発振回路に用いた選択呼出受信機では、問題なく呼出
することが可能である。
【０００４】
【発明が解決しようとする課題】上述した従来のＦＳＫ
受信機では、固定の水晶発振回路と比較してＰＬＬ発振
回路がＰＬＬ制御を行うため消費電流が増加すると言う
問題点があり、特に、電池駆動で電池の要領が少ない選
択呼出受信機においては、電池寿命が極めて短くなり多
きな問題点となっていた。
受信機では、固定の水晶発振回路と比較してＰＬＬ発振
回路がＰＬＬ制御を行うため消費電流が増加すると言う
問題点があり、特に、電池駆動で電池の要領が少ない選
択呼出受信機においては、電池寿命が極めて短くなり多
きな問題点となっていた。
【０００５】また、非同期システム、例えばＰＯＣＳＡ
Ｇ（Ｂｒｉｔｉｓｈ ｐｏｓｔ ｏｆｆｉｃｅ ｃｏｄ
ｅ ｓｔａｎｄａｒｄｉｚａｔｉｏｎ ａｄｖｉｓｏｒ
ｙｇｒｏｕｐ）システムでは、データ長が同期システム
と比較して一定では無いため、ＰＬＬ動作を停止して消
費電流を減少させることは一つの問題点となっていた。
Ｇ（Ｂｒｉｔｉｓｈ ｐｏｓｔ ｏｆｆｉｃｅ ｃｏｄ
ｅ ｓｔａｎｄａｒｄｉｚａｔｉｏｎ ａｄｖｉｓｏｒ
ｙｇｒｏｕｐ）システムでは、データ長が同期システム
と比較して一定では無いため、ＰＬＬ動作を停止して消
費電流を減少させることは一つの問題点となっていた。
【０００６】本発明の目的は上述した問題点を解決し、
ＰＬＬ制御による消費電流を著しく抑圧した非同期シス
テムのＰＳＫ受信機を提供することにある。
ＰＬＬ制御による消費電流を著しく抑圧した非同期シス
テムのＰＳＫ受信機を提供することにある。
【０００７】
【課題を解決するための手段】本発明のＦＳＫ受信機
は、２値のディジタル信号のベースバンド信号で周波数
変調したＦＳＫ変調波の回線周波数を受信するダブルス
ーパーヘテロダイン形式の受信機において、前記ＦＳＫ
変調波に対する位相同期ループを形成し前記ＦＳＫ変調
波の復調に必要な第１の局部発振周波数を出力するＰＬ
Ｌ局部発振手段と、前記第１の局部発振周波数と第２の
局部発振周波数により前記ＦＳＫ変調波を復調してベー
スバンド信号をタブルスーパーヘテロダイン形式で出力
する復調手段と、前記復調手段の復調出力からビット同
期信号およびフレーム同期信号を検出し、同期信号とし
て出力する同期検出手段と、前記同期検出手段から同期
信号を受けつつ一定時間前に受信状態を確立するように
前記ＰＬＬ局部発振手段による位相同期動作を開始させ
て位相同期を確保したのち前記タイムスロットの開始タ
イミングで位相同期動作を停止させた状態で前記第１の
局部発振周波数の送出を確保させて前記ＰＬＬ局部発振
手段の間欠的位相同期動作を行なわせるＰＬＬ間欠動作
手段とを備えた構成を有する。
は、２値のディジタル信号のベースバンド信号で周波数
変調したＦＳＫ変調波の回線周波数を受信するダブルス
ーパーヘテロダイン形式の受信機において、前記ＦＳＫ
変調波に対する位相同期ループを形成し前記ＦＳＫ変調
波の復調に必要な第１の局部発振周波数を出力するＰＬ
Ｌ局部発振手段と、前記第１の局部発振周波数と第２の
局部発振周波数により前記ＦＳＫ変調波を復調してベー
スバンド信号をタブルスーパーヘテロダイン形式で出力
する復調手段と、前記復調手段の復調出力からビット同
期信号およびフレーム同期信号を検出し、同期信号とし
て出力する同期検出手段と、前記同期検出手段から同期
信号を受けつつ一定時間前に受信状態を確立するように
前記ＰＬＬ局部発振手段による位相同期動作を開始させ
て位相同期を確保したのち前記タイムスロットの開始タ
イミングで位相同期動作を停止させた状態で前記第１の
局部発振周波数の送出を確保させて前記ＰＬＬ局部発振
手段の間欠的位相同期動作を行なわせるＰＬＬ間欠動作
手段とを備えた構成を有する。
【０００８】また本発明のＦＳＫ受信機は、前記ビット
同期信号およびフレーム同期信号とともにデータ信号を
含む送信メッセージ信号を非同期状態で受信し、前記Ｐ
ＬＬ間欠動作手段が前記同期検出手段から前記フレーム
同期信号を入力するごとに、そのタイムスロットにおい
て前記ＰＬＬ局部発振手段の位相同期ループを起動して
前記第１の局部発振周波数の位相同期の再引込みを行な
って位相同期保持を可能とする構成を有する。
同期信号およびフレーム同期信号とともにデータ信号を
含む送信メッセージ信号を非同期状態で受信し、前記Ｐ
ＬＬ間欠動作手段が前記同期検出手段から前記フレーム
同期信号を入力するごとに、そのタイムスロットにおい
て前記ＰＬＬ局部発振手段の位相同期ループを起動して
前記第１の局部発振周波数の位相同期の再引込みを行な
って位相同期保持を可能とする構成を有する。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例の構成を示すプロック図
である。
る。図１は、本発明の一実施例の構成を示すプロック図
である。
【００１０】図１に示す実施例は、入力ＦＳＫ変調波を
復調して２値ディジタル信号のベースバンド信号を抽出
する変調手段を構成するアンテナ１０１，高周波増幅器
１０２、高周波増幅器１０２、高周波フィルタ１０３、
第１ミキサ１０４、第１中間周波フィルタ１０５、第２
ミキサ１０６、第２中間周波フィルタ１０７、リミッタ
回路１０８、検波回路１０９、低周波フィルタ１１０，
コンパレータ回路１１１および第２局部発振回路１１７
と、復調信号からビット同期信号とフレーム同期信号を
含む同期信号を検出，出力する同期検出手段としての同
期回路１１５と、位相同期ループを形成し復調手段に第
１の局部発振周波数を供給するＰＬＬ局部発振手段を構
成するＶＣＯ（電圧制御発振器）１１２，ＰＬＬ回路１
１３およびループフィルタ１１６と、ＰＬＬ局部発振手
段に間欠動作制御を施すＰＬＬ間欠動作手段としてのＰ
ＬＬ間欠動作回路１１４を備え、全体は送信側に対して
非同期状態で運用される。
復調して２値ディジタル信号のベースバンド信号を抽出
する変調手段を構成するアンテナ１０１，高周波増幅器
１０２、高周波増幅器１０２、高周波フィルタ１０３、
第１ミキサ１０４、第１中間周波フィルタ１０５、第２
ミキサ１０６、第２中間周波フィルタ１０７、リミッタ
回路１０８、検波回路１０９、低周波フィルタ１１０，
コンパレータ回路１１１および第２局部発振回路１１７
と、復調信号からビット同期信号とフレーム同期信号を
含む同期信号を検出，出力する同期検出手段としての同
期回路１１５と、位相同期ループを形成し復調手段に第
１の局部発振周波数を供給するＰＬＬ局部発振手段を構
成するＶＣＯ（電圧制御発振器）１１２，ＰＬＬ回路１
１３およびループフィルタ１１６と、ＰＬＬ局部発振手
段に間欠動作制御を施すＰＬＬ間欠動作手段としてのＰ
ＬＬ間欠動作回路１１４を備え、全体は送信側に対して
非同期状態で運用される。
【００１１】次に、本実施例の動作について説明する。
【００１２】アンテナ１０１で受信されたＰＳＫ変調波
の無線信号は、 高周波増幅器１０２により増幅され
た後高周波フィルタ１０３で帯域制限され、第１キミサ
１０４に入力される。第１ミキサ１０４でＶＣＯ１１２
の出力する第１の局部発振周波数とミクシングされ、第
１中間周波数に変換されたのち第１中間周波フィルタ１
０５を通過して第２ミキサ１０６に供給され、第２局部
発振回路の出力する第２の局部発振周波数とミクシング
されて第２中間周波数になり、第２中間周波フィルタ１
０７を通過してリミッタ増幅器１０８にてＡＭ成分を除
去され、検波回路１０９で検波され復調信号が得られ
る。この復調信号は、低周波フィルタ１１０、コンパレ
ータ回路１１１で波形整形され、２値ディジタル信号の
ベースバンド信号が再生される。
の無線信号は、 高周波増幅器１０２により増幅され
た後高周波フィルタ１０３で帯域制限され、第１キミサ
１０４に入力される。第１ミキサ１０４でＶＣＯ１１２
の出力する第１の局部発振周波数とミクシングされ、第
１中間周波数に変換されたのち第１中間周波フィルタ１
０５を通過して第２ミキサ１０６に供給され、第２局部
発振回路の出力する第２の局部発振周波数とミクシング
されて第２中間周波数になり、第２中間周波フィルタ１
０７を通過してリミッタ増幅器１０８にてＡＭ成分を除
去され、検波回路１０９で検波され復調信号が得られ
る。この復調信号は、低周波フィルタ１１０、コンパレ
ータ回路１１１で波形整形され、２値ディジタル信号の
ベースバンド信号が再生される。
【００１３】２値デジタル信号は、同期回路１１５でビ
ット同期、フレーム同期が検出され、同期信号が出力さ
れる。
ット同期、フレーム同期が検出され、同期信号が出力さ
れる。
【００１４】同期回路１１５から出力される同期信号は
ＰＬＬ間欠動作回路１１４に出力され、受信機全体の間
欠動作を行なう受信オン／オフ信号のほか、ＰＬＬオン
／オフ信号、ＶＣＯオン／オフ信号が出力される。
ＰＬＬ間欠動作回路１１４に出力され、受信機全体の間
欠動作を行なう受信オン／オフ信号のほか、ＰＬＬオン
／オフ信号、ＶＣＯオン／オフ信号が出力される。
【００１５】次にＰＬＬ回路１１３の動作について、図
２を併せ参照して説明する。
２を併せ参照して説明する。
【００１６】図２において、符号２０は可変分周器，２
１は基準発振器，２２は位相比較器，２３は基準分周
期，２４はＰＬＬ制御回路，２５は周波数指定ＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を示す。
１は基準発振器，２２は位相比較器，２３は基準分周
期，２４はＰＬＬ制御回路，２５は周波数指定ＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）を示す。
【００１７】ＶＣＯ１１２の発振周波数を分周する可変
分周器２０の出力信号と、基準発振器２１の発振周波数
を分周する基準分周器２３の出力信号との位相差を位相
比較器２２で比較し、その誤差信号ＰＤをループフィル
タ１１６に通すことにより位相差に対応する誤差電圧を
得る。
分周器２０の出力信号と、基準発振器２１の発振周波数
を分周する基準分周器２３の出力信号との位相差を位相
比較器２２で比較し、その誤差信号ＰＤをループフィル
タ１１６に通すことにより位相差に対応する誤差電圧を
得る。
【００１８】ＶＣＯ１１２は、この誤差電圧を制御電圧
として発振周波数を制御し、ＰＬＬ回路１１３には常時
誤差信号を一定とするように帰還がかけられる。
として発振周波数を制御し、ＰＬＬ回路１１３には常時
誤差信号を一定とするように帰還がかけられる。
【００１９】また、可変分周器２０は、ＰＬＬ制御回路
２４から与えられる周波数指定信号Ｄによってその分周
比を変更することが可能であり、周波数指定信号Ｄに対
応したＶＣＯ１１２の発振周波数が得られる。
２４から与えられる周波数指定信号Ｄによってその分周
比を変更することが可能であり、周波数指定信号Ｄに対
応したＶＣＯ１１２の発振周波数が得られる。
【００２０】ＰＬＬ制御回路２４は、周波数指定ＲＯＭ
２５から周波数指定信号Ｓを読みだす。基準発振器２１
の発振周波数１０ｋＨｚとし、周波数指定信号Ｓのビッ
ト数を１４ビットとすると最大設定周波数は （２15−１）×１０ｋＨｚ＝３２７．６７ＭＨｚ となる。
２５から周波数指定信号Ｓを読みだす。基準発振器２１
の発振周波数１０ｋＨｚとし、周波数指定信号Ｓのビッ
ト数を１４ビットとすると最大設定周波数は （２15−１）×１０ｋＨｚ＝３２７．６７ＭＨｚ となる。
【００２１】また、ＰＬＬオン／オフ信号は、ＰＬＬ動
作を停止させ、位相比較器２２の出力状態を高インピー
ダンス状態とする。またＶＣＯオン／オフ信号は、ＶＣ
Ｏ１１２の動作を停止させる。
作を停止させ、位相比較器２２の出力状態を高インピー
ダンス状態とする。またＶＣＯオン／オフ信号は、ＶＣ
Ｏ１１２の動作を停止させる。
【００２２】次にＰＬＬ間欠動作回路について図３のタ
イミングチャートを用いて説明する。
イミングチャートを用いて説明する。
【００２３】初めに、非同期システムの信号フォーマッ
トを図３にもとづいて説明する。
トを図３にもとづいて説明する。
【００２４】図３において、符号Ｐはビット同期信号、
Ｓはフレーム同期信号であり、本実施例ではＰＯＣＳＡ
Ｇシステムを想定し、データ信号は８グレープ構成であ
るとする。自グループは、図３に示すような非同期シス
テムの場合での第４グループ（自と表示）に属している
とする。
Ｓはフレーム同期信号であり、本実施例ではＰＯＣＳＡ
Ｇシステムを想定し、データ信号は８グレープ構成であ
るとする。自グループは、図３に示すような非同期シス
テムの場合での第４グループ（自と表示）に属している
とする。
【００２５】従来のタイミングではＰＬＬ回路の引込み
時間の余裕をみて点線で示すようにＰＬＬオン／オフ信
号、ＶＣＯオン／オフ信号はデータ取込みタイミングよ
りＴ２秒早く立ち上げ、グループ終了タイミングで立ち
下げていた。
時間の余裕をみて点線で示すようにＰＬＬオン／オフ信
号、ＶＣＯオン／オフ信号はデータ取込みタイミングよ
りＴ２秒早く立ち上げ、グループ終了タイミングで立ち
下げていた。
【００２６】そこで実施例では、同期が確立している場
合にはＶＣＯの発振周波数誤差が少なく、従って引込み
時間が短いことを利用し、Ｔ２秒のタイミングでＰＬＬ
オン／オフ信号、ＶＣＯ信号を立ち上げ、次にデータ取
込みタイミングでＰＬＬオン／オフ信号をオフとし、Ｖ
ＣＯはフリーランさせておく。この時、ＰＬＬ回路１１
３の位相比較器出力２２は高インピーダンス状態に保持
されているので、ＶＣＯに対する制御電圧は保持され
る。このようなＰＬＬ動作の間欠制御により、受信時の
動作電流が大幅に削減される。
合にはＶＣＯの発振周波数誤差が少なく、従って引込み
時間が短いことを利用し、Ｔ２秒のタイミングでＰＬＬ
オン／オフ信号、ＶＣＯ信号を立ち上げ、次にデータ取
込みタイミングでＰＬＬオン／オフ信号をオフとし、Ｖ
ＣＯはフリーランさせておく。この時、ＰＬＬ回路１１
３の位相比較器出力２２は高インピーダンス状態に保持
されているので、ＶＣＯに対する制御電圧は保持され
る。このようなＰＬＬ動作の間欠制御により、受信時の
動作電流が大幅に削減される。
【００２７】次に、データ長が長く、次のフレームにま
で及び場合について説明する。
で及び場合について説明する。
【００２８】例えば、ＰＯＣＳＡＧ信号では、８グルー
プにまで及ぶ場合について説明する。
プにまで及ぶ場合について説明する。
【００２９】同期が確保されている場合は、参照する必
然がないのでこのフレーム同期信号のタイミングでＰＬ
Ｌ回路の周波数引込みを行なう。すなわち、ＰＬＬオン
／オフ信号をＳで再立上げすることにより周波数引込み
を行う。この時、受信オン／オフ信号は、受信動作を行
わないので、オフに設定する。この制御により、長いメ
ッセージが送出されてきた場合も、フリーランした電圧
制御発振回路の周波数が大幅に変動することなくデータ
を受信可能である。消費電流はＰＬＬ回路について点線
Ｓで示される部分が大幅に低減できる。
然がないのでこのフレーム同期信号のタイミングでＰＬ
Ｌ回路の周波数引込みを行なう。すなわち、ＰＬＬオン
／オフ信号をＳで再立上げすることにより周波数引込み
を行う。この時、受信オン／オフ信号は、受信動作を行
わないので、オフに設定する。この制御により、長いメ
ッセージが送出されてきた場合も、フリーランした電圧
制御発振回路の周波数が大幅に変動することなくデータ
を受信可能である。消費電流はＰＬＬ回路について点線
Ｓで示される部分が大幅に低減できる。
【００３０】
【発明の効果】以上説明したように本発明は、ＦＳＫ変
調波を入力するダプルスーパーヘテロダイン受信方式の
非同期システム運用のＦＳＫ受信機において、第１中間
周波数を得るための第１の局部発振周波数を供給するＰ
ＬＬ局部発振回路の位相同期引込み状態の有無に応じて
ＰＬＬ動作を停止（有），活動（無）の間欠状態とする
ことにより、受信時のＰＬＬ回路の消費電流を著すく抑
圧し、電流電池の寿命を大幅に延伸させることができる
効果がある。
調波を入力するダプルスーパーヘテロダイン受信方式の
非同期システム運用のＦＳＫ受信機において、第１中間
周波数を得るための第１の局部発振周波数を供給するＰ
ＬＬ局部発振回路の位相同期引込み状態の有無に応じて
ＰＬＬ動作を停止（有），活動（無）の間欠状態とする
ことにより、受信時のＰＬＬ回路の消費電流を著すく抑
圧し、電流電池の寿命を大幅に延伸させることができる
効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１のＰＬＬ回路１１３の構成を示すブロック
図である。
図である。
【図３】図１のＰＬＬ間欠動作回路１１４の動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
２０ 可変分周器 ２１ 基準発振器 ２２ 位相比較器 ２３ 低周波フィルタ ２４ ＰＬＬ制御回路 ２５ 周波数指定ＲＯＭ １０１ アンテナ １０２ 高周波増幅器 １０３ 高周波フィルタ １０４ 第１ミミサー １０５ 第１中間周波フィルタ １０６ 第２ミキサー １０７ 第２中間周波フィルタ １０８ リミッタ回路 １０９ 検波回路 １１０ 低周波フィルタ １１１ コンパレータ回路 １１２ ＶＣＯ １１３ ＰＬＬ回路 １１４ ＰＬＬ間欠動作回路 １１５ 同期回路 １１６ ループフィルタ １１７ 第２局部発振回路
Claims (2)
- 【請求項１】 ２値のディジタル信号のベースバンド信
号で周波数変調したＦＳＫ変調波の回線周波数を受信す
るダブルスーパーヘテロダイン形式の受信機において、
前記ＦＳＫ変調波に対する位相同期ループを形成し前記
ＦＳＫ変調波の復調に必要な第１の局部発振周波数を出
力するＰＬＬ局部発振手段と、前記第１の局部発振周波
数と第２の局部発振周波数により前記ＦＳＫ変調波を復
調してベースバンド信号をタブルスーパーヘテロダイン
形式で出力する復調手段と、前記復調手段の復調出力か
らビット同期信号およびフレーム同期信号を検出し、同
期信号として出力する同期検出手段と、前記同期検出手
段から同期信号を受けつつ一定時間前に受信状態を確立
するように前記ＰＬＬ局部発振手段による位相同期動作
を開始させて位相同期を確保したのち前記タイムスロッ
トの開始タイミングで位相同期動作を停止させた状態で
前記第１の局部発振周波数の送出を確保させて前記ＰＬ
Ｌ局部発振手段の間欠的位相同期動作を行なわせるＰＬ
Ｌ間欠動作手段とを備えることを特徴とするＦＳＫ受信
機。 - 【請求項２】 前記ビット同期信号およびフレーム同期
信号とともにデータ信号を含む送信メッセージ信号を非
同期状態で受信し、前記ＰＬＬ間欠動作手段が前記同期
検出手段から前記フレーム同期信号を入力するごとに、
そのタイムスロットにおいて前記ＰＬＬ局部発振手段の
位相同期ループを起動して前記第１の局部発振周波数の
位相同期の再引込みを行なって位相同期保持を可能とす
ることを特徴とする請求項１記載のＦＳＫ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04273932A JP3125469B2 (ja) | 1992-10-13 | 1992-10-13 | Ｆｓｋ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04273932A JP3125469B2 (ja) | 1992-10-13 | 1992-10-13 | Ｆｓｋ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06125367A true JPH06125367A (ja) | 1994-05-06 |
| JP3125469B2 JP3125469B2 (ja) | 2001-01-15 |
Family
ID=17534585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04273932A Expired - Fee Related JP3125469B2 (ja) | 1992-10-13 | 1992-10-13 | Ｆｓｋ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3125469B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416339B1 (ko) * | 2001-05-23 | 2004-01-31 | (주)맥서스테크놀로지스 | 위상동기 루프회로를 가지는 주파수전이 키잉방식의 이동통신 중계기용 무선통신 모뎀 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9627478B1 (en) | 2015-12-10 | 2017-04-18 | International Business Machines Corporation | Integrated vertical nanowire memory |
-
1992
- 1992-10-13 JP JP04273932A patent/JP3125469B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416339B1 (ko) * | 2001-05-23 | 2004-01-31 | (주)맥서스테크놀로지스 | 위상동기 루프회로를 가지는 주파수전이 키잉방식의 이동통신 중계기용 무선통신 모뎀 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3125469B2 (ja) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146673B2 (ja) | Ｆｓｋ受信機 | |
| KR940000703B1 (ko) | 위성방송 수신기 | |
| KR940010587A (ko) | 위상 동기 루프 회로에서 전력 소비를 감소시킬 수 있는 수신기 | |
| US6240147B1 (en) | Auto frequency control apparatus | |
| GB2308247A (en) | Communication apparatus | |
| JP3125469B2 (ja) | Ｆｓｋ受信機 | |
| JP3073670B2 (ja) | 間欠受信動作受信機 | |
| US3806822A (en) | Phase locked loop employing gated alternating current injection for fast synchronization | |
| JP3080601B2 (ja) | 搬送波再生回路 | |
| TW312886B (ja) | ||
| JP2503946B2 (ja) | 選択呼出受信機 | |
| JP2687851B2 (ja) | 受信機 | |
| JP3131314B2 (ja) | Ｔｄｍａ受信フレーム同期方式 | |
| US6978026B2 (en) | Circuit arrangement for gaining a stereo subcarrier and an RDS carrier | |
| JP3134530B2 (ja) | Ｆｓｋ受信機 | |
| JPH0355923A (ja) | 受信機の局部発振回路制御方法 | |
| JP2001024482A (ja) | 受信機 | |
| JPS6089155A (ja) | 位相同期方式 | |
| JP2788795B2 (ja) | 搬送波再生回路 | |
| JP3042083B2 (ja) | 地球局受信装置 | |
| JP3103604B2 (ja) | π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法 | |
| JPH10173521A (ja) | Ｐｌｌ回路 | |
| JPH1098459A (ja) | クロック同期方式 | |
| JPH02253749A (ja) | 同期検波回路 | |
| JPH04345328A (ja) | 回線切替え制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
| LAPS | Cancellation because of no payment of annual fees |