JP3125469B2 - Fsk受信機 - Google Patents
Fsk受信機Info
- Publication number
- JP3125469B2 JP3125469B2 JP04273932A JP27393292A JP3125469B2 JP 3125469 B2 JP3125469 B2 JP 3125469B2 JP 04273932 A JP04273932 A JP 04273932A JP 27393292 A JP27393292 A JP 27393292A JP 3125469 B2 JP3125469 B2 JP 3125469B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pll
- local oscillation
- frequency
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【0001】
【産業上の利用分野】本発明はFSK受信機に関し、特
にPLL回路によって発生する局部発振周波数を第1局
部発振周波数として用いてFSK変調波を受信復調す
る、ダブルスーパーヘテロダイン形式のFSK受信機に
関する。
にPLL回路によって発生する局部発振周波数を第1局
部発振周波数として用いてFSK変調波を受信復調す
る、ダブルスーパーヘテロダイン形式のFSK受信機に
関する。
【0002】
【従来の技術】従来技術として、多くの回線周波数を1
つの水晶振動子で扱うことができるPLL(Phase
Locked Loop,位相同期ループ)技術を用
いたFSK受信機がある。
つの水晶振動子で扱うことができるPLL(Phase
Locked Loop,位相同期ループ)技術を用
いたFSK受信機がある。
【0003】選択呼出受信機のように、地域によって回
線周波数が設定されている場合、被呼出者が他の地域に
移動したときは、固定局部発振周波数の選択呼出受信機
では呼出することが不可能であるのに対し、PLLを局
部発振回路に用いた選択呼出受信機では、問題なく呼出
することが可能である。
線周波数が設定されている場合、被呼出者が他の地域に
移動したときは、固定局部発振周波数の選択呼出受信機
では呼出することが不可能であるのに対し、PLLを局
部発振回路に用いた選択呼出受信機では、問題なく呼出
することが可能である。
【0004】
【発明が解決しようとする課題】上述した従来のFSK
受信機では、固定の水晶発振回路と比較してPLL発振
回路がPLL制御を行うため消費電流が増加すると言う
問題点があり、特に、電池駆動で電池の要領が少ない選
択呼出受信機においては、電池寿命が極めて短くなり多
きな問題点となっていた。
受信機では、固定の水晶発振回路と比較してPLL発振
回路がPLL制御を行うため消費電流が増加すると言う
問題点があり、特に、電池駆動で電池の要領が少ない選
択呼出受信機においては、電池寿命が極めて短くなり多
きな問題点となっていた。
【0005】また、非同期システム、例えばPOCSA
G(British post office cod
e standardization advisor
ygroup)システムでは、データ長が同期システム
と比較して一定では無いため、PLL動作を停止して消
費電流を減少させることは一つの問題点となっていた。
G(British post office cod
e standardization advisor
ygroup)システムでは、データ長が同期システム
と比較して一定では無いため、PLL動作を停止して消
費電流を減少させることは一つの問題点となっていた。
【0006】本発明の目的は上述した問題点を解決し、
PLL制御による消費電流を著しく抑圧した非同期シス
テムのPSK受信機を提供することにある。
PLL制御による消費電流を著しく抑圧した非同期シス
テムのPSK受信機を提供することにある。
【0007】
【課題を解決するための手段】本発明のFSK受信機
は、2値のディジタル信号のベースバンド信号で周波数
変調したFSK変調波の回線周波数を受信するダブルス
ーパーヘテロダイン形式の受信機において、前記FSK
変調波に対する位相同期ループを形成し前記FSK変調
波の復調に必要な第1の局部発振周波数を出力するPL
L局部発振手段と、前記第1の局部発振周波数と第2の
局部発振周波数により前記FSK変調波を復調してベー
スバンド信号をタブルスーパーヘテロダイン形式で出力
する復調手段と、前記復調手段の復調出力からビット同
期信号およびフレーム同期信号を検出し、同期信号とし
て出力する同期検出手段と、前記同期検出手段から同期
信号を受けつつデータを取込むタイムスロットの開始タ
イミングより一定時間前に受信状態を確立するように前
記PLL局部発振手段による位相同期動作を開始させて
位相同期を確保したのち前記タイムスロットの開始タイ
ミングで位相同期動作を停止させた状態で前記第1の局
部発振周波数の送出を確保させて前記PLL局部発振手
段の間欠的位相同期動作を行なわせるPLL間欠動作手
段とを備え、前記ビット同期信号およびフレーム同期信
号とともにデータ信号を含む送信メッセージ信号を非同
期状態で受信し、前記PLL間欠動作手段が前記同期検
出手段から前記フレーム同期信号を入力するごとに、そ
のタイムスロットにおいて前記PLL局部発振手段の位
相同期ループを起動して前記第1の局部発振周波数の位
相同期の再引込みを行なって位相同期保持を可能とした
構成を有する。
は、2値のディジタル信号のベースバンド信号で周波数
変調したFSK変調波の回線周波数を受信するダブルス
ーパーヘテロダイン形式の受信機において、前記FSK
変調波に対する位相同期ループを形成し前記FSK変調
波の復調に必要な第1の局部発振周波数を出力するPL
L局部発振手段と、前記第1の局部発振周波数と第2の
局部発振周波数により前記FSK変調波を復調してベー
スバンド信号をタブルスーパーヘテロダイン形式で出力
する復調手段と、前記復調手段の復調出力からビット同
期信号およびフレーム同期信号を検出し、同期信号とし
て出力する同期検出手段と、前記同期検出手段から同期
信号を受けつつデータを取込むタイムスロットの開始タ
イミングより一定時間前に受信状態を確立するように前
記PLL局部発振手段による位相同期動作を開始させて
位相同期を確保したのち前記タイムスロットの開始タイ
ミングで位相同期動作を停止させた状態で前記第1の局
部発振周波数の送出を確保させて前記PLL局部発振手
段の間欠的位相同期動作を行なわせるPLL間欠動作手
段とを備え、前記ビット同期信号およびフレーム同期信
号とともにデータ信号を含む送信メッセージ信号を非同
期状態で受信し、前記PLL間欠動作手段が前記同期検
出手段から前記フレーム同期信号を入力するごとに、そ
のタイムスロットにおいて前記PLL局部発振手段の位
相同期ループを起動して前記第1の局部発振周波数の位
相同期の再引込みを行なって位相同期保持を可能とした
構成を有する。
【0008】
【0009】
【実施例】次に、本発明について図面を参照して説明す
る。図1は、本発明の一実施例の構成を示すブロック図
である。
る。図1は、本発明の一実施例の構成を示すブロック図
である。
【0010】図1に示す実施例は、入力FSK変調波を
復調して2値ディジタル信号のベースバンド信号を抽出
する復調手段を構成するアンテナ101,高周波増幅器
102、高周波フィルタ103、第1ミキサ104、第
1中間周波フィルタ105、第2ミキサ106、第2中
間周波フィルタ107、リミッタ回路108、検波回路
109、低周波フィルタ110,コンパレータ回路11
1および第2局部発振回路117と、復調信号からビッ
ト同期信号とフレーム同期信号を含む同期信号を検出,
出力する同期検出手段としての同期回路115と、位相
同期ループを形成し復調手段に第1の局部発振周波数を
供給するPLL局部発振手段を構成するVCO(電圧制
御発振器)112,PLL回路113およびループフィ
ルタ116と、PLL局部発振手段に間欠動作制御を施
すPLL間欠動作手段としてのPLL間欠動作回路11
4を備え、全体は送信側に対して非同期状態で運用され
る。
復調して2値ディジタル信号のベースバンド信号を抽出
する復調手段を構成するアンテナ101,高周波増幅器
102、高周波フィルタ103、第1ミキサ104、第
1中間周波フィルタ105、第2ミキサ106、第2中
間周波フィルタ107、リミッタ回路108、検波回路
109、低周波フィルタ110,コンパレータ回路11
1および第2局部発振回路117と、復調信号からビッ
ト同期信号とフレーム同期信号を含む同期信号を検出,
出力する同期検出手段としての同期回路115と、位相
同期ループを形成し復調手段に第1の局部発振周波数を
供給するPLL局部発振手段を構成するVCO(電圧制
御発振器)112,PLL回路113およびループフィ
ルタ116と、PLL局部発振手段に間欠動作制御を施
すPLL間欠動作手段としてのPLL間欠動作回路11
4を備え、全体は送信側に対して非同期状態で運用され
る。
【0011】次に、本実施例の動作について説明する。
【0012】アンテナ101で受信されたFSK変調波
の無線信号は、高周波増幅器102により増幅された後
高周波フィルタ103で帯域制限され、第1キミサ10
4に入力される。第1ミキサ104でVCO112の出
力する第1の局部発振周波数とミクシングされ、第1中
間周波数に変換されたのち第1中間周波フィルタ105
を通過して第2ミキサ106に供給され、第2局部発振
回路の出力する第2の局部発振周波数とミクシングされ
て第2中間周波数になり、第2中間周波フィルタ107
を通過してリミッタ回路108にてAM成分を除去さ
れ、検波回路109で検波され復調信号が得られる。こ
の復調信号は、低周波フィルタ110、コンパレータ回
路111で波形整形され、2値ディジタル信号のベース
バンド信号が再生される。
の無線信号は、高周波増幅器102により増幅された後
高周波フィルタ103で帯域制限され、第1キミサ10
4に入力される。第1ミキサ104でVCO112の出
力する第1の局部発振周波数とミクシングされ、第1中
間周波数に変換されたのち第1中間周波フィルタ105
を通過して第2ミキサ106に供給され、第2局部発振
回路の出力する第2の局部発振周波数とミクシングされ
て第2中間周波数になり、第2中間周波フィルタ107
を通過してリミッタ回路108にてAM成分を除去さ
れ、検波回路109で検波され復調信号が得られる。こ
の復調信号は、低周波フィルタ110、コンパレータ回
路111で波形整形され、2値ディジタル信号のベース
バンド信号が再生される。
【0013】2値デジタル信号は、同期回路115でビ
ット同期、フレーム同期が検出され、同期信号が出力さ
れる。
ット同期、フレーム同期が検出され、同期信号が出力さ
れる。
【0014】同期回路115から出力される同期信号は
PLL間欠動作回路114に出力され、受信機全体の間
欠動作を行なう受信オン/オフ信号のほか、PLLオン
/オフ信号、VCOオン/オフ信号が出力される。
PLL間欠動作回路114に出力され、受信機全体の間
欠動作を行なう受信オン/オフ信号のほか、PLLオン
/オフ信号、VCOオン/オフ信号が出力される。
【0015】次にPLL回路113の動作について、図
2を併せ参照して説明する。
2を併せ参照して説明する。
【0016】図2において、符号20は可変分周器,2
1は基準発振器,22は位相比較器,23は基準分周
器,24はPLL制御回路,25は周波数指定ROM
(Read Only Memory)を示す。
1は基準発振器,22は位相比較器,23は基準分周
器,24はPLL制御回路,25は周波数指定ROM
(Read Only Memory)を示す。
【0017】VCO112の発振周波数を分周する可変
分周器20の出力信号と、基準発振器21の発振周波数
を分周する基準分周器23の出力信号との位相差を位相
比較器22で比較し、その誤差信号PDをループフィル
タ116に通すことにより位相差に対応する誤差電圧を
得る。
分周器20の出力信号と、基準発振器21の発振周波数
を分周する基準分周器23の出力信号との位相差を位相
比較器22で比較し、その誤差信号PDをループフィル
タ116に通すことにより位相差に対応する誤差電圧を
得る。
【0018】VCO112は、この誤差電圧を制御電圧
として発振周波数を制御し、PLL回路113には常時
誤差信号を一定とするように帰還がかけられる。
として発振周波数を制御し、PLL回路113には常時
誤差信号を一定とするように帰還がかけられる。
【0019】また、可変分周器20は、PLL制御回路
24から与えられる周波数指定信号Dによってその分周
比を変更することが可能であり、周波数指定信号Dに対
応したVCO112の発振周波数が得られる。
24から与えられる周波数指定信号Dによってその分周
比を変更することが可能であり、周波数指定信号Dに対
応したVCO112の発振周波数が得られる。
【0020】PLL制御回路24は、周波数指定ROM
25から周波数指定信号Sを読みだす。基準発振器21
の発振周波数10kHzとし、周波数指定信号Sのビッ
ト数を14ビットとすると最大設定周波数は (215−1)×10kHz=327.67MHz となる。
25から周波数指定信号Sを読みだす。基準発振器21
の発振周波数10kHzとし、周波数指定信号Sのビッ
ト数を14ビットとすると最大設定周波数は (215−1)×10kHz=327.67MHz となる。
【0021】また、PLLオン/オフ信号は、PLL動
作を停止させ、位相比較器22の出力状態を高インピー
ダンス状態とする。またVCOオン/オフ信号は、VC
O112の動作を停止させる。
作を停止させ、位相比較器22の出力状態を高インピー
ダンス状態とする。またVCOオン/オフ信号は、VC
O112の動作を停止させる。
【0022】次にPLL間欠動作回路について図3のタ
イミングチャートを用いて説明する。
イミングチャートを用いて説明する。
【0023】初めに、非同期システムの信号フォーマッ
トを図3にもとづいて説明する。
トを図3にもとづいて説明する。
【0024】図3において、符号Pはビット同期信号、
Sはフレーム同期信号であり、本実施例ではPOCSA
Gシステムを想定し、データ信号は8グループ構成であ
るとする。自グループは、図3に示すような非同期シス
テムの場合での第4グループ(自と表示)に属している
とする。
Sはフレーム同期信号であり、本実施例ではPOCSA
Gシステムを想定し、データ信号は8グループ構成であ
るとする。自グループは、図3に示すような非同期シス
テムの場合での第4グループ(自と表示)に属している
とする。
【0025】従来のタイミングではPLL回路の引込み
時間の余裕をみて点線で示すようにPLLオン/オフ信
号、VCOオン/オフ信号はデータ取込みタイミングよ
りT2秒早く立ち上げ、グループ終了タイミングで立ち
下げていた。
時間の余裕をみて点線で示すようにPLLオン/オフ信
号、VCOオン/オフ信号はデータ取込みタイミングよ
りT2秒早く立ち上げ、グループ終了タイミングで立ち
下げていた。
【0026】そこで実施例では、同期が確立している場
合にはVCOの発振周波数誤差が少なく、従って引込み
時間が短いことを利用し、T2秒のタイミングでPLL
オン/オフ信号、VCO信号を立ち上げ、次にデータ取
込みタイミングでPLLオン/オフ信号をオフとし、V
COはフリーランさせておく。この時、PLL回路11
3の位相比較器出力22は高インピーダンス状態に保持
されているので、VCOに対する制御電圧は保持され
る。このようなPLL動作の間欠制御により、受信時の
動作電流が大幅に削減される。
合にはVCOの発振周波数誤差が少なく、従って引込み
時間が短いことを利用し、T2秒のタイミングでPLL
オン/オフ信号、VCO信号を立ち上げ、次にデータ取
込みタイミングでPLLオン/オフ信号をオフとし、V
COはフリーランさせておく。この時、PLL回路11
3の位相比較器出力22は高インピーダンス状態に保持
されているので、VCOに対する制御電圧は保持され
る。このようなPLL動作の間欠制御により、受信時の
動作電流が大幅に削減される。
【0027】次に、データ長が長く、次のフレームにま
で及ぶ場合について説明する。
で及ぶ場合について説明する。
【0028】例えば、POCSAG信号では、8グルー
プにまで及ぶ場合について説明する。
プにまで及ぶ場合について説明する。
【0029】同期が確保されている場合は、参照する必
然がないのでこのフレーム同期信号のタイミングでPL
L回路の周波数引込みを行なう。すなわち、PLLオン
/オフ信号をSで再立上げすることにより周波数引込み
を行う。この時、受信オン/オフ信号は、受信動作を行
わないので、オフに設定する。この制御により、長いメ
ッセージが送出されてきた場合も、フリーランした電圧
制御発振回路の周波数が大幅に変動することなくデータ
を受信可能である。消費電流はPLL回路について点線
Sで示される部分が大幅に低減できる。
然がないのでこのフレーム同期信号のタイミングでPL
L回路の周波数引込みを行なう。すなわち、PLLオン
/オフ信号をSで再立上げすることにより周波数引込み
を行う。この時、受信オン/オフ信号は、受信動作を行
わないので、オフに設定する。この制御により、長いメ
ッセージが送出されてきた場合も、フリーランした電圧
制御発振回路の周波数が大幅に変動することなくデータ
を受信可能である。消費電流はPLL回路について点線
Sで示される部分が大幅に低減できる。
【0030】
【発明の効果】以上説明したように本発明は、FSK変
調波を入力するダプルスーパーヘテロダイン受信方式の
非同期システム運用のFSK受信機において、第1中間
周波数を得るための第1の局部発振周波数を供給するP
LL局部発振回路の位相同期引込み状態の有無に応じて
PLL動作を停止(有),活動(無)の間欠状態とする
ことにより、受信時のPLL回路の消費電流を著しく抑
圧し、電流電池の寿命を大幅に延伸させることができる
効果がある。
調波を入力するダプルスーパーヘテロダイン受信方式の
非同期システム運用のFSK受信機において、第1中間
周波数を得るための第1の局部発振周波数を供給するP
LL局部発振回路の位相同期引込み状態の有無に応じて
PLL動作を停止(有),活動(無)の間欠状態とする
ことにより、受信時のPLL回路の消費電流を著しく抑
圧し、電流電池の寿命を大幅に延伸させることができる
効果がある。
【図1】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図2】図1のPLL回路113の構成を示すブロック
図である。
図である。
【図3】図1のPLL間欠動作回路114の動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
20 可変分周器 21 基準発振器 22 位相比較器 23 基準分周器 24 PLL制御回路 25 周波数指定ROM 101 アンテナ 102 高周波増幅器 103 高周波フィルタ 104 第1ミミサー 105 第1中間周波フィルタ 106 第2ミキサー 107 第2中間周波フィルタ 108 リミッタ回路 109 検波回路 110 低周波フィルタ 111 コンパレータ回路 112 VCO 113 PLL回路 114 PLL間欠動作回路 115 同期回路 116 ループフィルタ 117 第2局部発振回路
Claims (1)
- 【請求項1】 2値のディジタル信号のベースバンド信
号で周波数変調したFSK変調波の回線周波数を受信す
るダブルスーパーヘテロダイン形式の受信機において、
前記FSK変調波に対する位相同期ループを形成し前記
FSK変調波の復調に必要な第1の局部発振周波数を出
力するPLL局部発振手段と、前記第1の局部発振周波
数と第2の局部発振周波数により前記FSK変調波を復
調してベースバンド信号をタブルスーパーヘテロダイン
形式で出力する復調手段と、前記復調手段の復調出力か
らビット同期信号およびフレーム同期信号を検出し、同
期信号として出力する同期検出手段と、前記同期検出手
段から同期信号を受けつつデータを取込むタイムスロッ
トの開始タイミングより一定時間前に受信状態を確立す
るように前記PLL局部発振手段による位相同期動作を
開始させて位相同期を確保したのち前記タイムスロット
の開始タイミングで位相同期動作を停止させた状態で前
記第1の局部発振周波数の送出を確保させて前記PLL
局部発振手段の間欠的位相同期動作を行なわせるPLL
間欠動作手段とを備え、前記ビット同期信号およびフレ
ーム同期信号とともにデータ信号を含む送信メッセージ
信号を非同期状態で受信し、前記PLL間欠動作手段が
前記同期検出手段から前記フレーム同期信号を入力する
ごとに、そのタイムスロットにおいて前記PLL局部発
振手段の位相同期ループを起動して前記第1の局部発振
周波数の位相同期の再引込みを行なって位相同期保持を
可能とすることを特徴とするFSK受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04273932A JP3125469B2 (ja) | 1992-10-13 | 1992-10-13 | Fsk受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04273932A JP3125469B2 (ja) | 1992-10-13 | 1992-10-13 | Fsk受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06125367A JPH06125367A (ja) | 1994-05-06 |
JP3125469B2 true JP3125469B2 (ja) | 2001-01-15 |
Family
ID=17534585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04273932A Expired - Fee Related JP3125469B2 (ja) | 1992-10-13 | 1992-10-13 | Fsk受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3125469B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627478B1 (en) | 2015-12-10 | 2017-04-18 | International Business Machines Corporation | Integrated vertical nanowire memory |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100416339B1 (ko) * | 2001-05-23 | 2004-01-31 | (주)맥서스테크놀로지스 | 위상동기 루프회로를 가지는 주파수전이 키잉방식의 이동통신 중계기용 무선통신 모뎀 |
-
1992
- 1992-10-13 JP JP04273932A patent/JP3125469B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627478B1 (en) | 2015-12-10 | 2017-04-18 | International Business Machines Corporation | Integrated vertical nanowire memory |
US10050123B2 (en) | 2015-12-10 | 2018-08-14 | International Business Machines Corporation | Integrated vertical nanowire memory |
US10224415B2 (en) | 2015-12-10 | 2019-03-05 | International Business Machines Corporation | Integrated vertical nanowire memory |
Also Published As
Publication number | Publication date |
---|---|
JPH06125367A (ja) | 1994-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3146673B2 (ja) | Fsk受信機 | |
US4908600A (en) | Narrow band synchronized radio communication and alarm system | |
US6078578A (en) | Communication apparatus | |
US6240147B1 (en) | Auto frequency control apparatus | |
JP3125469B2 (ja) | Fsk受信機 | |
JP3073670B2 (ja) | 間欠受信動作受信機 | |
JP3080601B2 (ja) | 搬送波再生回路 | |
US3806822A (en) | Phase locked loop employing gated alternating current injection for fast synchronization | |
JP2503946B2 (ja) | 選択呼出受信機 | |
JP3134530B2 (ja) | Fsk受信機 | |
JP2687851B2 (ja) | 受信機 | |
JPH06164531A (ja) | Tdma受信フレーム同期方式 | |
JP2833540B2 (ja) | ディジタル放送用衛星放送受信機 | |
JP2001024482A (ja) | 受信機 | |
JP2850321B2 (ja) | バッテリーセービング型チャンネルスキャン機能を有する携帯型無線機器 | |
JP4417175B2 (ja) | 無線通信装置 | |
JP3288163B2 (ja) | 自動検針用無線装置 | |
JPS6089155A (ja) | 位相同期方式 | |
JP3458893B2 (ja) | 回線切り替え器及び回線切り替え方法 | |
JPH0363264B2 (ja) | ||
JPH1098459A (ja) | クロック同期方式 | |
JPH07255016A (ja) | アナログ・デジタル放送共用受信装置 | |
JPH06311189A (ja) | 復調装置 | |
JPH05308253A (ja) | 周波数ステップ制御方式 | |
JPH0365819A (ja) | 自動周波数制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
LAPS | Cancellation because of no payment of annual fees |